DE19939091B4

DE19939091B4 - Ladungspumpe

Info

Publication number: DE19939091B4
Application number: DE1999139091
Authority: DE
Inventors: Timo Gossmann; Hans-Eberhard Kroebel; Markus Scholz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-08-18
Filing date: 1999-08-18
Publication date: 2004-09-30
Anticipated expiration: 2019-08-19
Also published as: DE19939091A1

Abstract

Schaltungsanordnung einer Ladungspumpe mit einer Eingangsseite, einer Ausgangsseite und zwei Stromspiegeln, welche einen Source-Zweig zur Erzeugung eines Source-Stromes und einen Sink-Zweig zur Erzeugung eines Sink-Stromes bilden, wobei die beiden Zweige jeweils zumindest einen eingangsseitigen Transistor (mn3, mp3), einen ausgangsseitigen Transistor (mn1, mp1), einen Schaltungstransistor (mn2, mp2) auf der Ausgangsseite und einen, symmetrisch zum Schaltungstransistor angeordneten, eingangsseitigen Symmetrietransistor (mn4, mp4; mn4_1, mp4_2) aufweisen, dadurch gekennzeichnet, daß mindestens einem der eingangsseitigen Symmetrietransistoren (mn4, mp4; mn4_1, mp4_1) ein zweiter Transistor (mp4_2, mn4_2) zugeordnet ist, der die Symmetrie zwischen Source-Zweig und Sink-Zweig verbessert, wobei das Gate des zweiten Transistors (mn4_2, mp4_2) mit dem Ausgang der Ladungspumpe (Pd_out) zur Bereitstellung einer Gegenkopplung verbunden ist.

Description

Die Erfindung betrifft eine Schaltungsanordnung einer Ladungspumpe mit einer Eingangsseite, einer Ausgangsseite und zwei Stromspiegeln, welche einen Source-Zweig zur Erzeugung eines Source-Stromes und einen Sink-Zweig zur Erzeugung eines Sink-Stromes bilden, wobei die beiden Zweige jeweils zumindest einen eingangsseitigen Transistor, einen ausgangsseitigen Transistor, einen Schaltungstransistor auf der Ausgangsseite und einen, symmetrisch zum Schaltungstransistor angeordneten, eingangsseitigen Symmetrietransistor aufweisen.
Derartige Ladungspumpen sind allgemein bekannt und werden beispielsweise zum Einsatz in PLL-Schaltungen verwendet.
Ein Problem beim Einsatz einer derartigen Ladungspumpe besteht darin, daß die beiden in einer Ladungspumpe enthaltenen Stromspiegel im Source-Zweig und im Sink-Zweig nur bei einer einzigen Spannung am Ausgang exakt symmetrisch eingestellt werden können und aufgrund der Kanallängenmodulation der verwendeten Transistoren bei anderen Spannungen am Ausgang unsymmetrisch werden. Als Folge tritt in einer Phasenregelschleife mit einer solchen Ladungspumpe eine Instabilität der Phase der erzeugten Frequenz auf, die unter der Bezeichnung Phasen-Jitter beziehungsweise Phasenrauschen bekannt ist.

In dem Dokument DE 4216712 A1 ist eine schaltbare Stromquellenschaltung zur Verwendung in einer Phasendetektoranordnung angegeben. Es sind zwei Stromspiegel mit je einer Steuerstufe vorgesehen.

Das Dokument US 5,532,636 zeigt eine Source-geschaltete Ladungspumpenschaltung. Eine Stromspiegelanordnung umfaßt eine Referenzstromquelle, Feldeffekttransistoren und komplementäre Schalter, die auf ein festes Potential gelegt und damit immer eingeschaltet sind.

Es ist Aufgabe der Erfindung, eine Schaltungsanordnung für eine Ladungspumpe zu finden, bei der die Spiegelverhältnisse im Source-Zweig und Sink-Zweig über einen weiten Bereich einer anliegenden Spannungen am Ausgang möglichst symmetrisch ausgebildet ist.

Die Erfinder haben folgendes erkannt:
Beim Einsatz einer Phasenregelschleife (PLL = Phase Locked Loop) ist es das Ziel, mit Hilfe einer hochgenauen Referenzfrequenz eine weitere hochgenaue und stabile Frequenz F_vco an einem Oszillator VCO zu erzeugen, welche sich gegebenenfalls von der ursprünglichen Referenzfrequenz unterscheiden kann. Eine beispielhafte Schaltung einer solchen PLL ist in der später beschriebenen 5 dargestellt. Dort wird eine meist quarzstabile Frequenz F_q mit einem Frequenzteiler R bis auf eine benötigte Referenzfrequenz F_ref/N heruntergeteilt. Gleichzeitig wird die Ausgangsfrequenz F_vco des spannungsgesteuerten Oszillators VCO, mit Hilfe eines weiteren Teilers N auf eine Frequenz F_vco/N heruntergeteilt. Diese beiden Frequenzen F_ref und F_vco werden einem Phasen-Detektor PD zugeführt, in dem sie bezüglich ihrer relativen Phasenlage, das heißt bezüglich einer sich relativ zueinander ändernden Frequenz, verglichen werden. Der Phasen-Detektor PD erzeugt an seinem Ausgang zwei pulsweitenmodulierte Impulsfolgen UP und DOWN, deren Pulsweiten in einer festen Beziehung zum Phasenunterschied der Frequenzen an seinen Eingängen stehen.

Bei einer genau gleichen Phasenlage der beiden Eingangsfrequenzen F_ref und F_VCO/N in den Phasen-Detektor PD können die beiden Ausgänge des Phasen-Detektors entweder keine Impulse oder genau gleich lange Impulse auf dem UP- und DOWN-Ausgang abgegeben werden. Bei der Abgabe genau gleich langer Impulse spricht man von einem sogenannten Anti-Backslash-Puls (ABL-Puls). Die Erzeugung dieser Impulse beim Vorliegen einer Phasenidentität ist aus dynamischer Sicht günstiger, als eine Schaltung bei der bei gleicher Phasenlage keiner der beiden Ausgänge eingeschaltet ist.

Wenn die Frequenz F_vco/N zu hoch gegen F_ref ist, also wenn die Phase der Frequenz F_vco/N der von F_ref voreilt, schaltet der Phasen-Detekor den DOWN-Ausgang gegenüber dem UP-Ausgang länger ein. Das gleiche gilt in umgekehrter Weise, wenn die Phase der Frequenz F_vco/N der Frequenz F_ref nacheilt, dann schaltet der Phasen-Detektor den UP-Ausgang gegenüber dem DOWN-Ausgang länger ein.

Die UP- und DOWN-Impulsfolgen steuern eine Ladungspumpe CP an, an deren Ausgang ein Schleifenfilter LF angeschlossen ist, welches wie ein Integrator wirkt. Bei diesem Schleifenfilter LF kann es sich um einen aktiven oder vorzugsweise um einen passiven Filter in der Phasenregelschleife handeln.

Ein Impuls auf der UP-Leitung veranlaßt die Ladungspumpe CP einen Strom einer definierten Größe in das Schleifenfilter LF zu leiten, so daß die Spannung am Schleifenfilter V_LF durch die in das Schleifenfilter transportierte Ladungsmenge über die Dauer des UP-Impulses steigt. Dieser Vorgang wird als „Sourcen" bezeichnet und in der Ladungspumpe durch den Source-Zweig bewirkt.

Ein Impuls auf der DOWN-Leitung zieht einen Strom aus dem Schleifenfilter LF heraus, so daß die Spannung tendenziell über die Dauer des Impulses fällt. Dieser Vorgang wird als „Sinken" bezeichnet und durch den Sink-Zweig der Ladungspumpe bewirkt.

Die Spannungsänderung am Schleifenfilter wird also bei gleich großen Strömen ausschließlich von der relativen Dauer der UP- und DOWN-Pulse zueinander bestimmt. Bei genau gleichen Phasen der beiden Eingangsfrequenzen F_ref und F_vco/N am Phasen-Detektor, das heißt beim Auftreten des Anti-Backslash-Pulses, ändert sich die Spannung am Schleifenfilter LF idealerweise nicht, da der Nettostrom in das Schleifenfilter gleich Null ist und auch keine Nettoladungsmenge in das Schleifenfilter oder vom Schleifenfilter weg transportiert wird.

Die Spannung am Ausgang V_1f, die sich am Schleifenfilter LF einstellt, dient nun als Steuerspannung für den Oszillator VCO, dessen Frequenz F_VCO beziehungsweise dessen Phase durch die nun geschlossene Regelschleife an die Phase des Quarzoszillators Q gekoppelt wird. Durch eine Veränderung des Teilerverhältnisses des Teilers N kann die Oszillator-Frequenz F_vco in weiten Bereichen eingestellt werden.

Zu beachten ist hierbei allerdings, daß hierzu die Steuerspannung für den Oszillator, die gleich der Spannung V_1f am Ausgang des Schleifenfilters ist, in einem weiten Bereich variiert werden muß, um mit dem spannungsgesteuerten Oszillator VCO einen weiten Frequenzbereich abdecken zu können. Idealerweise heißt dies, daß der genutzte Spannungsbereich bis nahe an das Nullpotential und nahe an die Versorgungsspannung herangehen soll. Dies ist besonders bei portablen Anwendungen wichtig, da dort die Versorgungsspannung durch die zur Verfügung stehenden Akkus im Bereich von 3 Volt liegt. Wichtig ist hierbei auch, daß die Beträge von Soure- und Sink-Strom gleich groß gehalten werden, da. nur dann bei eingerasteter Phasenregelschleife, also während des ABL-Pulses, keine Nettoladung transportiert wird und der Oszillator VCO nicht verstimmt wird. Hierzu ist es notwendig, daß die Ladungspumpe CP eine möglichst symmetrisches Spiegelverhältnis von Source-Zweig und Sink-Zweig aufweist.

Eine aus dem Stand der Technik bekannte Schaltungsanordnung einer Ladungspumpe (siehe 1) weist also einen Source-Zweig auf, bestehend aus vier PMOS-Transistoren mp1, mp2, mp3, mp4, die einen geschalteten Stromspiegel darstellen, der einen Referenzstrom IrefSOURCE mit einem Spiegelverhältnis n multipliziert und von einer Spannungsversorgung VDD zu einem Ausgangsanschluß Pdout leitet, sobald das UP-Steuersignal ein logisches LOW-Potential aufweist. An den UP-Steuereingang wird das invertierte UP-Signal vom Phasen-Detektor PD angelegt. Zusätzlich kann eine Kapazität C_Source vorgesehen werden, die dazu dient den Einschaltvorgang zu beschleunigen.

Spiegelbildlich zum Source-Zweig ist der Sink-Zweig allerdings mit NMOS-Transistoren mn1, mn2, mn3, mn4 aufgebaut, die während des logischen HIGH-Potentials am Steueranschluß DOWN der Ladungspumpe den mit dem Spiegelverhältnis n multiplizierten Strom IrefSINK aus dem Ausgangsanschluß Pdout in Richtung Masse VSS leitet. Auch hier kann zusätzlich eine Kapazität C_SINK vorgesehen werden, die ein schnelleres Schaltverhalten im Sink-Zweig bewirkt.

Das Problem dieser Schaltung besteht nun darin, daß die Spiegelverhältnisse im Source-Zweig und im Sink-Zweig nur bei einer einzigen anliegenden Spannungen V_1f am Ausgang der Ladungspumpe Pdout exakt symmetrisch eingestellt werden können und aufgrund der Kanallängenmodulation der MOS-Transistoren bei anderen Spannungen an Pdout unsymmetrisch werden. Bei höheren Spannungen am Ausgangen V_1f an Pdout wird der Betrag des Sink-Stromes größer und der Betrag des Source-Stromes kleiner und umgekehrt. Dies bedeutet also, daß beim Anliegen des ABL-Pulses nur bei einer einzigen Spannung am Ausgang Pdout kein Nettostrom in das oder aus dem Schleifenfilter fließt. Bei anderen Spannungen, also bei anderen eingestellten Oszillator-Frequenzen F_vco, kann die Spannung V_LF am Schleifenfilter LF bei jedem PLL-Durchlauf im Mittelwert nur konstant gehalten werden, wenn die PLL vom idealen RBL-Puls abweicht und entsprechend das Tastverhältnis der Einschaltzeiten von Source- und Sinkpumpe geringfügig ändert. Dadurch werden der Tuningspannung allerdings transierte Störungen aufmoduliert, die zum einen Spurien (Vielfache der Referenzfrequenz im VCO-Ausgangsspektrum, engl. spurs) erzeugen, zum anderen das Phasenrauschen der PLL erhöhren können.

Es wird also im Source-Zweig ein Source-Strom und im Sink-Zweig ein Sink-Strom erzeugt. Hierzu wird in beiden Zweigen je ein Stromspiegel mit jeweils einem eingangsseitigen Transitor mn3, mp3, einem ausgangsseitigen Transistor mn1, mp1, einem Schaltungstransistor mn2, mp2 auf der Ausgangsseite und einem symmetrisch zum Schaltungstransistor angeordneten eingangsseitigen Symmetrietransistor mn4, mp4, verwendet. In der folgenden Betrachtung wird ausschließlich der Sink-Zweig gesehen, wobei die getroffenen Schlußfolgerungen natürlich analog auch für den Source-Zweig gelten.

Durch den fest in den Drainanschluß des eingangsseitigen Transistors mn3 eingespeisten Strom IrefSINK stellt sich zwischen dessen Source und Drain beziehungsweise Source und Gate eine bestimmte Spannung ein. Da in die Gates von MOS-Transistoren kein Gleichstrom fließen kann, fließt IrefSink wieder aus dem Source des eingangsseitigen Transistor mn3 heraus und durch den eingangsseitigen Symmetrietransistor mn4 in Richtung Masse VSS. Da das Gate des Symmetrietransistors mn4 an der Versorgungsspannung VDD hängt, ist der Spannungsabfall Vds4 über den Symmetrietransistor mn4 bei gleicher Dimensionierung der beiden Transistoren mn3 und mn4 wesentlich geringer als über den ausgangsseitigen Transistor mn3.

Wenn der Sink-Zweig der Ladungspumpe abgeschaltet ist, ist das Gatepotenial am Schaltungstransistor mn2 über den Anschluß DOWN auf Masse gelegt und der Ausgangstransistor mn2 somit abgeschaltet. Als Folge davon kann kein Strom vom Schleifenfilter LF nach Masse fließen.

Eingeschaltet wird der Sink-Zweig durch ein Versorgungsspannungs-Potential an DOWN. Da der Schaltungstransistor mn2 entsprechend dem Spiegelverhältnis n mal so weit ist wie der Symmetrietransistor mn4, wird sich bei n-fachem Sink-Strom gegenüber IrefSINK am Drain des Schaltungstransistors mn2 die gleiche Spannung wie am Drain des Symmetrietransistors mn4 einstellen. Da das Gate des ausgangsseitigen Transistors mn1 und das Gate des eingangsseitigen Transistors mn3 miteinander verbunden sind und mn1 n mal so weit ist wie mn3, stellt sich somit auch am ausgangsseitigen Transistor mn1 die gleiche Gate-Source-Spannung Vgs1 ein wie am ausgangsseitigen Transistor mn3.

Da der ausgangsseitige Transistor mn1 ebenfalls n mal soweit ist wie der eingangsseitige Transistor mn3, stellt sich ein Ausgangs-Sink-Strom von n × IrefSINK ein. Der ausgangsseitige Transistor mn1 arbeitet hier wie der eingangsseitige Transistor mn3 im Sättigungsbereich, indem der Strom aber nur Idealerweise vom Spannungsabfall unabhängig ist. Im realen Betrieb hat der Spannungsabfall wegen der Kanallängenmodulation und damit die Spannung am Ausgang des nachgeschalteten Schleifenfilters V_1f einen wesentlichen Einfluß auf den Strom durch den Transistors, wodurch letzen Endes der Sink-Strom eine Abhängigkeit von der Spannung am Ausgang V_1f am nachgeschalteten Schleifenfilter LF aufweist.

Der wesentliche Gedanke der Erfindung liegt nun darin, das Spiegelverhältnis zumindest in einem der Zweige der Ladungspumpe, vorzugsweise im Source-Zweig, oder noch besser im Source-Zweig und Sink-Zweig, abhängig von der Spannung V_1f am Ausgang des Schleifenfilters LF, automatisch so zu verstellen, daß letztendlich der resultierende Nettostrom in das Schleifenfilter, während des Vorliegens des ABL-Pulses möglichst unabhängig von der anliegenden Spannung V_LF gleich 0 wird. Die Realisierung dieses Gedankens kann dadurch geschehen, daß mindestens einem der eingangsseitigen Symmetrietransistor ein zweiter Transistor zugeordnet wird, dessen Gate mit dem Ausgang der Ladungspumpe verbunden wird.

Entsprechend diesem Erfindungsgedanken schlagen die Erfinder vor, die Schaltungsanordnung einer an sich bekannten Ladungspumpe mit einer Eingangsseite, einer Ausgangsseite und zwei Stromspiegeln, welche einen Source-Zweig zur Erzeugung eines Source-Stromes und einen Sink-Zweig zur Erzeugung eines Sink-Stromes bilden, wobei die beiden Zweige jeweils zumindest einen eingangsseitigen Transistor, einen ausgangsseitigen Transistor, einen Schaltungstransistor auf der Ausgangsseite und einen, symmetrisch zum Schaltungstransistor angeordneten, eingangsseitigen Symmetrietransistor aufweisen, dahingehend zu verbessern, daß mindestens einem der eingangsseitigen Symmetrietransistoren ein zweiter Transistor zugeordnet wird, der die Symmetrie zwischen Source-Zweig und Sink-Zweig verbessert.

Vorteilhaft ist es weiterhin, wenn der Drain des zweiten Transistors mit dem Drain des Symmetrietransistors und das Gate des zweiten Transistors mit dem Ausgang der Ladungspumpe verbunden ist.

Außerdem ist es besonders vorteilhaft, wenn beiden eingangsseitigen Symmetrietransistoren der beiden Zweige der Ladungspumpe jeweils ein zweiter Transistor zugeordnet ist, wobei auch hier der Drain des zweiten Transistors mit dem Drain des Symmetrietransistors und das Gate des zweiten Transistors mit dem Ausgang der Ladungspumpe verbunden sind. Durch diese Ausgestaltung wird das beste Maß an Symmetrie über einen weiten Bereich der Spannung am Ausgang erreicht.

Weiterhin ist es für schnelle Schaltvorgänge in der Ladungspumpe vorteilhaft, wenn jeweils zwischen dem Gate des Schaltungstransistors und dem Gate des ausgangsseitigen Transistors eine Kapazität geschaltet ist.

Erfindungsgemäß ist es auch vorteilhaft, den Sink-Zweig spiegelbildlich zum Source-Zweig aufzubauen, um somit ein möglichst symmetrisches Verhalten der beiden Zweige zu erzeugen.

Die erfindungsgemäße Schaltungsanordnung kann so ausgeführt werden, daß die Transistoren des Source-Zweiges als PMOS- Transistoren und die Transistoren des Sink-Zweiges als NMOS-Transistoren ausgebildet sind.

Gemäß dem Erfindungsgedanken kann die oben dargestellte Ladungspumpe vorzugsweise in einer Phasenregelschleife (PLL = Phase Locked Loop) eingesetzt werden. Eine solche erfindungsgemäße Phasenregelschleife weise einen Regelkreis, bestehend aus mindestens einem Phasendetektor PD zur Bestimmung einer Phasenverschiebung zwischen einer Referenzfrequenz F_ref und einer, meist heruntergeteilten Ausgangsfrequenz F_VCO eines spannungsgesteuerten Oszillators VCO auf, der die Ladungspumpe CP steuert, an die wiederum ein Schleifenfilter LF angeschlossen ist und der Ausgang des Schleifenfilters den spannungsgesteuerten Oszillator VCO steuert.

Weiterhin kann zur Erzeugung der Referenzfrequenz F_ref ein Quarzoszillator Q und ein nachgeschalteter Referenzteiler R vorgesehen werden.

Es versteht sich, daß die vorstehend genannten und nachstehend noch zu erläuternden Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der Erfindung zu verlassen.

Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung der Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen.

Im folgenden wird die Erfindung anhand der Zeichnungen näher beschrieben:
1: Ladungspumpe für eine PLL – gemäß dem Stand der Technik –;
2: Einfachste Form einer erfindungsgemäßen Ladungspumpe mit einem zusätzlichen Transistor zum Spannungsausgleich;
3: Erfindungsgemäße Schaltungsanordnung einer Ladungspumpe mit zwei zusätzlichen Transistoren zum Spannungsausgleich;
4: Schaltungsanordnung gemäß 3, jedoch zusätzlich mit zwei Kapazitäten zur Beschleunigung des Schaltvorganges in den Schaltungstransistoren;
5: Beispielhafte Darstellung einer Phasenregelschleife (PLL) mit einer erfindungsgemäßen Ladungspumpe.
Die 1 zeigt eine aus dem Stand der Technik bekannt Ladungspumpe CP mit auf der Eingangsseite liegenden Eingängen IrefSOUCE, IrefSINK, UP und DOWN und auf der Ausgangsseite liegende Ausgang der Ladungspumpe Pdout.
Zum besseren Verständnis sind funktionale Bereiche gestrichelt umrandet.
Die Ladungspumpe weist einen Source-Zweig 1 und einen spiegelbildlich dazu angeordneten Sink-Zweig 2 auf. In jedem Zweig 1, 2 befinden sich Stromspiegel 3, 4, die jeweils aus einem eingangsseitigen Transistor mp3, mn3 und einem ausgangsseitigen Transitor mp1, mn1 bestehen. Die ausgangsseitigen Transistoren mp1, mn1 werden durch die beiden Schaltungstransistoren mp2, mn2, die mit den UP- beziehungsweise DOWN-Eingängen in Verbindung stehen, geschaltet, so daß entsprechend dem Anliegen der Impulse am UP- beziehungsweise DOWN-Eingang Strom von oder zum Ausgang Pdout fließt.
Aus Symmetriegründen sind zusätzlich die beiden Symmetrietransistoren mp4 und mn4 vorgesehen. Außerdem sind zwischen dem Gate der Schaltungstransistoren mp2 und mn2 und dem Gate des ausgangsseitigen Transistors mp1 und mn1 beziehungsweise dem Eingang IrefSOURCE beziehungsweise IrefSINK eine Kapazität C_Source und C_Sink geschaltet, um die Schaltvorgänge der ausgangsseitigen Transistoren zu beschleunigen. Es wird allerdings darauf hingewiesen, daß derartige Kapazitäten zur Funktionsfähigkeit der Leistungspumpe nicht notwendig sind. Zur Verdeutlichung dieser Situation sind die Verbindungen zu den Kapazitäten nur gestrichelt dargestellt.
Die 2 zeigt die erfindungsgemäße Verbesserung einer Ladungspumpe – entsprechend der 1 – unter Weglassung der Kapazitäten C-Source und C-Sink.
Auf erfindungsgemäße Weise ist auf der Source-Seite der Ladungspumpe im Symmetrietransistor mp4_1 ein zweiter Transistor mp4_2 zugeordnet, wobei der Drain des zweiten Transistor mp4_2 mit dem Drain des Symmetrietransistors mp4_1 verbunden ist und das Gate des zweiten Transistors eine Verbindung zum Ausgang Pdout der Ladungspumpe aufweist.
Diese erfindungsgemäße Ausgestaltung der Ladungspumpe erzeugt eine Verbesserung der Symmetrieeigenschaften der Ladungspumpe, insbesondere in dem besonders anfälligen Source-Zweig der Ladungspumpe.
Eine weitere Verbesserung ist in der 3 dargestellt. Die Schaltungsanordnung der 3 entspricht der Anordnung aus der 2, jedoch ist ein weiterer zweiter Transistor mn4_2 im Sink-Zweig der Ladungspumpe angeordnet.
Durch diese Ausgestaltung wird eine Beeinflussung beider Zweige der Ladungspumpe bezüglich ihres Spannungsverhaltens möglich, so daß eine wesentlich verringerte Spannungsabhängigkeit der Ladungspumpe vom Spannungszustand des Ausgangs der Ladungspumpe gegeben ist und beim Anliegen eines ABL-Impulses über einen weiten Spannungsbereich der Spannung am Ausgang das Fließen eines Nettostromes weitestgehend verhindert wird.
Eine bestmögliche Ausführung der erfindungsgemäßen Schaltungsanordnung ist in der 4 dargestellt. Diese Schaltungsanordnung entspricht im wesentlichen der Schaltungsanordnung aus der 3, jedoch sind zusätzlich zur Beschleunigung des Schaltverhaltens der ausgangsseitigen Transistoren, zwei Kapazitäten C_Source und C_Sink eingesetzt worden, die jeweils zwischen dem Gate des Schaltungstransitors mn2, mp2 und dem Gate des Ausgangstransistors mn1 und mp1 angelegt sind.
Betrachtet man also die erfindungsgemäße Schaltungsanordnung aus 4 gegenüber der Schaltungsanordnung des Standes der Technik (1) so ist im Sink-Zweig der Symmetrietransistor mn4 in zwei Transistoren mn4_1 und mn4_2 aufgeteilt. Das Gate des Transistors mn4_1 wird in gleicher Weise wie in im Stand der Technik mit VDD verbunden. Das Gate des Transistors mn4_2 wird mit dem Ausgang der Ladungspumpe Pdout verbunden, so daß an dessen Gate die Spannung V_1f wirkt. Dadurch wirkt mn4_2 als Gegenkopplung für den Sink-Zweig. Wenn die Außenspannung an V_1f steigt, so wird der Transistor mn4_2 weiter aufgesteuert, das heißt sein Widerstand wird geringer. Daraus resultiert eine geringere Spannung am Drain von mn4_1 beziehungsweise am Source des eingangsseitigen Transistors mn3. Da der Strom IrefSINK im eingangsseitigen Transitor mn3 von außen eingeprägt ist, sinkt als Folge der Spannungsabsenkung an dessen Source auch die Spannung an dessen Gate. Da die beiden Gates des Ausgangsseitigen Transistors mn1 und des eingangsseitigen Transistors mn3 mit verbunden sind, wird der ausgangsseitige Transistor mn1 etwas mehr zugesteuert, das heißt der durch ihn fließende Sink-Strom nimmt ab. Bei entsprechender Dimensionierung des zusätzlichen Transistors mn4_2 kann für einen bestimmten Temperaturbereich ein von der Spannung am Ausgang weitgehend unabhängiger Sink-Strom erreicht werden.
Beispielhaft ist weiterhin in der 5 eine Phasenregelschleife dargestellt, die eine erfindungsgemäße Ladungspumpe CP aufweist. Die PLL besteht aus einem Phasen-Detektor PD, die zwei Frequenzen F_ref und F_VCO/N auf eine eventuelle relative Phasenverschiebung hin vergleicht. Die Referenzfrequenz F_ref entsteht aus einer quarzstabilisierten Frequenz F_q, die ein Quarzoszillator Q erzeugt, einem Referenzteiler R zuführt, wo sie um ein bestimmtes Teilerverhältnis reduziert wird. Die zweite zugeführte Frequenz F_vco/N kommt von einem spannungsgeführten Oszillator VCO, die über einen Teiler auf die Frequenz F_vco/N heruntergeteilt wird. Der Phasen-Detektor PD erzeugt an seinem Ausgang zwei pulsweitenmodulierte Impulsfolgen UP und DOWN, die bezüglich ihrer Pulsweiten eine feste Beziehung zum Phasenunterschied der beiden Eingangsfreugenzen F_ref und F_vco/N aufweisen. Wenn die Frequenz F_vco/N höher als die Frequenz F_ref ist, beziehungsweise Wenn die Frequenz F_vco/N zu hoch gegen F_ref ist beziehungsweise wenn die Phase der Frequenz F_vco/N der Referenzfrequenz F_ref voreilt, schaltet der Phasen-Detekor den DOWN-Ausgang gegenüber dem UP-Ausgang länger ein. Entsprechendes gilt in umgekehrter Weise, bei entsprechend umgekehrten Phasenlagen. Bei gleicher Phasenlage, also wenn F_ref gleich F_vco/N ist, werden an beiden Ausgängen des Phasen-Detektors Anti-Backslash-Pulse (ABL-Pulse) ausgegeben. Die UP- und DOWN-Impulsfolgen steuern die Ladungspumpe CP an, an deren Ausgang das Schleifenfilter angeschlossen ist. Dieses Schleifenfilter wirkt als Integrator des Stromes aus der Ladungspumpe. Die Spannung VLF des Schleifenfilters LF dient wiederum als Steuerung des spannungsgesteuerten Oszillators VCO, womit die Regelschleife der PLL geschlossen ist.
Aufgrund der erfindungsgemäßen Ausführung der Ladungspumpe entsteht nun bei Phasengleichheit der beiden Frequenzen F_ref und F_vco/N auch außerhalb des optimalen Arbeitspunktes der Ladungspumpe kein wesentlicher Nettostrom, so daß über einen weiten Bereich der Spannung V_1f am Ausgang am Schleifenfilter LF eine Verstellung der Oszillatorfrequenzen F_VCO möglich ist und somit die aus dem Stand der Technik bekannten Referenzfrequenzseitenlinien und das Phasenrauschen in der PLL verringert wird.

1: Source-Zweig
2: Sink-Zweig
3: Stromspiegel im Source-Zweig
4: Stromspiegel im Sink-Zweig
C_Sink: Kapazität
C_Source: Kapazität
CP: Ladungspumpe
F_ref: Referenzfrequenz
F_vco: Frequenz des spannungsgeführten Oszillators
IrefSink: Referenzstrom Sink-Seite
IrefSource: Referenzstrom Source-Seite
LF: Schleifenfilter
mn1, mp1: Ausgangsseitiger Transistor
mn2, mp2: Schaltungstransistor
mn3, mp3: Eingangsseitiger Transistor
mn4, mp4: Symmetrietransistor
mn4_1, mp4_1: Symmetrietransistor
mn4_2, mp4_2: Zweiter Transistor
N: Teiler
PD: Phasen-Detektor
Pdout: Ausgang der Ladungspumpe
PLL: Phasenregelschleife
Q: Quarzoszillator
R: Referenzteiler
VCO: Spannungsgesteuerter Oszillator
VLF: Spannung am Ausgang am Schleifenfilter
V_q: Quarzfrequenz

Claims

Schaltungsanordnung einer Ladungspumpe mit einer Eingangsseite, einer Ausgangsseite und zwei Stromspiegeln, welche einen Source-Zweig zur Erzeugung eines Source-Stromes und einen Sink-Zweig zur Erzeugung eines Sink-Stromes bilden, wobei die beiden Zweige jeweils zumindest einen eingangsseitigen Transistor (mn3, mp3), einen ausgangsseitigen Transistor (mn1, mp1), einen Schaltungstransistor (mn2, mp2) auf der Ausgangsseite und einen, symmetrisch zum Schaltungstransistor angeordneten, eingangsseitigen Symmetrietransistor (mn4, mp4; mn4_1, mp4_2) aufweisen, dadurch gekennzeichnet, daß mindestens einem der eingangsseitigen Symmetrietransistoren (mn4, mp4; mn4_1, mp4_1) ein zweiter Transistor (mp4_2, mn4_2) zugeordnet ist, der die Symmetrie zwischen Source-Zweig und Sink-Zweig verbessert, wobei das Gate des zweiten Transistors (mn4_2, mp4_2) mit dem Ausgang der Ladungspumpe (Pd_out) zur Bereitstellung einer Gegenkopplung verbunden ist.
Schaltungsanordnung gemäß dem voranstehenden Anspruch 1, dadurch gekennzeichnet, daß der Drain des zweiten Transistors (mn4_2, mp4_2) mit dem Drain des Symmetrietransistors (mn4_1, mp4_1) verbunden ist.
Schaltungsanordnung gemäß einem der voranstehenden Ansprüche 1 bis 2, dadurch gekennzeichnet, daß beiden eingangsseitigen Symmetrietransistoren (mn4, mp4; mn4_1, mp4_1) jeweils ein zweiter Transistor (mn4_2, mp4_2) zugeordnet ist, wobei der Drain des zweiten Transistors (mn4_2, mp4_2) mit dem Drain des Symmetrietransistors (mn4_1, mp4_1) und das Gate des zweiten Transistors (mn4_2, mp4_2) mit dem Ausgang der Ladungspumpe (Pd_out) verbunden sind.
Schaltungsanordnung gemäß einem der voranstehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jeweils zwischen dem Gate des Schaltungstransistors (mn2) und dem Gate des ausgangsseitigen Transistors (mn1, mp1) eine Kapazität (C_SINK, C_SOURCE) geschaltet ist.
Schaltungsanordnung gemäß einem der voranstehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Sink-Zweig zum Source-Zweig spiegelbildlich aufgebaut ist.
Schaltungsanordnung gemäß einem der voranstehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Transistoren des Source-Zweiges als PMOS-Transistoren und die Transistoren des Sink-Zweiges als NMOS-Transistoren ausgebildet sind.
Phasenregelschleife (PLL = Phase Locked Loop) mit einer Ladungspumpe, dadurch gekennzeichnet, daß die Ladungspumpe die Merkmales eines der Ansprüche 1 bis 6 aufweist.
Phasenregelschleife gemäß dem vorstehenden Anspruch 7, dadurch gekennzeichnet, daß diese mit einem Regelkreis bestehend aus mindestens einem Phasendetektor (PD) zur Bestimmung einer Phasenverschiebung zwischen einer Referenzfrequenz F_ref und einer Ausgangsfrequenz F_VCO eines spannungsgesteuerten Oszillators (VCO) der die Ladungspumpe (CP) steuert, an die wiederum ein Schleifenfilter (LF) angeschlossen ist, dessen Ausgang den spannungsgesteuerten Oszillator (VCO) steuert.
Phasenregelschleife gemäß einem der vorstehenden Ansprüche 7 bis 8, dadurch gekennzeichnet, daß zur Erzeugung der Referenzfrequenz F_ref ein Quarzoszillator (Q) und nachgeschalteter Referenzteiler (R) vorgesehen ist.
Phasenregelschleife gemäß einem der vorstehenden Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Schleifenfilter (LF) ein passiver Filter ist.