DE10214304A1 - Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander - Google Patents

Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander

Info

Publication number
DE10214304A1
DE10214304A1 DE10214304A DE10214304A DE10214304A1 DE 10214304 A1 DE10214304 A1 DE 10214304A1 DE 10214304 A DE10214304 A DE 10214304A DE 10214304 A DE10214304 A DE 10214304A DE 10214304 A1 DE10214304 A1 DE 10214304A1
Authority
DE
Germany
Prior art keywords
clock signal
signal
control signal
generating
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10214304A
Other languages
English (en)
Other versions
DE10214304B4 (de
Inventor
Martin Brox
Alessandro Minzoni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214304A priority Critical patent/DE10214304B4/de
Priority to US10/393,525 priority patent/US6765421B2/en
Publication of DE10214304A1 publication Critical patent/DE10214304A1/de
Application granted granted Critical
Publication of DE10214304B4 publication Critical patent/DE10214304B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

Die vorliegende Erfindung stellt eine Vorrichtung zur Erzeugung zweier Signale (11, 12) mit einem vorbestimmten Abstandentsprechender Signalflanken zueinander bereit, mit: einer ersten steuerbaren Verzögerungseinrichtung (5A) zum Erzeugen eines verzögerten internen Taktsignals (11) aus einem Taktsignal (3) in Abhängigkeit von einem ersten Steuersignal (19, 20); einer zweiten steuerbaren Verzögerungseinrichtung (5B) zum Erzeugen eines verschobenen invertierten verzögerten internen Taktsignals (12) aus einem zu dem Taktsignal (3) komplementären Taktsignal (4) in Abhängigkeit von einem zweiten Steuersignal (15, 16); einer ersten Steuersignal-Erzeugungseinrichtung (8, 7, 6) zum Erzeugen des ersten Steuersignals (19, 20) in Abhängigkeit vom Taktsignal (3) und vom verzögerten internen Taktsignal (11); und einer zweiten Steuersignal-Erzeugungseinrichtung (10, 9) zum Erzeugen des zweiten Steuersignals (15, 16) in Abhängigkeit vom verzögerten internen Taktsignal (11) und vom verschobenen invertierten verzögerten internen Taktsignal (12); wobei die zweite Steuersignal-Erzeugungseinrichtung (10, 9) derart gestaltet ist, dass sich entsprechende Flanken des verzögerten internen Taktsignals (11) und des verschobenen invertierten verzögerten internen Taktsignals (12) im eingeschwungenen Zustand einen vorbestimmten Abstand aufweisen. Die vorliegende Erfindung stellt ebenfalls ein entsprechendes Verfahren bereit.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander.
  • Halbleitereinrichtungen, wie beispielsweise DRAM-Speicherelemente oder andere mikroelektronische Vorrichtungen, sind in der Regel mit Delay-locked-loops (DLLs) versehen, um den Datenausgang mit einem externen Taktsignal zu synchronisieren bzw. in Phase zueinander zu bringen.
  • Im sogenannten doppelten Datenratenschema (double data-rate scheme) wird ein Datenbit mit der ansteigenden Taktflanke und eines mit der abfallenden Taktflanke angesteuert. Nimmt man das Tastverhältnis (duty-cycle) zu 0,5 an, d. h. der HIGH- Pegel des Taktsignals weist dieselbe Länge auf wie der LOW- Pegel des Taktsignals, beträgt die maximale Bitdauer die Hälfte der Taktperiode im doppelten Datenratenschema (DDR). Der Takt weist typischerweise jedoch nicht ein präzises Tastverhältnis von 50% auf. Wenn dann die Daten einfach von den Flanken angesteuert werden, führt dies zu einer Verschiebung der Länge der Bitdauer, d. h. der Zeitspanne, in der die Daten gültig sind.
  • Um die Gleichmäßigkeit der Bitdauer zu verbessern, sind Tastverhältnis-Korrekturschaltungen in der Vergangenheit vorgeschlagen worden. Das Ziel einer Tastverhältnis-Korrekturschaltung besteht darin, einen Takt auf einem Chip mit einem Tastverhältnis von 0,5 vorzusehen, selbst wenn ein unpräzises externes Taktsignal vorliegt, welches ein davon abweichendes jedoch schwierig umzusetzen und verbrauchen viel Strom, wie z. B. in einem DLL mit differenziellem Strommodus, in dem der Kreuzungspunkt der internen Takte durch Addieren eines analogen Stroms auf beispielsweise den wahren, jedoch nicht den komplementären Taktpfad, verschoben wird.
  • Eine bereits in Delay-locked-loops (DLLs) eingesetzte Architektur weist zwei Verzögerungsleitungen (delay lines) auf, um die Sensibilität gegenüber Ausbreitungsverzögerungsunterschieden zwischen der ansteigenden und der abfallenden Taktflanke zu eliminieren. In Fig. 5 ist eine solche Architektur mit zwei Verzögerungseinrichtungen 5 (delay lines) dargestellt. Zwei Empfänger 22A, 22B (receiver), welche in komplementärer Weise mit einem wahren Taktsignal 1 und einem komplementären Taktsignal 2 verbunden sind, sind in dieser Anordnung vorgesehen. Diese erzeugen ein Taktsignal 3 und ein dazu komplementäres Taktsignal 4, welche durch identisch gesteuerte Verzögerungseinrichtungen 5 (delay lines) laufen. Nach Durchlaufen einer Treiberstufe 23 liegt ein verzögertes internes Taktsignal 11 und ein invertiertes verzögertes Taktsignal 12 vor. Das verzögerte interne Taktsignal 11 wird über eine Rückführung 8, welche zwangsläufig eine gewisse Verzögerung (feedback-delay) aufweist, in Form eines verzögerten Signals 21 einem Phasendetektor 7 zugeführt, welcher die Phase des verzögerten Signals 21 mit der Phase des Taktsignals 3 vergleicht und entsprechend ein Steuersignal 17 (FASTER) bzw. ein Steuersignal 18 (bSLOWER) an eine herkömmliche Pumpeinrichtung 6 (charge pump) weitergibt. Ein Steuersignal 19, 20 wird in der Pumpeinrichtung 6 (charge pump) bereitgestellt, mit dem die beiden Verzögerungseinrichtungen 5 (delay lines) quasi parallel gesteuert werden.
  • Fig. 6 zeigt einen Teil einer herkömmlichen Pumpeinrichtung 6 (charge pump) in schematischer Darstellung, in der das Steuersignal 17 (FASTER) einem n-Kanal Feldeffekttransistor 25 zur Ansteuerung dient, wobei das Steuersignal 18 (bSLOWER) einen p-Kanal Feldeffekttransistor 24 ansteuert. Ein Steuersignal 20, z. B. ein Spannungspegel, wird durch Auf- bzw. Entladen einer Kapazität 28 über die Schalteinrichtungen 24, 25 bewerkstelligt, welche eine Spannungsquelle 27 bzw. Masse 26 nach Maßgabe der Steuersignale 17, 18 mit einer Elektrode der Kapazität verbindet, während die andere Elektrode mit der Versorgungsspannung 27 beaufschlagt ist.
  • Fig. 7 zeigt einen Stromspiegel, welcher ebenfalls Teil der herkömmlichen Pumpeinrichtung 6 (charge pump) ist, um aus dem Steuersignal 20 ein Steuersignal 19 zu generieren. Dazu wird das Steuersignal 20 der Ansteuerelektrode eines p-Kanal Feldeffekttransistors 24 zugeführt, welcher eine Versorgungsspannungsquelle 27 mit einer Elektrode einer Kapazität 28 zum Aufladen dieser Kapazität verbinden kann, wobei die andere Elektrode der Kapazität 28 mit Masse 26 verbunden ist. Die Spannung am Kondensator entspricht dem Steuersignal 19, welches der Ansteuerelektrode eines n-Kanal Feldeffekttransistors 25 zugeführt wird, um den Kondensator 28 entladen zu können.
  • In Fig. 8 ist die schematische Darstellung einer Verzögerungseinrichtung 5 (delay line) verdeutlicht, in welcher ein Eingangssignal 29 parallel einem p-Kanal Feldeffekttransistor 24 und einem n-Kanal Feldeffekttransistor 25 zugeführt wird. Die Weiterleitung des Signals 29 ist sowohl abhängig von dem Steuersignal 20, welches der Ansteuerelektrode eines p-Kanal Feldeffekttransistors 24 zugeführt wird, als auch von einem Signal 19 abhängig, welches einem n-Kanal Feldeffekttransistor 25 zugeführt wird. Über die p-Kanal Feldeffekttransistoren 24 ist eine Versorgungsspannung 27 nach Maßgabe des Eingangssignals 29 und des Steuersignals 20 weiterleitbar, wohingegen über die n-Kanal Feldeffekttransistoren 25 nach Maßgabe des Eingangssignals 29 und des Steuersignals 19 das Potential des Masseanschlusses 26 weiterleitbar ist. Dieses weitergeleitete Signal wird nochmals einer im wesentlichen identisch aufgebauten Stufe zugeführt, welche das Ausgangssignal 30 der steuerbaren Verzögerungseinrichtung 5 (delay line) generiert. Das Eingangssignal 29 wird abhängig von den Steuersignalen 19, 20 um eine bestimmte Zeitspanne verzögert bzw. gestreckt und somit kontrolliert steuerbare Flanken im Ausgangssignal 30 erzeugt.
  • Fig. 9 zeigt die Signalverläufe eines Delay-locked-loops nach Fig. 5 mit einer doppelten Verzögerungseinrichtung 5 (dual delay line). Das externe Taktsignal 1 weist ein verschobenes Tastverhältnis (duty-cycle) auf, da der HIGH-Pegel des Taktsignals zeitlich unterschiedlich lang anliegt wie der LOW-Pegel des Taktsignals. Das komplementäre externe Taktsignal 2 entspricht dem invertierten externen Taktsignal 1. Im Vergleich zum externen Taktsignal 1 ist ein auf dem Chip erzeugtes Taktsignal 3, welches den Empfänger 22A durchlaufen muss, leicht verzögert, welches ebenso für das auf einem Chip erzeugte komplementäre Taktsignal 4 gilt. Das über die Rückführung 8 verzögerte Signal 21 weist im dargestellten eingerasteten Zustand keine Phasendifferenz zu dem auf dem Chip erzeugten Taktsignal 3 auf. Die Verschiebung zwischen dem verzögerten Signal 21 der Rückführung und dem verzögerten internen Taktsignal 11 ergibt sich aus der Rückführungsverzögerung (feedback delay), wobei das verschobene verzögerte Taktsignal 12 hier invertiert zum verzögerten internen Taktsignal 11 verläuft.
  • Folglich kann mit einer Vorrichtung nach Fig. 5 zwar ein verzögertes internes Taktsignal 11 und ein dazu komplementäres Taktsignal 12 mit präzise übereinstimmenden Flankenzeitpunkten erzeugt werden, jedoch keine Korrektur des Tastverhältnisses (duty-cycle) vorgenommen werden, wenn das Tastverhältnis des externen Taktsignals 1 vom gewünschten Wert 0,5 abweicht.
  • Das Steuersignal der Verzögerungseinrichtung 5 (delay line) wird in einer herkömmlichen Weise durch Einrasten der Phase des verzögerten internen Taktsignals 11 mit dem empfangenen Taktsignal 3 und dem Einsatz einer Pumpeinrichtung 6entsprechend der Fig. 2 und 3 (charge pump) erzeugt. Dadurch, dass beide Verzögerungseinrichtungen 5 (delay lines) mit denselben Steuerspannungen 19, 20 angesteuert werden, resultiert daraus eine identische Verzögerungszeit für beide Einrichtungen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander und eine entsprechende Vorrichtung bereitzustellen, womit ein unpräzises Tastverhältnis eines externen Taktsignals zu einem präzisen internen Taktsignal mit einem Tastverhältnis von insbesondere 0,5 korrigierbar wird.
  • Erfindungsgemäß wird diese Aufgabe durch die im Anspruch 1 angegebene Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander und durch das Verfahren nach Anspruch 11 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, ein internes Taktsignal und ein verschobenes internes Taktsignal gegeneinander so zu verschieben, dass insbesondere die ansteigenden Flanken des internen Taktsignals und des verschobenen internen Taktsignals insbesondere eine halbe Taktperiode der Periodendauer des Eingangstakts auseinanderliegen.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass die zweite Verzögerungseinrichtung (delay line) von einer unabhängigen zweiten Pumpeinrichtung (charge pump) angesteuert wird, welche eine leicht modifizierte Pumpschaltung aufweist.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung weist eine zweite Einrichtung zum Erzeugen eines zweiten Steuersignals einen Tastverhältnisdetektor auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die zweite Einrichtung zum Erzeugen des zweiten Steuersignals eine Pumpeinrichtung auf, durch welche das zweite Steuersignal in Abhängigkeit eines Ausgangssignals des Testverhältnisdetektors erzeugbar ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Pumpeinrichtung Schalteinrichtungen und mindestens eine Kapazität auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weisen die Schalteinrichtungen sowohl p-Kanal Feldeffekttransistoren als auch n-Kanal Feldeffekttransistoren auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung sind die Ausgangssignale des Tastverhältnisdetektors lediglich an Steuerelektroden der n-Kanal Feldeffekttransistoren angekoppelt, wobei diese n-Kanal Feldeffekttransistoren insbesondere doppelt (parallel) ausgeführt sind.
  • Gemäß einer weiteren bevorzugten Weiterbildung führt der Tastverhältnisdetektor eine Flankendetektion durch, dessen Ausgangssignal einen HIGH-Pegel zwischen einer ansteigenden Flanke des verzögerten internen Taktsignals und einer ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals und einen LOW-Pegel zwischen einer ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals und einer ansteigenden Flanke des verzögerten internen Taktsignals aufweist.
  • Gemäß einer weiteren bevorzugten Weiterbildung setzt das Verfahren einen analogen Delay-locked-loop (DLL) ein.
  • Gemäß einer weiteren bevorzugten Weiterbildung setzt das Verfahren einen digitalen, taktgesteuerten Delay-locked-loop (DLL) ein.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird mit dem Verfahren ein Taktsignal auf einer Halbleitereinrichtung erzeugt, welches ein Tastverhältnis von 0,5 aufweist.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • Fig. 1 das Blockschaltbild einer Vorrichtung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 2 die schematische Schaltung eines Teils einer ersten modifizierten Pumpeinrichtung zur Erläuterung eines Details einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 die schematische Schaltung eines Teils einer zweiten modifizierten Pumpeinrichtung zur Erläuterung eines Details einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 ein Signalschaubild zur Erläuterung der Funktion einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 5 das Blockschaltbild einer DLL-Schaltung mit zweifacher Verzögerungseinrichtung zur Erläuterung einer herkömmlichen Schaltung;
  • Fig. 6 die schematische Schaltung eines Teils einer üblichen Pumpeinrichtung;
  • Fig. 7 die schematische Schaltung eines üblichen Stromspiegels einer Pumpeinrichtung;
  • Fig. 8 die schematische Schaltung einer Verzögerungselementeinheit einer üblichen Verzögerungseinrichtung; und
  • Fig. 9 das Signalschaubild einer herkömmlichen DLL-Schaltung nach Fig. 5 zur Erläuterung der Funktion dieser Schaltung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Fig. 1 zeigt das Blockschaltbild einer Vorrichtung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In Fig. 1 ist ein Empfänger 22A (receiver), welcher ein externes Taktsignal 1 und ein dazu komplementäres externes Taktsignal 2 zu einem insbesondere auf einem Chip erzeugten Taktsignal 3 verarbeitet, dargestellt. In dieser Anordnung ist ebenfalls ein zweiter Empfänger 22B (receiver) vorgesehen, welcher in komplementärer Weise mit dem externen Eingangssignal 1 und dem komplementären externen Taktsignal 2 verbunden ist und folglich ein komplementäres, insbesondere auf dem Chip erzeugtes Taktsignal 4 generiert. Das Taktsignal 3 wird einer ersten Verzögerungseinrichtung 5A (delay line) zugeführt, welche das Taktsignal 3 in Abhängigkeit von Steuersignalen 19, 20 verzögert. Über eine Treiberstufe 23 geführt, erhält man ein verzögertes internes Taktsignal 11, welches über eine Rückführung 8 verzögert wird zu einem verzögerten Signal 21. Das verzögerte Signal 21 und das insbesondere auf dem Chip erzeugte Taktsignal 3 werden in einem Phasendetektor 7 miteinander verglichen, welcher ein Steuersignal 17, 18 an eine herkömmliche Pumpeinrichtung 6 (charge pump) weitergibt. In Abhängigkeit der Steuersignale 17, 18erzeugt die Pumpeinrichtung 6 die Steuersignale 19, 20, insbesondere Steuerspannungen, die der ersten Verzögerungseinrichtung 5A (delay line) zur Steuerung der Verzögerungszeitspanne zugeführt werden.
  • Das komplementäre, insbesondere auf dem Chip erzeugte Taktsignal 4 wird einer zweiten Verzögerungseinrichtung 5B (delay line) zugeführt, welche in Abhängigkeit eines Steuersignals 15, 16 das komplementäre Taktsignal 4 verzögert an eine Treiberstufe 23 weitergibt, welche ein verschobenes invertiertes verzögertes internes Taktsignal 12 bereitstellt. Das verzögerte interne Taktsignal 11 und das verschobene invertierte verzögerte interne Taktsignal 12 werden einem Tastverhältnisdetektor 10 (duty-cycle detector) zugeführt, der ein Steuersignal 13, 14 an eine modifizierte Pumpeinrichtung 9 (modified charge pump) abgibt. Jede Art von Flankendetektionsschaltung kann eingesetzt werden, um das Steuersignal 13, 14 zu erzeugen. Die modifizierte Pumpeinrichtung 9 (modified charge pump) generiert aus dem Steuersignal 13, 14 ein Steuersignal 15, 16, insbesondere eine Steuerspannung, zur Steuerung der Verzögerungszeitspanne der zweiten Verzögerungseinrichtung 5B.
  • In der Schaltung wird das verzögerte interne Taktsignal 11 beabsichtigt gegen ein invertiertes verzögertes internes Taktsignal 12 verschoben, so dass die ansteigenden Flanken der Signale 11, 12 jeweils eine halbe Taktperiode T/2 der Taktperiode T des Taktsignals 1, 2, 3, 4 entfernt voneinander liegen. Da auf einem Chip beispielsweise lediglich die ansteigenden Flanken genutzt werden, garantiert diese Modifikation die Korrektur des Tastverhältnisses.
  • Fig. 2 zeigt die schematische Schaltung eines Teils einer ersten modifizierten Pumpeinrichtung zur Erläuterung eines Details einer Ausführungsform der vorliegenden Erfindung.
  • Im linken Bild von Fig. 2 wird das Steuersignal parallel sowohl einem Ansteueranschluss eines p-Kanal Feldeffekttransistors 24, als auch einem Steueranschluss eines n-Kanal Feldeffekttransistors 25 zugeführt. Über den vom Steuersignal 13 angesteuerten p-Kanal Feldeffekttransistor 24 und einen weiteren p-Kanal Feldeffekttransistor 24, dessen Steueranschluss mit einem Steuersignal 16 beaufschlagt ist, kann eine Spannungsquelle 27 mit einer Elektrode eines Kondensators 28 verbunden werden, dessen andere Elektrode mit dem Potential der Spannungsquelle 27 verbunden ist. Der über das Steuersignal 13 angesteuerte n-Kanal Feldeffekttransistor 25 und ein über ein Steuersignal 15 angesteuerter n-Kanal Feldeffekttransistor 25 stellt eine Verbindung zwischen Masse 26 und einer Elektrode des Kondensators 28 bereit. Das Steuersignal 16, welches hier erzeugt wird, ist abhängig vom Ladezustand der Kapazität 28 bzw. der Potentialdifferenz zwischen den Elektroden des Kondensators 28.
  • Das rechte Bild der Fig. 2 verdeutlicht einen Stromspiegel zur Generierung eines Steuersignals 15 aus einem Steuersignal 16. Hier ist die eine Elektrode der Kapazität 28 auf Masse 26 gelegt und die andere Elektrode des Kondensators 28 ist in Abhängigkeit des Steuersignals 16 über einen p-Kanal Feldeffekttransistor 24 mit einer Spannungsquelle 27 verbindbar, wodurch der Kondensator 28 aufgeladen werden kann. Die Spannung über dem Kondensator 28 entspricht, dem Ausgangssignal 15 des Stromspiegels, welches der Ansteuerelektrode eines n- Kanal Feldeffekttransistors 25 zugeführt wird, um den Kondensator 28 über Masse 26 entladen zu können. Zur Symmetrierung ist jeweils ein durchgeschalteter p-Kanal Feldeffekttransistor 24, dessen Steueranschluss auf Masse 26 liegt, und ein n-Kanal Feldeffekttransistor 25, dessen Steueranschluss mit der Versorgungsspannung 27 verbunden ist, vorgesehen.
  • Die modifizierte Pumpeinrichtung 9 bzw. deren Ausgangssignale 15, 16, d. h. deren Ausgangsspannungen, ist durch das folgende Gleichungssystem beschrieben:

    dV16/dT = 1/C × [(1 - dc) × I16 - dc × I15]

    dV15/dt = 1/C × (I16 - I15),

    wobei dc für das Tastverhältnis des Steuersignals 13, 14 steht, d. h. die Dauer des HIGH-Pegels dividiert durch die Taktperiodendauer, und C für die Kapazität des Kondensators 28 steht. I16 bezeichnet den Sättigungsstrom, welcher durch den p-Kanal Feldeffekttransistor 24 durch die am Gate anliegende Steuerspannung 16 getrieben wird, und I15 steht für den Sättigungsstrom, welcher durch den n-Kanal Feldeffekttransistor 25 durch die am Gate anliegende Steuerspannung 15 getrieben wird. Der linke und der rechte Teil der modifizierten Pumpeinrichtung 9 (modified charge pump) nach Fig. 2 sind über Kreuz miteinander verkoppelt.
  • Durch die Rückführung über den Tastverhältnisdetektor 10 und die modifizierte Pumpeinrichtung 9 nach Fig. 1 versucht die zweite Verzögerungseinrichtung einen stabilen Zustand zu erreichen. Der einzige stabile Zustand fällt mit der Lösung des obigen Gleichungssystems zusammen und ist bei einem Tastverhältnis dc = 0,5 gegeben. Folglich korrigiert der zweite Kreis, d. h. der untere Kreis nach Fig. 1, die Tastverhältnisabweichung des externen Taktsignals 1 zu einem gleichen Abstand zwischen der ansteigenden Flanke des verzögerten internen Taktsignals 11 und des verschobenen invertierten verzögerten internen Taktsignals 12.
  • Die Realisierung einer modifizierten Pumpeinrichtung 9 nach Fig. 2 kann unter dem Nachteil leiden, dass sowohl ein p- als auch ein n-Kanal Feldeffekttransistor 24, 25 mit der Taktfrequenz geschaltet werden muss. Differenzen in der Schaltzeit der Schalteinrichtungen 24, 25 können zu einer kleinen Abweichung vom gewünschten idealen Verhalten einer gleichschnellen Schaltzeit führen.
  • Fig. 3 zeigt die schematische Schaltung eines Teils einer zweiten modifizierten Pumpeinrichtung zur Erläuterung eines Details einer Ausführungsform der vorliegenden Erfindung.
  • Um den mit Bezug auf Fig. 2 dargelegten Nachteil zu umgehen, ist in Fig. 3 eine alternative Pumpeinrichtung 9 dargestellt, welche lediglich schaltende n-Kanal Feldeffekttransistoren 25 <0:1> aufweisen. Ein Steuersignal 13 wird der Ansteuerelektrode eines n-Kanal Feldeffekttransistors 25 <0:1> zugeführt, welcher zusammen mit einem von einem Steuersignal 15 angesteuerten n-Kanal Feldeffekttransistor 25 <0:1> eine Elektrode eines Kondensators 28 mit Masse 26 verbinden kann, wobei die andere Elektrode des Kondensators das Potential einer Versorgungsspannung 27 aufweist. Das Ausgangssignal 16 dieses linken Teils der Fig. 3 ist proportional zur Spannung über dem Kondensator 28, welcher nach Maßgabe der Steuersignale 13, 15 auf- bzw. entladen wird.
  • Der rechte Teil der schematischen Schaltung nach Fig. 3 stellt in Abhängigkeit des Signals 14 und des Signals 16 ein Steuersignal 15 bereit, welches ebenfalls abhängig von der Spannung über dem Kondensator 28 ist.
  • Vorzugsweise werden alle mit <0:1> indexierten Schalteinrichtungen doppelt ausgeführt und jeweils parallel geschaltet. Durch diese Dimensionierung wird garantiert, dass der Arbeitspunkt der beiden Verzögerungseinrichtungen 5 (delay lines) identisch ist, wenn das externe Taktsignal 1 ein ideales Tastverhältnis von 0,5 aufweisen sollte. Der p-Kanal Feldeffekttransistor 24 in Kaskadenanordnung ist nicht zwingend erforderlich, kann jedoch eingesetzt werden, um den Strompfad im Falle eines Rücksetzens abzuschalten.
  • Der Grund für die Verdopplung der mit <0:1> indexierten Schalteinrichtungen wird aus dem nachfolgenden Gleichungssystem ersichtlich:

    dV16/dT = 1/C × [I16 - dc × 2 × I15]

    dV15/dt = 1/C × [I16 - (1 - dc) × 2 × I15],

    wobei die mit Bezug auf Fig. 2 dargelegten Bezeichnungen ebenfalls Gültigkeit haben. Die Lösung zum Erreichen eines stabilen Zustands ist hier wiederum ein Tastverhältnis von dc = 0,5. Durch das Verdoppeln der mit <0:1> indexierten Schalteinrichtungen 25, wodurch der Faktor 2 in dem Term mit I15 herrührt, wird die Bedingung I16 = I15 im stabilen Zustand erreicht. Folgleich werden beide Verzögerungseinrichtungen 5A, 5B im gleichen Arbeitspunkt betrieben, auch wenn das externe Taktsignal 1 ein perfektes Tastverhältnis von 50% aufweist, da hier I16 = I15 = I20 = I19 gilt.
  • Fig. 4 zeigt ein Signalschaubild zur Erläuterung der Funktionsweise der Vorrichtung nach Fig. 1.
  • Für die Schaubilder der Signale 1, 2, 3, 4, 21, 11 gilt das mit Bezug auf Fig. 9 Erläuterte. Das Steuersignal 13 weist einen HIGH-Pegel zwischen der ansteigenden Flanke des verzögerten internen Taktsignals 11 und der ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals 12 und einen LOW-Pegel zwischen der ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals 12 und der ansteigenden Flanke des verzögerten internen Taktsignals 11 auf. Daraus ergibt sich, dass das Signal 13 und das dazu komplementäre Signal 14 jeweils während einer halben Periodenbreite T/2 einen HIGH-Pegel und einen LOW- Pegel und folglich ein Tastverhältnis von 0,5 aufweisen. Im Gegensatz zum Schaubild nach Fig. 9 ist das verschobene invertierte verzögerte interne Taktsignal 12 hier nicht komplementär zum verzögerten internen Taktsignal 11, sondern leicht verschoben zu einem komplementären verzögerten internen Taktsignal (nicht dargestellt).
  • Die vorliegende Erfindung stellt eine Vorrichtung und ein Verfahren bereit, welches die Korrektur eines Tastverhältnisses (duty-cycle) mit verhältnismäßig einfachen Mitteln und ohne großen Stromverbrauch realisiert.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar. Wenngleich sich die obigen Beispiele auf eine Schaltung für einen analogen Delay-locked-loop bezieht, ist der Einsatz desselben Prinzips ebenfalls in einem digitalen, d. h. taktgesteuerten, Delay-locked-loop realisierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt. Bezugszeichenliste 1 externes Taktsignal (CLK) bzw. true-clock
    2 komplementäres externes Taktsignal (bCLK) compl.-clock
    3 auf Chip erzeugtes Taktsignal (CRcv)
    4 auf Chip erzeugtes komplementäres Taktsignal (bCRcv)
    5 Verzögerungseinrichtung, z. B. eine Delayline
    6 herkömmliche Pumpeinrichtung (chargepump)
    7 Phasendetektor
    8 Rückführungseinrichtung (mit feedback-delay)
    9 modifizierte Pumpeinrichtung (modified chargepump)
    10 Tastverhältnisdetektor (duty-cycle detektor)
    11 verzögertes internes Taktsignal
    12 invertiertes verzögertes internes Taktsignal, insbesondere verschoben
    13 Steuersignal (dcCLKt) der modifizierten Pumpeinrichtung
    14 Steuersignal (dcCLKc) der modifizierten Pumpeinrichtung
    15 Steuersignal (vN2) der zweiten Verzögerungseinrichtung
    16 Steuersignal (vP2) der zweiten Verzögerungseinrichtung
    17 Steuersignal (FASTER) der Pumpeinrichtung (chargepump)
    18 Steuersignal (bSLOWER) der Pumpeinrichtung (chargepump)
    19 Steuersignal (vN) der ersten Verzögerungseinrichtung
    20 Steuersignal (vP) der ersten Verzögerungseinrichtung
    21 verzögertes Signal (ICD) der Rückführung
    22 Empfänger (receiver), z. B. differentieller receiver
    23 Takttreibereinrichtung
    24 Schalteinrichtung, z. B. p-Kanal Feldeffekttransistor
    25 Schalteinrichtung, z. B. n-Kanal Feldeffekttransistor
    26 Bezugspotential, z. B. Masse
    27 Bezugspotential, z. B. positive Versorgungsspannung
    28 Kondensator, insbesondere der Kapazität C
    <0:1> Elemente sind insbesondere doppelt vorgesehen
    T Periodendauer eines Signals

Claims (17)

1. Vorrichtung zur Erzeugung zweier Signale (11, 12) mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander mit:
einer ersten steuerbaren Verzögerungseinrichtung (5A) zum Erzeugen eines verzögerten internen Taktsignals (11) aus einem Taktsignal (3) in Abhängigkeit von einem ersten Steuersignal (19, 20);
einer zweiten steuerbaren Verzögerungseinrichtung (5B) zum Erzeugen eines verschobenen invertierten verzögerten internen Taktsignals (12) aus einem zu dem Taktsignal (3) komplementären Taktsignal (4) in Abhängigkeit von einem zweiten Steuersignal (15, 16);
einer ersten Steuersignal-Erzeugungseinrichtung (8, 7, 6) zum Erzeugen des ersten Steuersignals (19, 20) in Abhängigkeit vom Taktsignal (3) und vom verzögerten internen Taktsignal (11); und
einer zweiten Steuersignal-Erzeugungseinrichtung (10, 9) zum Erzeugen des zweiten Steuersignals (15, 16) in Abhängigkeit vom verzögerten internen Taktsignal (11) und vom verschobenen invertierten verzögerten internen Taktsignal (12);
wobei die zweite Steuersignal-Erzeugungseinrichtung (10, 9) derart gestaltet ist, dass die sich entsprechenden Flanken des verzögerten internen Taktsignals (11) und des verschobenen invertierten verzögerten internen Taktsignals (12) im eingeschwungenen Zustand einen vorbestimmten Abstand aufweisen.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Abstand, der sich entsprechenden Flanken eine halbe Periodendauer (T/2) der Periodendauer (T) des Taktsignals (3, 4) aufweist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung eine erste Signalerzeugungseinrichtung (22A) und eine zweite Signalerzeugungseinrichtung (22B) aufweist, in welchen das Taktsignal (3) und das komplementäre Taktsignal (4) aus einem externen Taktsignal (1) und einem komplementären externen Taktsignal (2) erzeugbar ist.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Einrichtung (8, 7, 6) zum Erzeugen des ersten Steuersignals (19, 20) eine Pumpeinrichtung (6) aufweist, durch welche in Abhängigkeit von einem Ausgangssignal (17, 18) eines Phasendetektors (7) das erste Steuersignal (19, 20) erzeugbar ist.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Einrichtung (10, 9) zum Erzeugen des zweiten Steuersignals (15, 16) einen Tastverhältnisdetektor (10) aufweist.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Einrichtung (10, 9) zum Erzeugen des zweiten Steuersignals (15, 16) eine Pumpeinrichtung (9) aufweist, durch welche das zweite Steuersignal (15, 16) in Abhängigkeit von einem Ausgangssignal (13, 14) des Tastverhältnisdetektors (10) erzeugbar ist.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Pumpeinrichtung (9) Schalteinrichtungen (24, 25) und/oder mindestens eine Kapazität (28) aufweisen.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Schalteinrichtungen (24, 25) p-Kanal Feldeffekttransistoren (24) und n-Kanal Feldeffekttransistoren (25) aufweisen.
9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Schalteinrichtungen (24, 25) n-Kanal Feldeffekttransistoren (25) aufweisen.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Ausgangssignale (13, 14) des Tastverhältnisdetektors (10) lediglich an Steuerelektroden von n-Kanal Feldeffekttransistoren (25) angekoppelt sind, wobei diese n-Kanal Feldeffekttransistoren (25) insbesondere doppelt ausgeführt sind.
11. Verfahren zur Erzeugung zweier Signale (11, 12) mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander, mit den Schritten:
erzeugen eines verzögerten internen Taktsignals (11) aus einem Taktsignal (3) in Abhängigkeit von einem ersten Steuersignal (19, 20) in einer ersten steuerbaren Verzögerungseinrichtung (5A);
erzeugen eines verschobenen invertierten verzögerten internen Taktsignals (12) aus dem komplementären Taktsignal (4) in Abhängigkeit von einem zweiten Steuersignal (15, 16) in einer zweiten steuerbaren Verzögerungseinrichtung (5B);
erzeugen des ersten Steuersignals (19, 20) in Abhängigkeit vom Taktsignal (3) und vom verzögerten internen Taktsignal (11) in einer ersten Einrichtung (8, 7, 6); und
erzeugen des zweiten Steuersignals (15, 16) in Abhängigkeit vom verzögerten internen Taktsignal (11) und vom verschobenen invertierten verzögerten internen Taktsignal (12) in einer zweiten Einrichtung (10, 9);
wobei sich entsprechende Flanken des verzögerten internen Taktsignals (11) und des verschobenen invertierten verzögerten internen Taktsignals (12) im eingeschwungenen Zustand einen vorbestimmten Abstand, insbesondere von einer halben Periodendauer (T/2) der Periodendauer (T) des Taktsignals (3, 4), aufweisen.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Taktsignal (3) und das dazu komplementäre Taktsignal (4) aus einem externen Taktsignal (1) und einem komplementären externen Taktsignal (2), insbesondere in einem differentiellen Receiver (22A, 22B), erzeugt wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das zweite Steuersignal (15, 16) in einer Pumpeinrichtung (9) erzeugt wird, welche von einem Ausgangssignal (13, 14) eines Tastverhältnisdetektors (10) gesteuert wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Tastverhältnisdetektor (10) eine Flankendetektion durchführt, deren Ausgangssignal (13, 14) einen high-Pegel zwischen einer ansteigenden Flanke des verzögerten internen Taktsignals (11) und einer ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals (12) und einen low-Pegel zwischen einer ansteigenden Flanke des verschobenen invertierten verzögerten internen Taktsignals (12) und einer ansteigenden Flanke des verzögerten internen Taktsignals (11) aufweist.
15. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren einen analogen delay-locked-loop einsetzt.
16. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren einen digitalen delay-locked-loop einsetzt.
17. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mit dem Verfahren ein Taktsignal auf einer Halbleitereinrichtung erzeugt wird, welches ein Tastverhältnis von 0,5 aufweist.
DE10214304A 2002-03-28 2002-03-28 Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander Expired - Fee Related DE10214304B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214304A DE10214304B4 (de) 2002-03-28 2002-03-28 Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander
US10/393,525 US6765421B2 (en) 2002-03-28 2003-03-20 Duty-cycle correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214304A DE10214304B4 (de) 2002-03-28 2002-03-28 Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander

Publications (2)

Publication Number Publication Date
DE10214304A1 true DE10214304A1 (de) 2003-10-23
DE10214304B4 DE10214304B4 (de) 2004-10-21

Family

ID=28458486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214304A Expired - Fee Related DE10214304B4 (de) 2002-03-28 2002-03-28 Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander

Country Status (2)

Country Link
US (1) US6765421B2 (de)
DE (1) DE10214304B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320794B3 (de) * 2003-04-30 2004-11-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486256B1 (ko) * 2002-09-04 2005-05-03 삼성전자주식회사 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로
KR100507873B1 (ko) * 2003-01-10 2005-08-17 주식회사 하이닉스반도체 듀티 보정 회로를 구비한 아날로그 지연고정루프
JP4242741B2 (ja) * 2003-09-19 2009-03-25 パナソニック株式会社 デバッグ用信号処理回路
DE10345236B3 (de) * 2003-09-29 2005-03-10 Infineon Technologies Ag Verzögerungsregelkreis
KR100578232B1 (ko) * 2003-10-30 2006-05-12 주식회사 하이닉스반도체 지연 고정 루프
KR100554981B1 (ko) * 2003-11-20 2006-03-03 주식회사 하이닉스반도체 지연 고정 루프
US8774886B2 (en) * 2006-10-04 2014-07-08 Dexcom, Inc. Analyte sensor
US6967515B2 (en) * 2004-03-24 2005-11-22 Intel Corporation Single-ended to differential conversion circuit with duty cycle correction
KR100630523B1 (ko) * 2004-04-20 2006-09-29 주식회사 하이닉스반도체 듀티 비 조정 회로 및 이를 포함하는 메모리 장치
US7005904B2 (en) * 2004-04-30 2006-02-28 Infineon Technologies Ag Duty cycle correction
US7199629B2 (en) * 2004-10-27 2007-04-03 Infineon Technologies Ag Circuit having delay locked loop for correcting off chip driver duty distortion
US7116143B2 (en) * 2004-12-30 2006-10-03 Micron Technology, Inc. Synchronous clock generator including duty cycle correction
US7145375B2 (en) * 2005-01-12 2006-12-05 Infineon Technologies Ag Duty cycle detector with first, second, and third values
US7403055B2 (en) * 2005-08-31 2008-07-22 Infineon Technologies Ag Duty cycle detector with first and second oscillating signals
KR100701423B1 (ko) * 2005-09-29 2007-03-30 주식회사 하이닉스반도체 듀티 보정 장치
JP4915017B2 (ja) * 2005-09-29 2012-04-11 株式会社ハイニックスセミコンダクター 遅延固定ループ回路
US20070080731A1 (en) * 2005-10-11 2007-04-12 Kim Jung P Duty cycle corrector
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7420399B2 (en) * 2005-11-10 2008-09-02 Jonghee Han Duty cycle corrector
US7423465B2 (en) * 2006-01-27 2008-09-09 Micron Technology, Inc. Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit
US8073890B2 (en) 2006-02-22 2011-12-06 Micron Technology, Inc. Continuous high-frequency event filter
US7310010B2 (en) * 2006-04-13 2007-12-18 Infineon Technologies Ag Duty cycle corrector
KR100811276B1 (ko) * 2006-12-29 2008-03-07 주식회사 하이닉스반도체 지연고정루프회로
KR100891300B1 (ko) * 2007-09-04 2009-04-06 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
TWI448081B (zh) * 2012-01-20 2014-08-01 Nat Univ Chung Cheng All-digital clock correction circuit and method thereof
US9954517B2 (en) 2012-11-06 2018-04-24 Micron Technology, Inc. Apparatuses and methods for duty cycle adjustment
US9413338B2 (en) 2014-05-22 2016-08-09 Micron Technology, Inc. Apparatuses, methods, and circuits including a duty cycle adjustment circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326827B1 (en) * 1999-09-03 2001-12-04 Stmicroelectronics S.R.L. Method and a relative digital circuit of feedback regulation of the duty cycle of a clock signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631591A (en) * 1995-05-30 1997-05-20 National Semiconductor Corporation Method and apparatus for synchronizing timing signals of two integrated circuit chips
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6642760B1 (en) * 2002-03-29 2003-11-04 Rambus, Inc. Apparatus and method for a digital delay locked loop
KR100477809B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326827B1 (en) * 1999-09-03 2001-12-04 Stmicroelectronics S.R.L. Method and a relative digital circuit of feedback regulation of the duty cycle of a clock signal

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KIM, K.-H. *
LEE, J.-B. *
YOO, C. u.a.: Digitally- Controlled DLL and I/O Circuits for 500Mb/s x16DDR SDRAM. Digest of Technical Paper ISSCC. 2001 IEEE International, S. 68-69 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320794B3 (de) * 2003-04-30 2004-11-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Korrektur des Tastverhältnisses eines Taktsignals

Also Published As

Publication number Publication date
US20040027182A1 (en) 2004-02-12
US6765421B2 (en) 2004-07-20
DE10214304B4 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
DE10214304A1 (de) Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE60033204T2 (de) Spannungsgesteuerte Oszillatorschaltung
DE69700232T2 (de) Ladungspumpe für eine Phasenregelschleife
DE69333353T2 (de) Spannungswandlerschaltung und mehrphasiger Taktgenerator
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE69635626T2 (de) Phasenschieber zur Verwendung in einem Quadratur-Taktgenerator
DE102007047458B4 (de) Ringoszillatorschaltung und PLL-Schaltung
DE69604647T2 (de) Spannungsgesteuerter Oszillator und Phasenregelschaltung mit diesem Oszillator
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE68916854T2 (de) Spannungsgesteuerte Oszillatorschaltung.
DE112009000510B4 (de) Ladungspumpe für einen Phasenregelkreis
DE69028324T2 (de) Signalverzögerungsschaltung mit Ladungspumpenschaltung
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE10048590B4 (de) Phasenregelkreis
WO1991020129A1 (de) Schaltung zur begrenzung der signalanstiegsgeschwindigkeit von ausgangssignalen integrierter schaltkreise
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE102006027419A1 (de) Digitale Einstellung eines Oszillators
DE102006051284B4 (de) Tastverhältniskorrekturschaltkreis, integrierter Schaltkreis, Phasenregelkreisschaltung, Verzögerungsregelkreisschaltung, Speicherbauelement und Verfahren zum Erzeugen eines Taktsignals
DE102006018236A1 (de) Steuerbare Stromquelle für einen Phasenregelkreis
DE102005045584A1 (de) Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators
EP0460274B1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator
DE10032248B4 (de) Steuerbare Stromquelle
DE102005060347B3 (de) Schaltungsanordnung und Verfahren zur Umsetzung von Logiksignalpegeln sowie Verwendung der Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee