DE60003247T2 - Ladungspumpenschaltkreis mit Schaltung zur Verringerung von Leckströmen - Google Patents

Ladungspumpenschaltkreis mit Schaltung zur Verringerung von Leckströmen Download PDF

Info

Publication number
DE60003247T2
DE60003247T2 DE60003247T DE60003247T DE60003247T2 DE 60003247 T2 DE60003247 T2 DE 60003247T2 DE 60003247 T DE60003247 T DE 60003247T DE 60003247 T DE60003247 T DE 60003247T DE 60003247 T2 DE60003247 T2 DE 60003247T2
Authority
DE
Germany
Prior art keywords
transistor
source
current source
voltage
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60003247T
Other languages
English (en)
Other versions
DE60003247D1 (de
Inventor
Atsushi Minato-ku Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13386453&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60003247(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE60003247D1 publication Critical patent/DE60003247D1/de
Application granted granted Critical
Publication of DE60003247T2 publication Critical patent/DE60003247T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24—Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/246—Air-conditioning systems
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24—Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/245—Conduits for heating by means of liquids, e.g. used as frame members or for soil heating
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24H—FLUID HEATERS, e.g. WATER OR AIR HEATERS, HAVING HEAT-GENERATING MEANS, e.g. HEAT PUMPS, IN GENERAL
    • F24H3/00—Air heaters
    • F24H3/02—Air heaters with forced circulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Soil Sciences (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Ladepumpschaltung und betrifft insbesondere eine Ladepumpschaltung mit Umschaltschaltungen zum Reduzieren eines Leckstroms, der für einen Phasenregelkreis (PLL) verwendet wird. Das Patent in den Vereinigten Staaten US 5703 11 zeigt eine in einer PLL-Schaltung verwendete Ladepumpschaltung.
  • 2. Beschreibung des zugehörigen Standes der Technik
  • Eine PLL-Schaltung wird weit verbreitet verwendet, um einen Takt zum Beispiel auf dem Kommunikationsgebiet und für anderes zu regenerieren.
  • 6 zeigt den allgemeinen Aufbau einer PLL-Schaltung unter Verwendung einer Ladepumpschaltung. Die in 6 gezeigte PLL-Schaltung 101 enthält grob einen Phasenkomparator 102, einen Inverter 103, eine Ladepumpschaltung 104, ein Tiefpassfilter (LPF) 105, einen spannungsgesteuerten Oszillator (VCO) 106 und einen Frequenzteiler 107.
  • Die PLL-Schaltung teilt die Frequenz eines vom VCO 106 ausgegebenen internen Takts durch den Frequenzteiler 107 und vergleicht die Phase mit derjenigen eines Referenztakts von einer externen Vorrichtung im Phasenkomparator 102. Wenn die Phase des Referenztakts derjenigen der Ausgabe des Frequenzteilers voreilt (die Frequenz des internen Takts kleiner als ein Referenzwert ist), wird die Frequenz einer Ausgabe vom VCO durch Anlegen eines positiven Signals an den VCO 106 erhöht, und wenn die Phase des Referenztakts derjenigen einer Ausgabe vom Frequenzteiler nacheilt (die Frequenz des internen Takts größer als der Referenzwert ist), wird ein Rückkoppelbetrieb durch Anlegen eines negativen Signals an den VCO 106 ausgeführt, so dass die Frequenz einer Ausgabe vom VCO erniedrigt wird und die Frequenz des internen Takts vom VCO 106 immer mit derjenigen eines Referenztakts synchronisiert ist.
  • Zu dieser Zeit führt die Ladepumpschaltung 104 einen Ladestrom zum LPF 105 gemäß einem Aufwärts*-Signal (*zeigt ein invertiertes Signal) zu, das durch Invertieren eines Aufwärts-(UP)-Signals erlangt wird, das vom Phasenkomparator 102 über den Inverter 103 ausgegeben wird, wenn die Phase eines Referenztakts schneller als diejenige der Ausgabe des Frequenzteilers ist bzw. dieser voreilt, und wenn die Phase eines Referenztakts langsamer als diejenige der Ausgabe des Frequenzteilers ist bzw. dieser nacheilt, wird ein Entladestrom vom LPF 105 über die Ladepumpschaltung 104 gemäß einem Abwärtssignal erzeugt, das vom Phasenkomparator 102 ausgegeben wird. Das LPF 105 wirkt durch Integrieren gemäß einer Zeitkonstanten CR, die basierend auf einem Wert R eines Widerstands 105A und einem Wert C einer Kapazität 105B bestimmt wird, als Tiefpassfilter und stabilisiert den Betrieb der PLL-Schaltung 101 durch Glätten der Ausgabe der Ladepumpschaltung 104.
  • 7 zeigt ein Beispiel der Konfiguration, dass ein P-Kanal-Transistor 1, ein P-Kanal-Transistor 2, ein N-Kanal-Transistor 3 und ein N-Kanal-Transistor 4 zwischen einer Leistungsversorgung VDD und einer Erdung GND der Ladepumpschaltung sequentiell in Reihe geschaltet sind. Der Sourceanschluss des P-Kanal-Transistors 1 ist an eine Leistungsversorgung VDD angeschlossen und wird durch Anlegen einer Vorspannung VBP, die niedriger als die Leistungsversorgungsspannung VDD ist, an den Gateanschluss als Konstantstromquelle betrieben. Der P-Kanal-Transistor 2 wird eingeschaltet, wenn ein Aufwärts*-(UP*)-Signal, das zum Gateanschluss gesendet wird, auf einem niedrigen Pegel ist (dem Potential von GND), führt einen konstanten Strom von der Leistungsversorgung VDD über den P-Kanal-Transistor 1 zum LPF 105 zu und wird ausgeschaltet, wenn ein Aufwärts*-Signal auf einem hohen Pegel (dem Potential von VDD) ist. Der Sourceanschluss des N-Kanal-Transistors 4 ist an GND angeschlossen, und der Transistor wirkt durch Anlegen einer Vorspannung VBN, die höher als das Potential von GND ist, an den Gate-anschluss als Konstantstromquelle. Der N-Kanal-Transistor 3 wird eingeschaltet, wenn ein Abwärts-(DN-)Signal, das zum Gateanschluss gesendet wird, auf einem hohen Pegel ist, und ein konstanter Strom fließt vom LPF 105 über den N-Kanal-Transistor 4 zu GND und der N-Kanal-Transistor 3 wird ausgeschaltet, wenn ein Abwärtssignal auf einem niedrigen Pegel ist.
  • Wie es oben beschrieben ist, steuert die Ladepumpschaltung 104 die Frequenz einer Taktausgabe von VCO 106 durch Kombinieren einer Konstantstromquelle und einer Umschaltschaltung und durch Zuführen eines Lade/Entlade-Stroms zum LPF 105 gemäß einem Aufwärtssignal oder einem Abwärtssignal.
  • In letzter Zeit wird die Reduzierung einer Spannung, die an einen CMOS-Transistor anzulegen ist, der einen Schaltkreis bildet, von einer Betriebsleistungsversorgung gewünscht, da eine integrierte Schaltung miniaturisiert wird. Jedoch erniedrigt sich allgemein dann, wenn eine Betriebsleistungsversorgungsspannung zu einem CMOS-Transistor reduziert wird, die Schwellenspannung (Vth), und erhöht sich hierdurch ein Leckstrom, wenn ein CMOS-Transistor ausgeschaltet wird.
  • Eine in 6 gezeigte PLL-Schaltung hat auch ein derartiges Problem, dass sich dann, wenn jeder Transistor in der in 7 gezeigten Ladepumpschaltung ausgeschaltet wird, ein Leckstrom aufgrund der Reduzierung der Spannung erhöht.
  • Das bedeutet in einem phasenverriegelten Zustand, dass die Rückkopplung einer PLL-Schaltung beschränkt wird und kein Aufwärtssignal und kein Abwärtssignal durch den Phasen-Frequenz-Generator erzeugt werden und die P-Kanal-Transistoren 1 und 2 und die N-Kanal-Transistoren 3 und 4 in der Ladepumpschaltung alle ausgeschaltet werden. Jedoch variiert in diesen Zustand, wenn dass LPF 105 in einem Fall geladen wird, in welchem ein Leckstrom aus den P-Kanal-Transistoren 1 und 2 und den N-Kanal-Transistoren 3 und 4 fließt, ein Eingangspotential zum VCO 106 und variiert auch die Frequenz eines Ausgangstakts in einem Zustand, in welchem eine Phase zu verriegeln ist. Die oben beschriebene Variation der Frequenz ändert sich in Abhängigkeit vom Ausmaß eines Leckstroms in den P-Kanal-Transistoren 1 und 2 und den N-Kanal-Transistoren 3 und 4, und beispielsweise wird die Frequenz eines Ausgangstakts versetzt oder tritt ein Jitter bzw. eine Signalschwankung bzw. eine Phasenschwankung bei der Frequenz eines Ausgangstakts auf.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist angesichts der obigen Situation gemacht worden, und die Aufgabe besteht im Schaffen einer PLL-Schaltung, wobei der Offset der Frequenz eines Ausgangstakts und das Auftreten von Jitter bezüglich der Frequenz, die jeweils durch einen Leckstrom in einem Transistor verursacht werden, der eine Ladepumpschaltung bildet, in der bei einer niedrigen Spannung betriebenen PLL-Schaltung verhindert werden können.
  • Zum Lösen der Aufgabe betrifft ein erster Aspekt der Erfindung eine Ladepumpschaltung, die folgendes aufweist:
    einen ersten Stromquellentransistor;
    eine erste Umschaltschaltung, die eine Sourceelektrode des ersten Stromquellentransistors elektrisch mit einer ersten Spannungsquelle verbindet, wenn die erste Umschaltschaltung ein erstes Steuersignal empfängt, wobei der erste Stromquellentransistor einen Ladestrom von der ersten Spannungsquelle zu einem Ausgangsanschluss zuführt, und die die Sourceelektrode des ersten Stromquellentransistors elektrisch mit einer zweiten Spannungsquelle verbindet, wenn die erste Umschaltschaltung ein zweites Steuersignal empfängt, wodurch der erste Stromquellentransistor den Ladestrom abtrennt;
    einen zweiten Stromquellentransistor; und
    eine zweite Umschaltschaltung, die eine Sourceelektrode des zweiten Stromquellentransistors elektrisch mit einer dritten Spannungsquelle verbindet, wenn die zweite Umschaltschaltung ein drittes Steuersignal empfängt, wodurch der zweite Stromquellentransistor einen Entladestrom vom Ausgangsanschluss zur dritten Spannungsquelle entlädt, und die die Sourceelektrode des zweiten Stromquellentransistors elektrisch mit einer vierten Spannungsquelle verbindet, wenn die zweite Umschaltschaltung ein viertes Steuersignal empfängt, wodurch der zweite Stromquellentransistor abgetrennt wird.
  • Da bei der Konfiguration gemäß der Erfindung die PLL-Schaltung, die mit der Ladepumpschaltung versehen ist, die gemäß einem Aufwärtssignal oder einem Abwärtssignal aktiviert oder deaktiviert wird, das dann erzeugt wird, wenn die Phase einer Taktausgabe vom spannungsgesteuerten Oszillator schneller oder langsamer als die Phase eines Referenztakts zum Erzeugen eines Stroms zum Laden oder Entladen des Tiefpassfilters zum Steuern der Frequenz einer Taktausgabe vom spannungsgesteuerten Oszillator gemäß der Ausgabe des Tiefpassfilters ist, aus einem ersten Stromquellentransistor zum Anweisen der Ladepumpschaltung, das Tiefpassfilter zu laden, einem ersten Umschalttransistor zum Verbinden des Sourceanschlusses des ersten Stromquellentransistors mit einer Leistungsquelle gemäß einem Aufwärtssignal, einem zweiten Stromquellentransistor zum Entladen des Tiefpassfilters und einem zweiten Umschalttransistor zum Erden des zweiten Stromquellentransistors gemäß einem Abwärtssignal aufgebaut ist, und eine Vorspannung an den ersten oder den zweiten Stromquellentransistor angelegt wird, wenn die Ladepumpschaltung nicht aktiviert ist, kann ein Leckstrom vom Strom quellentransistor in der Ladepumpschaltung reduziert werden, und daher kann verhindert werden, dass ein Offset und ein Jitter bei der Frequenz einer Taktausgabe vom spannungsgesteuerten Oszillator aufgrund eines oben beschriebenen Leckstroms auftreten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaltungsdiagramm, das eine Ladepumpschaltung zeigt, die eine PLL-Schaltung bildet, die gleich einem ersten Ausführungsbeispiel der Erfindung ist;
  • 2(a) ist ein Schaltungsdiagramm, das eine Ladepumpschaltung zeigt, die eine PLL-Schaltung bildet, die gleich einem zweiten Ausführungsbeispiel der Erfindung ist;
  • 2(b) ist ein Zeitdiagramm der 2(a);
  • 3 ist ein Schaltungsdiagramm, das eine Ladepumpschaltung zeigt, die eine PLL-Schaltung bildet, die gleich einem dritten Ausführungsbeispiel der Erfindung ist;
  • 4 ist ein Schaltungsdiagramm, das eine Ladepumpschaltung zeigt, die eine PLL-Schaltung bildet, die gleich einem vierten Ausführungsbeispiel der Erfindung ist;
  • 5 ist ein Schaltungsdiagramm, das eine Ladepumpschaltung zeigt, die eine PLL-Schaltung bildet, die gleich einem fünften Ausführungsbeispiel der Erfindung ist;
  • 6 ist ein Blockdiagramm, das den allgemeinen Aufbau einer PLL-Schaltung vom herkömmlichen Typ unter Verwendung einer Ladepumpschaltung zeigt; und
  • 7 zeigt ein Beispiel des Aufbaus der Ladepumpschaltung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Unter Bezugnahme auf die Zeichnungen werden nachfolgend Ausführungsbeispiele der Erfindung konkret beschrieben.
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine Ladepumpschaltung einer PLL-Schaltung, die gleich einem ersten Ausführungsbeispiel der Erfindung ist. Da die Konfiguration und der Betrieb der PLL-Schaltung mit der Ladepumpschaltung gleich denjenigen der in 6 gezeigten PLL-Schaltung sind, wird die detaillierte Beschreibung weggelassen.
  • Die Ladepumpschaltung bei diesem Ausführungsbeispiel ist aufgebaut aus P-Kanal-Transistoren 11 und 12, N-Kanal-Transistoren 13 und 14 und Umschaltelementen 15 und 16, wie es in 1 gezeigt ist.
  • Der P-Kanal-Transistor 11 ist zwischen einer Leistungsquelle VDD und dem P-Kanal-Transistor 12 angeschlossen, ein Aufwärts-Signal wird zum Gateanschluss zugeführt, und der Rückseitengate- bzw. Substratanschluss ist an die Leistungsquelle VDD angeschlossen. Der P-Kanal-Transistor 12 ist zwischen dem P-Kanal-Transistor 11 und dem N-Kanal-Transistor 13 angeschlossen, eine Vorspannung VBP, die niedriger als die Leistungsversorgung VDD ist, wird an den Gateanschluss angelegt und der Rückseitengateanschluss ist an die Leistungsversorgung VDD angeschlossen. Der N-Kanal-Transistor 13 ist zwischen dem P-Kanal-Transistor 12 und dem N-Kanal-Transistor 14 angeschlossen, die Vorspannung VBN, die höher als das Potential von GND ist, wird an den Gateanschluss angelegt und der Rückseitengateanschluss ist an GND angeschlossen. Der N-Kanal-Transistor 14 ist zwischen dem N-Kanal-Transistor 13 und GND angeschlossen, ein Abwärtssignal wird zum Gateanschluss zugeführt und der Rückseitengateanschluss ist an GND angeschlossen. Das Umschaltelement 15 ist zwischen der Verbindung B der P-Kanal-Transistoren 11 und 12 und GND angeschlossen und wird eingeschaltet, wenn ein Aufwärtssignal auf einem niedrigen Pegel ist. Das Umschaltelement 16 ist zwischen der Leistungsversorgung VDD und der Verbindung A der N-Kanal-Transistoren 13 und 14 angeschlossen und wird eingeschaltet, wenn ein Abwärts*(DN*-)Signal auf einem hohen Pegel ist.
  • Nachfolgend wird unter Bezugnahme auf 1 der Betrieb der Ladepumpschaltung bei diesem Ausführungsbeispiel beschrieben.
  • Der P-Kanal-Transistor 11 wird eingeschaltet, wenn ein Aufwärts*-Signal, das zum Gateanschluss zugeführt wird, auf einem niedrigen Pegel (dem Potential von GND) ist, verbindet die Leistungsvorsorgung VDD mit dem Sourceanschluss des P-Kanal-Transistors 12 und wird ausgeschaltet, wenn ein Aufwärts*-Signal auf einem hohen Pegel (dem Potential von VDD) ist. Der P-Kanal-Transistor 12 wirkt als Konstantstromquelle durch Anlegen einer Vorspannung VBP, die niedriger als eine Leistungsversorgungsspannung VDD ist, an den Gateanschluss in einem Zustand, in welchem der Sourceanschluss an die Leistungsversorgung VDD angeschlossen ist, und führt einen konstanten Strom zum LPF 105 zu. Ebenso wird der N-Kanal-Transistor 14 eingeschaltet, wenn ein Abwärtssignal, das zum Gateanschluss zugeführt wird, auf einem hohen Pegel ist, führt GND zum Sourceanschluss des N-Kanal-Transistors 13 zu und wird ausgeschaltet, wenn ein Abwärtssignal auf einem niedrigen Pegel ist. Der N-Kanal-Transistor 13 wirkt als Konstantstromquelle durch Anlegen einer Vorspannung VBN, die höher als das Potential von GND ist, an den Gateanschluss in einem Zustand, in welchem der Sourceanschluss an GND angeschlossen ist, und entlädt einen konstanten Strom vom LPF 105.
  • Zu dieser Zeit wird das Umschaltelement 15 eingeschaltet, wenn ein Aufwärtssignal auf einem niedrigen Pegel ist und das Potential der Verbindung B der P-Kanal-Transistoren 11 und 12 gemäß dem internen Widerstand des Umschaltelements in eine Spannung nahe dem Potential von GND aufgeteilt wird. Ebenso wird das Umschaltelement 16 eingeschaltet, wenn ein Abwärts*-Signal auf einem hohen Pegel ist und das Potential der Verbindung A der N-Kanal-Transistoren 13 und 14 gemäß dem internen Widerstand des Umschaltelements in ein Potential nahe dem Potential der Leistungsversorgung VDD aufgeteilt wird.
  • Wie es oben beschrieben ist wird dann, wenn das Umschaltelement 15 in einem Zustand eingeschaltet wird, in welchem der P-Kanal-Transistor 11 zum Umschalten ausgeschaltet wird, das Potential des Rückseitengateanschlusses des P-Kanal-Transistors höher als dasjenige des Sourceanschlusses, wenn das Potential des Sourceanschlussses nahe dem Potential von GND ist, weil die Leistungsversorgung VDD an den Rückseitengateanschluss des P-Kanal-Transistors 12 angeschlossen ist, der als Konstantstromquelle wirkt, und eine Vorspannung an den Sourceanschluss angelegt wird. Daher wird der Absolutwert der Schwellenspan nung Vth im Wesentlichen hoch, weil ein Effekt des Rückseitengateanschlusses und eines Leckstroms verhindert wird. Gleichermaßen wird dann, wenn das Umschaltelement 16 in einen Zustand eingeschaltet wird, in welchem der N-Kanal-Transistor zum Umschalten 14 ausgeschaltet wird, das Potential des Rückseitengateanschlusses des N-Kanal-Transistors niedriger als dasjenige des Sourceanschlusses, wenn das Potential des Sourceanschlusses nahe der Leistungsversorgungsspannung VDD ist, weil der Rückseitengateanschluss des N-Kanal-Transistors 13, der als Konstantstromquelle wirkt, an GND angeschlossen ist und eine Vorspannung an den Sourceanschluss angelegt ist. Daher wird die Schwellenspannung Vth im Wesentlichen hoch, weil ein Effekt des Rückseitengateanschlusses und ein Leckstrom verhindert wird.
  • Wie es oben beschrieben ist, können bei der Ladepumpschaltung, die mit einem Schalter zwischen der Leistungsversorgung und dem Konstantstromquellentransistor zum Laden/Entladen des LPF versehen ist, das eine Eingabe zum VCO über den Konstantstromquellentransistor zuführt, wenn der Schalter von der PLL-Schaltung eingeschaltet wird, die gleich diesem Ausführungsbeispiel ist, da ein Leckstrom durch Anlegen einer solchen Spannung verhindert wird, wie sie einen Effekt eines Rückseitengateanschlusses zum Sourceanschluss des Konstantstromquellentransistors erzeugt, wenn der Schalter ausgeschaltet wird, der Offset und der Jitter der Frequenz eines Ausgangstakts in der PLL-Schaltung reduziert werden.
  • Zweites Ausführungsbeispiel
  • 2(a) zeigt eine Ladepumpschaltung einer PLL-Schaltung gleich einem zweiten Ausführungsbeispiel der Erfindung.
  • Die Ladepumpschaltung bei diesem Ausführungsbeispiel ist aufgebaut aus P-Kanal-Transistoren 21 und 22, N-Kanal-Transistoren 23 und 24, Umschaltelementen 25 und 26, einem N-Kanal-Transistor 27, P-Kanal-Transistoren 28 und 29, einem N-Kanal-Transistor 30, einem P-Kanal-Transistor 31 und einem N-Kanal-Transistor 32, wie es in 2(a) gezeigt ist.
  • Der P-Kanal-Transistor 21 ist zwischen einer Leistungsversorgung VDD und dem P-Kanal-Transistor 22 angeschlossen, ein Umschalt*-Signal wird zum Gateanschluss zugeführt und der Rückseitengateanschluss ist an die Leistungsversorgung VDD angeschlossen. Der P-Kanal-Transistor 22 ist zwischen dem P-Kanal-Transistor 21 und dem N-Kanal-Transistor 23 angeschlossen, ein Übertragungsschalter für den N-Kanal-Transistor 27 und den P-Kanal-Transistor 28 und den P-Kanal-Transistor 29 ist an den Gateanschluss angeschlossen, und der Rückseitengateanschluss ist an die Leistungsversorgung VDD angeschlossen. Der N-Kanal-Transistor 23 ist zwischen dem P-Kanal-Transistor 22 und dem N-Kanal-Transistor 24 angeschlossen, ein Übertragungsschalter für den N-Kanal-Transistor 30 und den P-Kanal-Transistor 31 und den N-Kanal-Transistor 32 ist an den Gateanschluss angeschlossen und der Rückseitengateanschluss ist an GND angeschlossen. Der N-Kanal-Transistor 24 ist zwischen dem N-Kanal-Transistor 23 und GND angeschlossen, ein Umschalt-(SW-)Signal wird zum Gateanschluss zugeführt und der Rückseitengateanschluss ist an GND angeschlossen.
  • Das Umschaltelement 25 ist zwischen der Verbindung B der P-Kanal-Transistoren 21 und 22 und GND angeschlossen und wird eingeschaltet, wenn ein Umschaltsignal auf einem niedrigen Pegel ist. Das Umschaltelement 26 ist zwischen der Leistungsversorgung VDD und der Verbindung A der N-Kanal-Transistoren 23 und 24 angeschlossen und wird eingeschaltet, wenn ein Umschalt*-(SW*-)Signal auf einem hohen Pegel ist. Der N-Kanal-Transistor 2 und der P-Kanal-Transistor 28 sind zwischen einem Sourceanschluss, der eine Vorspannung VBP erzeugt, die niedriger als die Leistugnsversorgungsspannung VDD ist, und dem Gateanschluss des P-Kanal-Transistors 22 parallel geschaltet, ein Aufwärtssignal wird zum Gateanschluss des N-Kanal-Transistors 27 zugeführt und ein Aufwärts*-Signal wird zum Gateanschluss des P-Kanal-Transistors 28 zugeführt. Der P-Kanal-Transistor 29 ist zwischen der Leistungsversorgung VDD und dem Gateanschluss des P-Kanal-Transistors 22 angeschlossen, und ein Aufwärtssignal wird zum Gateanschluss zugeführt. Der N-Kanal-Transistor 30 und der P-Kanal-Transistor 31 sind zwischen einem Sourceanschluss, der eine Vorspannung VBN erzeugt, die höher als das Potential von GND ist, und dem Gateanschluss des N-Kanal-Transistors 23 parallel geschaltet, ein Abwärtssignal wird zum Gatennschluss des N-Kanal-Transistors 30 zugeführt und ein Abwärts*-Signal wird zum Gateanschluss des P-Kanal-Transistors 31 zugeführt. Der N-Kanal-Transistor 32 ist zwischen dem Gateanschluss des N-Kanal-Transistors 23 und GND angeschlossen, und ein Abwärts*-Signal wird zum Gateanschluss zugeführt.
  • Nachfolgend wird unter Bezugnahme auf die 2(a) und 2(b) der Betrieb der Ladepumpschaltung bei diesem Ausführungsbeispiel beschrieben.
  • Ein Umschaltsignal und ein Umschalt*-Signal werden separat gemäß der Ausgabe eines Phasenkomparators bzw. Phasen-Frequenz-Komparators erzeugt, ein Umschaltsignal ist ein Signal, das auf einen hohen Pegel geschaltet wird, bevor ein Aufwärtssignal bzw. ein Abwärtssignal zu einem hohen Pegel gelangen, wie es in 2(b) gezeigt ist, und wird zu einem niedrigen Pegel geschaltet, nachdem diese jeweils zu einem niedrigen Pegel gelangt sind, und ein Umschalt*-Signal ist ein Signal, das durch Invertieren eines Umschaltsignals erlangt wird.
  • Der P-Kanal-Transistor 21 wird eingeschaltet, wenn ein Umschalt*-Signal, das zum Gateanschluss zugeführt wird, auf einem niedrigen Pegel ist, verbindet die Leistungsversorgung VDD mit dem Sourceanschluss des P-Kanal-Transistors 22 und wird ausgeschaltet, wenn ein Umschalt*-Signal auf einem hohen Pegel ist. Der P-Kanal-Transistor 22 wirkt als Konstantstromquelle durch Anlegen einer Vorspannung VBP, die niedriger als die Leistungsversorgungsspannung VDD ist, an den Gateanschluss über den Übertragungsschalter für den N-Kanal-Transistor 27 und den P-Kanal-Transistor 28 in einem Zustand, in welchem der Sourceanschluss an die Leistungsversorgung VDD angeschlossen ist, wenn ein Aufwärtssignal auf einem hohen Pegel ist, führt einen konstanten Strom zum LPF 105 zu und wird durch Anlegen einer Leistungsversorgungsspannung VDD an den Gateanschluss über den P-Kanal-Transistor 29 ausgeschaltet, wenn ein Aufwärtssignal auf einem niedrigen Pegel ist.
  • Ebenso wird der N-Kanal-Transistor 24 eingeschaltet, wenn ein Umschaltsignal, das zum Gateanschluss zugeführt wird, auf einem hohen Pegel ist, verbindet er GND mit dem Sourceanschluss des N-Kanal-Transistors 23 und wird ausgeschaltet, wenn ein Umschaltsignal auf einem niedrigen Pegel ist. Der N-Kanal-Transistor 23 wirkt als Konstantstromquelle durch Anlegen einer Vorspannung VBN, die höher als das Potential von GND ist, an dem Gateanschluss über den Übertragungsschalter für den N-Kanal-Transistor 30 und den P-Kanal-Transistor 31 in einem Zustand, in welchem der Sourceanschluss an GND angeschlossen ist, wenn ein Abwärtssignal auf einem hohen Pegel ist, entlädt einen konstanten Strom vom LPF 105 und wird durch Schalten des Gateanschlusses zu einem GND-Pegel über den N-Kanal-Transistor 32 ausgeschaltet, wenn ein Abwärts*-Signal auf einem hohen Pegel ist.
  • Zu dieser Zeit wird, wenn das Umschaltelement eingeschaltet wird, wenn ein Umschaltsignal auf einem niedrigen Pegel ist, die Verbindung B der P-Kanal-Transistoren 21 und 22 gemäß dem internen Widerstand des Umschaltelements auf ein Potential geschaltet, das nahe dem Potential von GND ist.
  • Ebenso wird dann, da das Umschaltelement 26 eingeschaltet wird, wenn ein Umschalt*-Signal auf einem hohen Pegel ist, die Verbindung A der N-Kanal-Transistoren 23 und 24 gemäß dem internen Widerstand des Umschaltelements auf ein Potential geschaltet, das nahe der Leistungsversorgungsspannung VDD ist.
  • Da die Umschaltelemente 25 und 26 auf einen hohen Pegel geschaltet werden, bevor ein Aufwärtssignal bzw. ein Abwärtssignal zu einem hohen Pegel gelangt, und zu einem niedrigen Pegel geschaltet werden, nachdem die Signale jeweils zu einem niedrigen Pegel gelangen, wie es in 2(b) gezeigt ist, kann ein jeweiliges Potential der Verbindungen A und B stabilisiert werden, bevor der P-Kanal-Transistor 22 und der N-Kanal-Transistor 23, die jeweils als Konstantstromquelle wirken, betrieben werden.
  • Wie es oben beschrieben ist, wird, da das Umschaltelement 25 in einem Zustand eingeschaltet wird, in welchem der P-Kanal-Transistor zum Umschalten 21 ausgeschaltet wird, die Leistungsversorgungsspannung VDD an den Rückseitengateanschluss des P-Kanal-Transistors 22 angelegt, der als Konstantstromquelle wirkt, wird eine Vorspannung an den Sourceanschluss durch Schalten des Sourcepotentials nahe zu demjenigen von GND angelegt, weshalb, da eine Schwellenspannung Vth aufgrund eines Effekts des Rückseitengateanschlusses im Wesentlichen hoch wird und eine inverse Vorspannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, ein Leckstrom im Vergleich mit dem Fall des ersten Ausführungsbeispiels weiter verhindert.
  • Gleichermaßen wird deshalb, weil das Umschaltelement 26 in einem Zustand eingeschaltet wird, in welchem der N-Kanal-Transistor 24 zum Umschalten 24 ausgeschaltet wird, eine Vorspannung an den Sourceanschluss des N-Kanal-Transistors 23 angelegt, der als Konstantstromquelle wirkt, indem der Rückseitengateanschluss an GND angeschlossen wird und indem das Potential des Sourceanschlusses nahe der Leistungsversorgungsspannung VDD geschaltet wird, weshalb, da die Schwellenspannung Vth aufgrund eines Effekts des Rückseitengateanschlusses im Wesentlichen hoch wird und eine inverse Spannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, ein Leckstrom im Vergleich mit dem Fall des ersten Ausführungsbeispiels weiter verhindert.
  • Wie es oben beschrieben ist, können bei der Ladepumpschaltung zum Laden/Entladen des LPF, das eine Eingabe zum VCO über den Konstantstromquellentransistor zuführt, wenn der Transistor zum Umschalten von der PLL-Schaltung gleich diesem Ausführungsbeispiel eingeschaltet wird, da ein Effekt des Rückseitengateanschlusses im Konstantstromquellentransistor erzeugt wird, wenn der Transistor zum Umschalten ausgeschaltet wird und ein Leckstrom durch Anlegen einer inversen Vorspannung verhindert wird, der Offset und der Jitter der Frequenz eines Ausgangstakts in der PLL-Schaltung reduziert werden.
  • Drittes Ausführungsbeispiel
  • 3 zeigt eine Ladepumpschaltung einer PLL-Schaltung gleich einem dritten Ausführungsbeispiel der Erfindung.
  • Die Ladepumpschaltung bei diesem Ausführungsbeispiel ist aufgebaut aus P-Kanal-Transistoren 21 und 22, N-Kanal-Transistoren 23 und 24, einem N-Kanal-Transistor 27, P-Kanal-Transistoren 28 und 29, einem N-Kanal-Transistor 30, einem P-Kanal-Transistor 31, einem N-Kanal-Transistor 32, einem P-Kanal-Transistor 33 und einem N-Kanal-Transistor 34, wie es in 3 gezeigt ist.
  • Bei diesem Ausführungsbeispiel ist die Konfiguration der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31 und des N-Kanal-Transistors 32 gleich derjenigen beim in 2(a) gezeigten zweiten Ausführungsbeispiel, jedoch ist das dritte Ausführungsbeispiel vom zweiten Ausführungsbeispiel diesbezüglich stark unterschiedlich, dass der P-Kanal-Transistor 33 und der N-Kanal-Transistor 34 anstelle der Umschaltelemente 25 und 26 beim zweiten Ausführungsbeispiel vorgesehen sind.
  • Der P-Kanal-Transistor 33 ist zwischen der Verbindung B der P-Kanal-Transistoren 21 und 22 und GND angeschlossen und wird eingeschaltet, wenn ein Umschaltsignal auf einem niedrigen Pegel ist. Der N-Kanal-Transistor 34 ist zwischen der Leistungsversorgung VDD und der Verbindung A der N-Kanal-Transistoren 23 und 24 angeschlossen und wird eingeschaltet, wenn ein Umschalt*-Signal auf einem hohen Pegel ist.
  • Nachfolgend wird unter Bezugnahme auf 3 der Betrieb der Ladepumpschaltung bei diesem Ausführungsbeispiel beschrieben.
  • Bei diesem Ausführungsbeispiel ist jede Operation der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31 und des N-Kanal-Transistors 32 gleich derjenigen beim in der 2 gezeigten zweiten Ausführungsbeispiel.
  • Da der P-Kanal-Transistor 33 eingeschaltet wird, wenn ein Umschaltsignal auf einem niedrigen Pegel ist, wird die Verbindung B der P-Kanal-Transistoren 21 und 22 gemäß dem internen Widerstand auf ein Potential nahe demjenigen von GND geschaltet, wenn der P-Kanal-Transistor 33 eingeschaltet wird. Ebenso wird, da der N-Kanal-Transistor 34 eingeschaltet wird, wenn ein Umschalt*-Signal auf einem hohen Pegel ist, die Verbindung A der N-Kanal-Transistoren 23 und 24 gemäß dem internen Widerstand auf ein Potential nahe demjenigen der Leistungsversorgung VDD geschaltet, wenn der N-Kanal-Transistor 34 eingeschaltet wird.
  • Daher wird, da der P-Kanal-Transistor 33 in einem Zustand eingeschaltet wird, in welchem der P-Kanal-Transistor zum Umschalten 21 ausgeschaltet ist, eine Vorspannung an den Sourceanschluss durch Anlegen einer Leistungsversorgungsspannung VDD an den Rückseitengateanschluss des P-Kanal-Transistors 22, der als Konstantstromquelle wirkt, und durch Schalten des Sourcepotentials nahe zu demjenigen von GND angelegt, weshalb, da eine Schwellenspannung Vth aufgrund eines Effekts des Rückseitengateanschlusses im Wesentlichen hoch wird und eine inverse Vorspannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, indem der P-Kanal-Transistor 29 eingeschaltet werden und indem eine Leistungsversorgungsspannung VDD an den Gateanschluss angelegt wird, ein Leckstrom im Vergleich mit dem Fall des ersten Ausführungsbeispiels weiter verhindert.
  • Gleichermaßen wird, da der N-Kanal-Transistor 34 in einem Zustand eingeschaltet wird, in welchem der N-Kanal-Transistor zum Umschalten 24 ausgeschaltet ist, eine Vorspannung an den Sourceanschluss durch Anschließen des Rückseitengate anschlusses des N-Kanal-Transistors 23, der als Konstantstromquelle wirkt, an GND und durch Schalten des Sourcepotentials nahe zur Leistungsversorgungsspannung VDD angelegt, weshalb, da eine Schwellenspannung Vth aufgrund eines Effekts des Rückseitengateanschlusses im Wesentlichen hoch wird und eine inverse Vorspannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, indem der N-Kanal-Transistor 32 eingeschaltet wird und indem das Potential von GND an den Gateanschluss angelegt wird, verglichen mit dem Fall des ersten Ausführungsbeispiels ein Leckstrom weiter verhindert.
  • Wie es oben beschrieben ist, können bei der Ladepumpschaltung zum Laden/Entladen des LPF, das eine Eingabe zum VCO über den Konstantstromquellentransistor zuführt, wenn der Transistor zum Einschalten von der PLL-Schaltung gleich diesem Ausführungsbeispiel eingeschaltet wird, da ein Leckstrom durch Anlegen einer solchen inversen Vorspannung verhindert wird, wie sie einen Effekt eines Rückseitengateanschlusses erzeugt, an den Konstantstromquellentransistor, wenn der Transistor zum Schalten ausgeschaltet ist, der Offset und der Jitter der Frequenz eines Ausgangstakts in der PLL-Schaltung reduziert werden.
  • Viertes Ausführungsbeispiel
  • 4 zeigt eine Ladepumpschaltung einer PLL-Schaltung gleich einem vierten Ausführungsbeispiel der Erfindung.
  • Die Ladepumpschaltung bei diesem Ausführungsbeispiel ist aufgebaut aus P-Kanal-Transistoren 21 und 22, N-Kanal-Transistoren 23 und 24, einem N-Kanal-Transistor 27, P-Kanal-Transistoren 28 und 29, einem N-Kanal-Transistor 30, einem P-Kanal-Transistor 31, einem N-Kanal-Transistor 32, einem N-Kanal-Transistor 35 und einem P-Kanal-Transistor 36, wie es in 4 gezeigt ist.
  • Bei diesem Ausführungsbeispiel ist die Konfiguration der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31 und des N-Kanal-Transistors 32 gleich derjenigen beim in 3 gezeigten dritten Ausführungsbeispiel, jedoch ist das vierte Ausführungsbeispiel vom dritten Ausführungsbeispiel diesbezüglich stark unterschiedlich, dass der N-Kanal-Transistor 35 und der P-Kanal-Transistor 36 anstelle des P-Kanal-Transistors 33 und des N-Kanal-Transistors 34 beim dritten Ausführungsbeispiel vorgesehen sind.
  • Der N-Kanal-Transistor 35 ist zwischen der Verbindung B der P-Kanal-Transistoren 21 und 22 und GND angeschlossen und wird eingeschaltet, wenn ein Umschalt*-Signal auf einem hohen Pegel ist. Der P-Kanal-Transistor 36 ist zwischen der Leistungsversorgung VDD und der Verbindung A der N-Kanal-Transistoren 23 und 24 angeschlossen und wird eingeschaltet, wenn ein Umschaltsignal auf einem niedrigen Pegel ist.
  • Nachfolgend wird unter Bezugnahme auf 4 der Betrieb der Ladepumpschaltung bei diesem Ausführungsbeispiel beschrieben.
  • Bei diesem Ausführungsbeispiel ist der Betrieb der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31 und des N-Kanal-Transistors 32 gleich demjenigen beim in 3 gezeigten dritten Ausführungsbeispiel.
  • Da der N-Kanal-Transistor 35 eingeschaltet wird, wenn ein Umschalt*-Signal auf einem hohen Pegel ist, wird die Verbindung B der P-Kanal-Transistoren 21 und 22 gemäß einem internen Widerstand auf ein Potential nahe demjenigen von GND geschaltet, wenn der N-Kanal-Transistor 35 eingeschaltet wird.
  • Ebenso wird, da der P-Kanal-Transistor 36 eingeschaltet wird, wenn ein Umschaltsignal auf einem niedrigen Pegel ist, die Verbindung A der N-Kanal-Transistoren 23 und 24 gemäß dem internen Widerstand auf ein Potential nahe demjenigen der Leistungsversorgung VDD geschaltet, wenn der N-Kanal-Transistor 36 eingeschaltet wird.
  • Daher wird, da der N-Kanal-Transistor 35 in einem Zustand eingeschaltet wird, in welchem der P-Kanal-Transistor zum Umschalten 21 ausgeschaltet wird, eine Vorspannung an den Sourceanschluss angelegt, indem eine Leistungsversorgungsspannung VDD an den Rückseitengateanschluss des P-Kanal-Transistors 22 angelegt wird, der als Konstantstromquelle wirkt, und indem das Sourcepotential nahe demjenigen von GND geschaltet wird, weshalb, da eine Schwellenspannung Vth aufgrund eines Effekts des Rückseitengatenanschlusses im Wesentlichen hoch wird und eine inverse Vorspannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, indem der P-Kanal-Transistor 29 eingeschaltet wird und indem die Leistungsversorgungsspannung VDD an den Gateanschluss ange legt wird, ein Leckstrom im Vergleich mit dem Fall des ersten Ausführungsbeispiels weiter verhindert.
  • Gleichermaßen wird, da der P-Kanal-Transistor 36 in einem Zustand eingeschaltet wird, in welchem der N-Kanal-Transistor zum Umschalten 24 ausgeschaltet ist, eine Vorspannung an den Sourceanschluss angelegt, indem der Rückseitengateanschluss des N-Kanal-Transistors 32, der als Konstantstromquelle wirkt, mit GND verbunden wird und indem auf das Sourcepotential nahe der Leistungsversorgungsspannung VDD geschaltet wird, weshalb, da eine Schwellenspannung Vth aufgrund eines Effekts des Rückseitengateanschlusses im Wesentlichen hoch wird und eine inverse Vorspannung zwischen dem Sourceanschluss und dem Gateanschluss angelegt wird, indem der N-Kanal-Transistor 32 eingeschaltet wird und indem das Potential von GND an den Gateanschluss angelegt wird, ein Leckstrom im Vergleich mit dem Fall des ersten Ausführungsbeispiels weiter verhindert.
  • Wie es oben beschrieben ist, können bei der Ladepumpschaltung zum Laden/Entladen des LPF, das eine Eingabe zum VCO über den Konstantstromquellentransistor zuführt, wenn der Transistor zum Schalten von der PLL-Schaltung gleich diesem Ausführungsbeispiel eingeschaltet wird, da ein Leckstrom durch Anlegen einer solchen inversen Vorspannung verhindert wird, wie sie einen Effekt des Rückseitengateanschlusses erzeugt, an den Konstantstromquellentransistor verhindert wird, wenn der Transistor zum Schalten ausgeschaltet ist, der Offset und der Jitter der Frequenz eines Ausgangstakts in der PLL-Schaltung reduziert werden.
  • Fünftes Ausführungsbeispiel
  • 5 zeigt eine Ladepumpschaltung einer PLL-Schaltung gleich einem fünften Ausführungsbeispiel der Erfindung.
  • Die Ladepumpschaltung bei diesem Ausführungsbeispiel ist aufgebaut aus P-Kanal-Transistoren 21 und 22, N-Kanal-Transistoren 23 und 24, einem N-Kanal-Transistor 27, P-Kanal-Transistoren 28 und 29, einem N-Kanal-Transistor 30, einem P-Kanal-Transistor 31, einem N-Kanal-Transistor 32, einem P-Kanal-Transistor 33, einem N-Kanal-Transistor 34, einem N-Kanal-Transistor 37, einem P-Kanal-Transistor 38, einem P-Kanal-Transistor 39 und einem N-Kanal-Transistor 40, wie es in 5 gezeigt ist.
  • Bei diesem Ausführungsbeispiel ist die Konfiguration der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31, des N-Kanal-Transistors 32, des P-Kanal-Transistors 33 und des N-Kanal-Transistors 34 gleich derjenigen beim in 3 gezeigten dritten Ausführungsbeispiel, jedoch ist das fünfte Ausführungsbeispiel vom dritten Ausführungsbeispiel diesbezüglich stark unterschiedlich, dass weiterhin der N-Kanal-Transistor 37, die P-Kanal-Transistoren 38 und 39 und der N-Kanal-Transistor 40 vorgesehen sind.
  • Der N-Kanal-Transistor 33 ist zwischen dem P-Kanal-Transistor 33 und GND angeschlossen und ein Leistungsabwärts*-(PDN-) Signal wird zum Gateanschluss zugeführt. Der P-Kanal-Transistor 38 ist zwischen der Leistungsversorgung VDD und dem N-Kanal-Transistor 34 angeschlossen und ein Leistungsabwärts-(PD)Signal wird zum Gateanschluss zugeführt. Der P-Kanal-Transistor 39 ist zwischen der Leistungsversorgung VDD und dem Gateanschluss des P-Kanal-Transistors 22 angeschlossen und ein Leistungsabwärts*-(PDN-)Signal wird zum Gateanschluss zugeführt. Der N-Kanal-Transistor 40 ist zwischen dem Gateanschluss des N-Kanal-Transistors 23 und GND angeschlossen, und ein Leistungsabwärts-(PD)Signal wird zum Gateanschluss zugeführt.
  • Nachfolgend wird unter Bezugnahme auf 5 der Betrieb der Ladepumpschaltung bei diesem Ausführungsbeispiel beschrieben.
  • Bei diesem Ausführungsbeispiel ist der Betrieb der P-Kanal-Transistoren 21 und 22, der N-Kanal-Transistoren 23 und 24, des N-Kanal-Transistors 27, der P-Kanal-Transistoren 28 und 29, des N-Kanal-Transistors 30, des P-Kanal-Transistors 31, des N-Kanal-Transistors 32, des P-Kanal-Transistors 33 und des N-Kanal-Transistors 34 gleich demjenigen beim in 3 gezeigten dritten Ausführungsbeispiel.
  • Wenn die Leistung einer Vorrichtung, die die PLL-Schaltung enthält, kleiner wird, stoppt die Oszillation der PLL-Schaltung und wird die Ladung des LPF, das eine Eingabe zum VCO zuführt, Null. In diesem Zustand werden kein Aufwärtssignal, kein Abwärtssignal und kein Umschaltsignal erzeugt, jedoch werden jeweils ein Leistungsabwärts-(PD-)Signal und ein Leistungsabwärts*-(PDN-)Signal, das durch Invertieren des PD-Signals erhalten wird, zum Anweisen eines Abschaltens der Leistung zu jedem Teil zugeführt.
  • Zu dieser Zeit wird der N-Kanal-Transistor 37 ausgeschaltet, wenn ein PDN-Signal zu einem niedrigen Pegel gelangt, und wird der P-Kanal-Transistor 38 ausgeschaltet, wenn ein PD-Signal zu einem hohen Pegel gelangt. Gleichzeitig wird der P-Kanal-Transistor 39 eingeschaltet, wenn ein PDN-Signal zu einem niedrigen Pegel gelangt, und eine Leistungsversorgungsspannung VDD an den Gateanschluss des P-Kanal-Transistors 22 anlegt. Der N-Kanal-Transistor 40 wird eingeschaltet, wenn ein PD-Signal zu einem hohen Pegel gelangt und den Gateanschluss des N-Kanal-Transistors 23 erdet.
  • Hierdurch wird, da der P-Kanal-Transistor 22 und der N-Kanal-Transistor 23, die jeweils als eine Konstantstromquelle wirken, beide in einem Zustand gehalten werden, in welchem ein Leckstrom minimal ist und ein Strompfad von der Leistungsversorgung VDD zu GND über die P-Kanal-Transistoren 21 und 33 und ein Strompfad von der Leistungsversorgung VDD zu GND über die N-Kanal-Transistoren 34 und 24 beide abgetrennt werden, die Ladepumpschaltung in einem Zustand gehalten, in welchem ein verbrauchter Strom minimal ist.
  • Wie es oben beschrieben ist, können bei der Ladepumpschaltung zum Laden/Entladen des LPF, das eine Eingabe zum VCO über den Konstantstromquellentransistor zuführt, wenn der Transistor zum Umschalten von der PLL-Schaltung gleich diesem Ausführungsbeispiel eingeschaltet wird, da ein Leckstrom verhindert wird, indem eine solche inverse Vorspannung, wie sie einen Effekt des Rückseitengateanschlusses erzeugt, an den Konstantstromquellentransistor angelegt wird, wenn der Transistor zum Umschalten ausgeschaltet wird, der Offset und der Jitter der Frequenz eines Ausgangstakts in der PLL-Schaltung reduziert werden, und weiterhin kann ein Strom, der durch die Ladepumpschaltung in einen Zustand verbraucht wird, in welchem sich die Leistung erniedrigt, minimiert werden.
  • Wie es oben beschrieben ist, sind die Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen detailliert beschrieben, jedoch ist die konkrete Konfiguration nicht auf die Konfiguration in den Ausführungsbeispielen beschränkt, und die Abänderung eines Aufbaus in einem Bereich, der nicht vom Ziel der Erfindung abweicht, ist in der Erfindung enthalten. Beispielsweise kann eine Beziehung zwischen dem Laden und dem Entladen der Konstantstromquelle gemäß einem Aufwärtssignal und einem Abwärtssignal auch umgekehrt von der Konfiguration des VCO abhängen. Die Umschaltelemente 15 und 16 können auch aufgebaut sein aus einem P-Kanal-Transistor oder einem N-Kanal-Transistor oder können auch aufgebaut sein aus einem Übertragungsschalter. Ebenso können die P-Kanal-Transistoren 11, 21, 29, 33, 36, 38 und 39 und die N-Kanal-Transistoren 14, 24, 32, 34, 35, 37 und 40 auch aus einem Übertragungsschalter aufgebaut sein.
  • Wie es oben beschrieben ist, können gemäß der PLL-Schaltung gemäß der vorliegenden Erfindung der Offset und der Jitter der Frequenz eines Ausgangstakts, die durch einen Leckstrom von dem Konstantstromquellentransistor in der Ladepumpschaltung zum Erzeugen einer Eingabe zum VCO gemäß einem Signal basierend auf dem Ergebnis eines Vergleichens der Phase einer Taktausgabe vom VCO mit derjenigen eines Referenztakts verursacht wird, verhindert werden.

Claims (10)

  1. Ladepumpschaltung, die folgendes aufweist: einen ersten Stromquellentransistor (12); eine erste Umschaltschaltung (11, 15), die eine Sourceelektrode des ersten Stromquellentransistors elektrisch mit einer ersten Spannungsquelle (VDD) verbindet, wenn die erste Umschaltschaltung ein erstes Steuersignal (Up*) empfängt, wodurch der erste Stromquellentransistor (12) einen Ladestrom von der ersten Spannungsquelle zu einem Ausgangsanschluss zuführt, und die die Sourceelektrode des ersten Stromquellentransistors (12) elektrisch mit einer zweiten Spannungsquelle verbindet, wenn die erste Umschaltschaltung ein zweites Steuersignal (Up) empfängt, wodurch der erste Stromquellentransistor (12) vom Ladestrom abgetrennt wird; einen zweiten Stromquellentransistor (13); und eine zweite Umschaltschaltung (14, 16), die eine Sourceelektrode des zweiten Stromquellentransistors (13) elektrisch mit einer dritten Spannungsquelle verbindet, wenn die zweite Umschaltschaltung ein drittes Steuersignal (DN) empfängt, wodurch der zweite Stromquellentransistor (13) einen Entladestrom vom Ausgangsanschluss zur dritten Spannungsquelle entlädt, und die die Sourceelektrode des zweiten Stromquellentransistors (13) elektrisch mit einer vierten Spannungsquelle verbindet, wenn die zweite Umschaltschaltung ein viertes Steuersignal (DN) empfängt, wodurch der zweite Stromquellentransistor (13) abgetrennt wird.
  2. Ladepumpschaltung nach Anspruch 1; wobei die zweite Spannungsquelle die Sourceelektrode des ersten Stromquellentransistors (12) mit einer Abschalt-Vorspannung gegenüber einer Gatespannung des ersten Stromquellentransistors versorgt, wenn die erste Umschaltschaltung das zweite Steuersignal (Up) empfängt; und wobei die vierte Spannungsquelle die Sourceelektrode des zweiten Stromquellentransistors (13) mit einer Abschalt-Vorspannung gegenüber einer Gatespannung des zweiten Stromquellentransistors versorgt, wenn die zweite Umschaltschaltung das vierte Steuersignal (DN) empfängt.
  3. Ladepumpschaltung nach Anspruch 1; wobei die erste Spannungsquelle (VDD) im Wesentlichen eine gleiche Spannung zu der vierten Spannungsquelle liefert; und wobei die zweite Spannungsquelle im Wesentlichen eine gleiche Spannung zur dritten Spannungsquelle liefert.
  4. Ladepumpschaltung nach Anspruch 1; wobei der erste Stromquellentransistor (12) ein P-Kanal-MOS-Transistor ist und der zweite Stromquellentransistor (13) ein N-Kanal-MOS-Transistor ist.
  5. Ladepumpschaltung nach Anspruch 1; wobei die erste Umschaltschaltung (11, 15) einen P-Kanal-MOS-Transistor aufweist, der zwischen der Spannungsquelle und der Sourceelektrode des ersten Stromquellentransistors gekoppelt ist und das erste Steuersignal an einer Gateelektrode des P-Kanal-MOS-Transistors empfängt, und einen ersten MOS-Transistor, der zwischen der zweiten Spannungsquelle und der Sourceelektrode des ersten Stromquellentransistors gekoppelt ist und das zweite Steuersignal an einer Gateelektrode des ersten MOS-Transistors empfängt; und wobei die zweite Umschaltschaltung (14, 16) einen N-Kanal-MOS-Transistor aufweist, der zwischen der dritten Spannungsquelle und der Sourceelektrode des zweiten Stromquellentransistors gekoppelt ist und das dritte Steuersignal an einer Gateelektrode des N-Kanal-MOS-Transistors empfängt und einen zweiten MOS-Transistor, der zwischen der vierten Spannungsquelle und der Sourceelektrode des zweiten Stromquellentransistors gekoppelt ist und das vierte Steuersignal an einer Gateelektrode des zweiten MOS-Transistors empfängt.
  6. Ladepumpschaltung nach Anspruch 1, wobei die Ladepumpschaltung für einen Phasenregelkreis (101) verwendet wird, der einen Phasenkomparator (102), ein Tiefpassfilter (105) und einen spannungsgesteuerten Oszillator (106) aufweist; und wobei das erste Steuersignal, das zweite Steuersignal, das dritte Steuersignal und das vierte Steuersignal Steuersignale sind, die auf Ausgaben des Phasenkomparators basieren; und wobei der Ausgangsanschluss an einen Eingangsanschluss des Tiefpassfilters angeschlossen ist.
  7. Ladepumpschaltung nach Anspruch 1, wobei eine Gateelektrode des ersten Stromquellentransistors (12) an eine erste feste Vorspannung (VBP) angeschlossen ist; und wobei eine Gateelektrode des zweiten Stromquellentransistors (13) an eine zweite feste Vorspannung (VBN) angeschlossen ist.
  8. Ladepumpschaltung nach Anspruch 1, wobei einem Rückseitengateanschluss bzw. Substratanschluss des ersten Stromquellentransistors (12) eine feste Vorspannung zur Verfügung gestellt wird, die im Wesentlichen gleich der ersten Spannungsquelle ist; und wobei einem Rückseitengateanschluss bzw. Substratanschluss des zweiten Stromquellentransistors (13) eine feste Vorspannung zur Verfügung gestellt wird, die im Wesentlichen gleich der dritten Spannungsquelle ist.
  9. Ladepumpschaltung nach Anspruch 1, die weiterhin folgendes aufweist: eine dritte Umschaltschaltung, die eine Gateelektrode des ersten Stromquellentransistors (12) mit der ersten Spannungsquelle oder einer Vorspannung basierend auf einem fünften Steuersignal verbindet; und eine vierte Umschaltschaltung, die eine Gateelektrode des zweiten Stromquellentransistors mit der dritten Spannungsquelle oder einer zweiten Vorspannung basierend auf einem sechsten Steuersignal verbindet.
  10. Ladepumpschaltung nach Anspruch 1, wobei die Ladepumpschaltung durch ein Signal für ein Abschalten einer Leistung gesteuert wird; wobei die erste Umschaltschaltung (11, 15) die Sourceelektrode des ersten Stromquellentransistors ungeachtet des zweiten Steuersignals elektrisch nicht mit der zweiten Spannungsquelle verbindet, die Gateelektrode des ersten Stromquellentransistors mit der ersten Spannungsquelle verbunden ist, die zweite Umschaltschaltung (14, 16) die Sourceelektrode des zweiten Stromquellentransistors ungeachtet des vierten Steuersignals elektrisch nicht mit der vierten Spannungsquelle verbindet und die Gateelektrode des zweiten Stromquellentransistors mit der dritten Spannungsquelle verbunden ist, wenn das Signal zum Abschalten der Leistung aktiv ist.
DE60003247T 1999-03-15 2000-03-15 Ladungspumpenschaltkreis mit Schaltung zur Verringerung von Leckströmen Expired - Fee Related DE60003247T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6888199 1999-03-15
JP06888199A JP3250540B2 (ja) 1999-03-15 1999-03-15 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
DE60003247D1 DE60003247D1 (de) 2003-07-17
DE60003247T2 true DE60003247T2 (de) 2004-04-22

Family

ID=13386453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60003247T Expired - Fee Related DE60003247T2 (de) 1999-03-15 2000-03-15 Ladungspumpenschaltkreis mit Schaltung zur Verringerung von Leckströmen

Country Status (6)

Country Link
US (1) US6420914B1 (de)
EP (1) EP1037366B1 (de)
JP (1) JP3250540B2 (de)
KR (1) KR100326956B1 (de)
CA (1) CA2300346C (de)
DE (1) DE60003247T2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032248B4 (de) * 2000-07-03 2005-02-17 Xignal Technologies Ag Steuerbare Stromquelle
KR100416589B1 (ko) * 2001-01-06 2004-02-05 삼성전자주식회사 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
US6483358B2 (en) * 2001-02-02 2002-11-19 Broadcom Corporation Low power, charge injection compensated charge pump
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
KR100794695B1 (ko) * 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
SE522959C2 (sv) * 2002-04-16 2004-03-16 Spirea Ab Laddningspump av lågläckagetyp
KR100948696B1 (ko) * 2002-07-12 2010-03-22 매그나칩 반도체 유한회사 차지 펌프 회로
US6570421B1 (en) * 2002-08-29 2003-05-27 Sun Microsystems, Inc. Programmable leakage current offset for phase locked loop
US6570420B1 (en) * 2002-08-29 2003-05-27 Sun Microsystems, Inc. Programmable current source adjustment of leakage current for delay locked loop
US6727737B2 (en) * 2002-07-19 2004-04-27 Sun Microsystems, Inc. Delay locked loop design with diode for loop filter capacitance leakage current control
TWI224428B (en) * 2002-07-19 2004-11-21 Sun Microsystems Inc Loop filter capacitor leakage current control
US6573770B1 (en) * 2002-08-29 2003-06-03 Sun Microsystems, Inc. Programmable leakage current offset for delay locked loop
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US6650156B1 (en) * 2002-08-29 2003-11-18 Integrated Device Technology, Inc. Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals
DE10252618A1 (de) * 2002-11-11 2004-05-27 Infineon Technologies Ag Schaltungsanordnung einer Ladungspumpe
EP1432127A1 (de) * 2002-12-20 2004-06-23 Nokia Corporation Funksendeempfänger
JP4059077B2 (ja) 2002-12-26 2008-03-12 ソニー株式会社 チャージポンプ及びそれを用いたｐｌｌ回路
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US7015736B1 (en) * 2003-07-17 2006-03-21 Irf Semiconductor, Inc. Symmetric charge pump
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops
CN100420154C (zh) * 2003-08-20 2008-09-17 华邦电子股份有限公司 电荷泵电路的方法及装置
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
KR100551474B1 (ko) * 2004-07-21 2006-02-14 삼성전자주식회사 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법
DE102006018236A1 (de) * 2006-04-19 2007-11-08 Xignal Technologies Ag Steuerbare Stromquelle für einen Phasenregelkreis
KR100818799B1 (ko) * 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
KR100793318B1 (ko) 2006-09-29 2008-01-11 한국전자통신연구원 디지털 방식으로 누설전류를 보상하는 전하 펌프 회로 및이를 구비한 튜닝 회로
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US8018269B2 (en) * 2007-11-13 2011-09-13 Qualcomm Incorporated Fast-switching low-noise charge pump
KR101025795B1 (ko) * 2009-12-30 2011-04-04 안현구 전하 릴레이 인핸서 및 인핸서를 구비한 태양전지 시스템
JP2011155452A (ja) * 2010-01-27 2011-08-11 Renesas Electronics Corp 差動論理回路、分周回路、及び周波数シンセサイザ
TW201128918A (en) * 2010-02-12 2011-08-16 Ind Tech Res Inst Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
CN102957316A (zh) * 2011-08-31 2013-03-06 深圳艾科创新微电子有限公司 一种低电荷注入电荷泵及低电荷注入的方法
US9758821B2 (en) 2012-04-17 2017-09-12 International Business Machines Corporation Graphene transistor gated by charges through a nanopore for bio-molecular sensing and DNA sequencing
JP5727968B2 (ja) * 2012-05-29 2015-06-03 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
KR20140090455A (ko) 2013-01-09 2014-07-17 삼성전자주식회사 위상 고정 루프 회로
US9377431B2 (en) 2013-07-24 2016-06-28 Globalfoundries Inc. Heterojunction nanopore for sequencing
US9298253B2 (en) 2013-09-13 2016-03-29 Globalfoundries Inc. Accelerating the microprocessor core wakeup by predictively executing a subset of the power-up sequence
US9423865B2 (en) 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
US9389674B2 (en) 2013-09-13 2016-07-12 International Business Machines Corporation Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating
TWI645660B (zh) * 2017-08-29 2018-12-21 盛群半導體股份有限公司 低電流低雜訊的電荷幫浦電路及頻率合成器
JP7329411B2 (ja) * 2019-10-18 2023-08-18 エイブリック株式会社 アナログスイッチ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546022A (en) * 1994-12-16 1996-08-13 Sun Microsystems, Inc. Static logic circuit with improved output signal levels
JP3481051B2 (ja) 1996-06-19 2003-12-22 富士通株式会社 チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
US5818287A (en) * 1996-06-20 1998-10-06 Ati Technologies Inc. Gate-switching charge-pump implemented inside a phase locked loop
US5825640A (en) * 1997-06-30 1998-10-20 Motorola, Inc. Charge pump circuit and method
JPH1168560A (ja) * 1997-08-20 1999-03-09 Nec Corp Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路
US6124741A (en) * 1999-03-08 2000-09-26 Pericom Semiconductor Corp. Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output

Also Published As

Publication number Publication date
JP3250540B2 (ja) 2002-01-28
JP2000269808A (ja) 2000-09-29
KR20000062900A (ko) 2000-10-25
CA2300346C (en) 2003-08-12
DE60003247D1 (de) 2003-07-17
CA2300346A1 (en) 2000-09-15
EP1037366B1 (de) 2003-06-11
EP1037366A2 (de) 2000-09-20
KR100326956B1 (ko) 2002-03-13
EP1037366A3 (de) 2001-12-05
US6420914B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
DE60003247T2 (de) Ladungspumpenschaltkreis mit Schaltung zur Verringerung von Leckströmen
DE69400244T2 (de) Phasensynchronisierungsschaltung mit kurzer Verriegelungszeit und geringem Zittern
DE10253879B4 (de) Phasendetektor und Verfahren zur Taktsignal-Phasendifferenzkompensation
DE69835393T2 (de) Phasenregelschleife mit einer Schmitt-Trigger-Stufe
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE60314415T2 (de) Phasenregelschleife mit einer Ladungspumpe und Störunterdrückungsverbesserung der Stromversorgung
DE69829014T2 (de) Phasenregelschleife
DE3813550A1 (de) Digitaler phasenvergleicher und ladungspumpe mit nullpunkts-totbereich und minimaler abweichung
DE60210387T2 (de) Programmierbare Verzögerunszellen für Spannungsgesteuerten Oszillator
DE69424359T2 (de) PLL-Frequenzsynthetisierungsschaltung
DE69530748T2 (de) Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz
DE69028324T2 (de) Signalverzögerungsschaltung mit Ladungspumpenschaltung
DE3941531A1 (de) Bustreiberschaltung
DE60131065T2 (de) Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung
DE69315908T2 (de) Ladungspumpe für einen Phasenregelkreis
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
DE10219397A1 (de) Ladungspumpschaltung zur Jitter-Verringerung
DE102010031562B4 (de) Ladungspumpe mit geringer Ladungsinjektion und geringer Taktdurchführung
DE4237952A1 (de)
DE19725459B4 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
DE19949782C1 (de) PLL-Schaltung
DE19850476C2 (de) Integrierte Schaltung
DE60112199T2 (de) Leistungsarmer phasen- und frequenzdetektor mit ladungspumpe und ohne totbereich
DE19738556A1 (de) PLL-Schaltung
DE102007052196A1 (de) Phasenregelkreis, integrierte Schaltung mit einem Phasenregelkreis und Verfahren zum Verriegeln einer Phase

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee