DE10219397A1 - Ladungspumpschaltung zur Jitter-Verringerung - Google Patents
Ladungspumpschaltung zur Jitter-VerringerungInfo
- Publication number
- DE10219397A1 DE10219397A1 DE10219397A DE10219397A DE10219397A1 DE 10219397 A1 DE10219397 A1 DE 10219397A1 DE 10219397 A DE10219397 A DE 10219397A DE 10219397 A DE10219397 A DE 10219397A DE 10219397 A1 DE10219397 A1 DE 10219397A1
- Authority
- DE
- Germany
- Prior art keywords
- switching
- output terminal
- input
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000007599 discharging Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000003071 parasitic effect Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000005086 pumping Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Offenbart ist eine Halbleitervorrichtung mit: einer Eingangseinheit zum Laden und Entladen einer Ladung an einem Ausgangsanschluß in Abhängigkeit von einem Schalten eines Eingangssignals; und einer Blind- bzw. dummy-Eingangseinheit zum Schalten eines invertierten Signals der Eingangseinrichtung zum Treiben des Ausgangsanschlusses.
Description
- Die vorliegende Erfindung betrifft eine Ladungspumpschaltung zum Bereitstellen eines sichergestellten Stromes in einer Phasenregelkreisschaltung (PLL, phase locked loop).
- Halbleitervorrichtungen, wie etwa Halbleiterspeichervorrichtungen und Hauptprozessoreinheiten (CPU), erzeugen unter Einsatz eines Taktpuffers und eines Takttreibers ein internes Taktsignal. Die Leistung bei Hochfrequenzbetrieb der Halbleitervorrichtung ist jedoch herabgesetzt, weil das interne Taktsignal um eine konstante Zeitperiode verglichen mit einem externen Taktsignal verzögert ist.
- Das heißt, eine Ausgabedatenzugriffszeit tAC, wo die Daten ausgegeben werden, nachdem das externe Taktsignal eingegeben wird, ist länger als die Erzeugungszeit des internen Taktsignals nach dem Erzeugen des externen Taktsignals.
- Folglich ist eine Schaltung zum Synchronisieren des internen Taktsignals mit dem externen Taktsignal erforderlich, um die Leistungsverschlechterung von Halbleitervorrichtungen, welche eine lange verstreichende Ausgabedatenzugriffszeit tAC aufweisen, zu verringern. Die Schaltung zum Synchronisieren des internen Taktsignals mit dem externen Taktsignal wird eine Phasenregelschaltung (phase locked loop, PLL) genannt.
- Fig. 1 ist ein internes Blockdiagramm eines gewöhnlichen Phasenregelkreises (PLL) gemäß dem Stand der Technik.
- Mit Bezug auf Fig. 1 weist ein Phasenregelkreis 1000 einen Phasendetektor 100, eine Pumpeinrichtung (charge pump) 200, einen Schleifenfilter 300, einen spannungsgesteuerten Oszillator (VCO) 400 und einen Frequenzteiler 500 auf.
- Mit Bezug auf Fig. 1 vergleicht der Phasendetektor 100 einen Standardtakt, welcher eine Phase eines externen Taktes ist, mit einer Ausgangsphase des Frequenzteilers 500. Wenn eine Ausgangsphase des Frequenzteilers 500 langsamer als die Phase des Standardtakts ist, wird ein Puls, welcher als up- Signal up bezeichnet wird, von dem Phasendetektor 100 zum Steigern der Frequenz ausgegeben. Wenn die Ausgangsphase des Frequenzteilers 500 schneller als die Phase des Standardtakts ist, wird ein Puls, welcher als down-Signal down bezeichnet wird, von dem Phasendetektor 100 zum Verringern der Frequenz ausgegeben. Die Ladungspumpschaltung verwendet ein angepaßtes Signal aus up- oder down-Signal up oder down des Phasendetektors, oder das invertierte up- und down-Signal /up oder /down, welche von den Invertern 110 oder 120 invertiert werden.
- Eine Pulsausgabe der Ladungspumpschaltung 200 wird an das Schleifenfilter 300 übertragen, welches einen Widerstand 310 und eine Kapazität 320 aufweist. Wenn das down-Signal an die Ladungspumpschaltung 200 übertragen wird, wird eine elektrische Ladung auf dem Kondensator 320 in dem Schleifenfilter 300 entladen. Wenn das up-Signal up an die Ladungspumpschaltung 200 übertragen wird, wird die elektrische Ladung auf dem Kondensator 320 in dem Schleifenfilter 300 aufgeladen. Die Pulsausgabe der Ladungspumpschaltung 200 wird durch das Schleifenfilter 300 in ein analoges DC-Signal umgewandelt.
- Der spannungsgesteuerte Oszillator 400 empfängt das analoge DC-Signal von dem Schleifenfilter 300 und gibt ein Signal konstanter Frequenz aus. Der Frequenzteiler 500 arbeitet als Zähler und teilt das Signal konstanter Frequenz aus dem spannungsgesteuerten Oszillator 400 durch N für den Phasendetektor 100.
- In dem Phasenregelkreis sind der Phasendetektor 100, die Ladungspumpschaltung 200, der spannungsgesteuerte Oszillator 400 und der Frequenzteiler 500 als eine Schleife zum Steuern der Phase gebildet. Die Zahl der Ausgangsfrequenz ist N-fach gesteigert als die Zahl der Eingangsfrequenz. N ist auf einen vorübergehenden Wert gesetzt, um eine natürliche vielfache Frequenz der Eingangsfrequenz zu erhalten.
- Fig. 2A ist ein internes Schaltungsdiagramm der Ladungspumpschaltung 200 nach Fig. 1 gemäß dem Stand der Technik. Mit Bezug auf Fig. 2A weist die interne Schaltung der Ladungspumpschaltung 200 einen ersten Transistor MP1, wobei eine Betriebsspannung VDD durch einen Drain-Anschluß bereitgestellt ist und eine Vorspannung Vbiasp an einen Gate- Anschluß zum Aufrechterhalten des eingeschalteten Zustands angelegt ist, einen zweiten Transistor MP2, wobei ein Source- Anschluß des ersten Transistors MP1 angeschlossen ist und das up-Signal up über einen Gate-Anschluß eingebracht wird, einen dritten Transistor MN2, wobei ein Source-Anschluß des zweiten Transistors MP2 angeschlossen ist und das down-Signal über einen Gate-Anschluß eingebracht wird, und einen vierten Transistor MN1 auf, wobei ein Source-Anschluß des dritten Transistors MN2 angeschlossen ist und eine Vorspannung Vbiasn über einen Gate-Anschluß zur Aufrechterhaltung des eingeschalteten Zustands angelegt ist.
- Der erste und zweite Transistor MP1 und MP2 sind P-Kanal-MOS-Transistoren und der dritte und vierte Transistor MN2 und MN1 sind N-Kanal-MOS-Transistoren. Des weiteren ist ein Ausgangsanschluß OUT in herkömmlicher Weise mit dem Source-Anschluß des zweiten Transistors MP2 und dem Drain- Anschluß des dritten Transistors MN2 verbunden.
- Fig. 2B ist eine äquivalente Schaltung, wenn der Ladevorgang der Pumpeinrichtung durch das up-Signal up durchgeführt wird. Fig. 2C ist eine äquivalente Schaltung, wenn der Entladevorgang der Pumpeinrichtung durch das down-Signal durchgeführt wird.
- Mit Bezug auf Fig. 2B, wenn das invertierte up-Signal /up mit einem low-Pegel dem zweiten Transistor MP2 zugeführt wird, wird der zweite Transistor eingeschaltet und die Betriebsspannung VDD, welche an dem Drain-Anschluß des ersten Transistors MP1 anliegt, wird durch den Ausgangsanschluß OUT geladen, da der Transistor MP1 im eingeschalteten Zustand ist.
- Mit Bezug auf Fig. 2C, wenn das down-Signal mit einem high-Pegel an dem dritten Transistor MN2 anliegt, wird der dritte Transistor eingeschaltet und eine geladene Spannung wird über Masse VSS entladen, weil der vierte Transistor MN1 im durchgeschalteten Zustand ist und der Ausgangsanschluß OUT mit Masse VSS kurzgeschlossen ist.
- Wie in Fig. 2B dargestellt, tritt eine parasitäre Kapazität Cfp zwischen der Betriebsspannung VDD und einem Knoten C auf. Somit, wenn der erste Transistor MP1 aus dem ausgeschalteten Zustand in den eingeschalteten Zustand umgeschaltet wird, wird das Potential des Knotens C von einem Leistungspotential auf das Potential des Ausgangsanschlusses OUT verändert und ein Strom Icfp, welcher auf einer solchen Potentialdifferenz und der parasitären Kapazität Cfp basiert, fließt.
- Des weiteren tritt eine parasitäre Kapazität Cfn zwischen Masse und einem Knoten D auf. Folglich, wenn der dritte Transistor MN2 aus dem ausgeschalteten Zustand in den eingeschalteten Zustand wechselt, wird das Potential am Knoten D von Masse auf das Potential des Ausgangsanschlusses OUT verändert und ein Strom Icfn fließt aufgrund einer solchen Potentialdifferenz und der parasitären Kapazität Cfn.
- Deshalb tritt ein Ladungszugriff durch die parasitäre Kapazität auf, so daß die Stromversorgung des Ausgangsanschlusses OUT instabil ist.
- Das heißt, Überschwinger treten in dem Ausgangsstrom der Ladungspumpschaltung aufgrund des Stromes icfp oder icfn auf. Folglich tritt ein Jitter in dem spannungsgesteuerten Oszillator 400 auf, welcher mit dem Ausgangsanschluß OUT verbunden ist. Als Ergebnis wird ein Fehler in dem System erzeugt, weil das System ständig durch das Ausgangssignal des spannungsgesteuerten Oszillators 400 gesteuert wird.
- Dieses Problem kann durch Formen des Potentials der Knoten C und D, wenn die Transistoren MP2 und MN2 im ausgeschalteten Zustand sind, beseitigt werden. Das Potential der Knoten C und D ist jedoch identisch zu dem Potential des Ausgangsanschlusses OUT.
- Fig. 3 ist die Ladungspumpschaltung zum Steuern des Ladungszugriffs, wenn das up- oder down-Signal up oder down geschaltet wird.
- Mit Bezug auf Fig. 3 weist die Ladungspumpschaltung 200' einen ersten Transistor MP1, wobei eine Betriebsspannung VDD über einen Drain-Anschluß bereitgestellt ist, und eine Vorspannung Vbiasp über einen Gate-Anschluß zum Aufrechterhalten des eingeschalteten Zustands angelegt ist, einen Transistor MP2, wobei ein Source-Anschluß des ersten Transistors MP1 angeschlossen ist und das invertierte Signal /up durch einen Gate-Anschluß angelegt ist, einen dritten Transistor MP3, wobei ein Source-Anschluß des zweiten Transistors MP2 angeschlossen ist und das up-Signal up durch einen Gate-Anschluß anliegt, einen vierten Transistor MN2, wobei ein Source- Anschluß des zweiten Transistors MP2 angeschlossen ist und das down-Signal durch ein Gate anliegt, einen fünften Transistor MN3, wobei ein Source-Anschluß des dritten Transistors MP3 angeschlossen ist und das /down-Signal durch einen Gate- Anschluß anliegt, einen sechsten Transistor MN1, wobei ein Drain-Anschluß in üblicher Weise an den Source-Anschluß des vierten Transistors MN2 und der Source-Anschluß des fünften Transistors MN3 und der Drain-Anschluß des dritten Transistors MN2 angeschlossen ist, und eine Vorspannung Vbiasn durch einen Gate-Anschluß zum Aufrechterhalten des eingeschalteten Zustands anliegt, und einen Operationsverstärker OP AMP A auf, wobei der Source-Anschluß des zweiten Transistors MP2 und der Drain-Anschluß des vierten Transistors MN2 in herkömmlicher Weise mit einem positiven Eingangsanschluß des Operationsverstärkers OP AMP und dem Source-Anschluß des dritten Transistors MP3 verbunden ist, und der Drain-Anschluß des fünften Transistors MN3 in herkömmlicher Weise mit einem Ausgangsanschluß Vout verbunden ist.
- In diesem Fall sind der erste, zweite und dritte Transistor MP1, MP2 und MP3 P-MOS-Transistoren und der vierte, fünfte und sechste Transistor MN2, MN3, MN1 sind N-MOS-Transistoren. Des weiteren ist der Ausgangsanschluß Vout in herkömmlicher Weise mit dem Source-Anschluß des zweiten Transistors MP2, dem Drain-Anschluß des vierten Transistors MN2 und dem positiven Eingangsanschluß des Operationsverstärkers A zusammen verbunden. Ein Kondensator C1 ist eine Phasenkompensierungskapazität zum Verringern der Schwingung des Operationsverstärkers A.
- Die Kapazitäten Cfp und Cfn sind jedoch parasitäre Kapazitäten, welche keine eigentlichen Vorrichtungen sind.
- Wenn das up- oder das invertierte up-Signal up oder /up und das down- oder das invertierte down-Signal down oder /down wechseln, werden die Spannungen der Knoten N3 und N4 gleichlautend aufrechterhalten und die Ladungsverteilung der parasitären Kapazitäten wird durch den Operationsverstärker A gesteuert. Wie in Fig. 3 dargestellt, wird der Operationsverstärker A ein Puffer, welcher eine Spannungsverstärkung von 1 aufweist, wenn ein negativ rückgekoppelter Betrieb durchgeführt wird.
- Im nachfolgenden wird der Betrieb der Schaltung nach Fig. 3 beschrieben.
- Wenn das invertierte up-Signal /up an den zweiten Transistor MP2 angelegt ist, wird der zweite Transistor MP2 eingeschaltet und das Schleifenfilter 300 wird geladen. Indessen wird die Standardspannung, welche der Spannung am Ausgangsanschluß Vout entspricht, an den negativen Eingangsanschluß des Operationsverstärkers A angelegt, um als Puffer für eine gewisse Zeitspanne zu arbeiten.
- Des weiteren wird die gleiche Spannung wie die Spannung am Ausgangsanschluß Vout an den Knoten N4 durch den Operationsverstärker A während des Ladebetriebs angelegt. Die gleiche Spannung wie die Spannung am Ausgangsanschluß Vout wird an dem Knoten N1 durch Einschalten des dritten oder vierten Transistors aufrechterhalten. Beim Schalten des up- oder invertierten up-Signals up oder /up und des down- oder invertierten down-Signals down oder /down können ebenfalls Überschwinger durch parasitäre Kapazitäten Cfp und Cfn der Ladungsverteilung unter Kontrolle sein.
- Wenn das down-Signal mit einem high-Pegel jedoch an den vierten Transistor MN2 in der Ladungspumpschaltung 200' angelegt wird, wird der vierte Transistor MN2 eingeschaltet und die aufgeladene Spannung in dem Kondensator des Schleifenfilters 300 wird zu Masse VSS durch den Ausgangsanschluß Vout entladen, da der sechste Transistor MN1 im eingeschalteten Zustand ist. Indessen wird der Operationsverstärker A als ein Puffer betrieben, um die Ausgangsspannung des Ausgangsanschlusses Vout durch Minimieren der Spannungsänderungsrate zu stabilisieren.
- Die Ladungspumpschaltung nach Fig. 3 weist jedoch die nachfolgenden Probleme auf.
- Das up- oder das invertierte up-Signal up oder /up und das down- oder das invertierte down-Signal down oder /down sind Signale, welche kontinuierlich geschaltet werden, und der zweite, dritte, vierte und fünfte Transistor MP2, MP3, MN2 und MN3 werden durch diese Signale wiederholt ein- und ausgeschaltet. Selbst wenn der Operationsverstärker A als Puffer betrieben wird, kann das Ladungsverteilungsproblem nicht vollständig gelöst werden, weil die Verzögerungszeit beim Ausgeben derselben Ausgangsspannung auftritt. Des weiteren kann die Spannung über dem dritten Transistor MP2 nicht immer bei derselben Spannung während des Pumpbetriebs aufrechterhalten werden.
- Ein weiteres Problem besteht darin, daß ein Rückschlag- bzw. kickback-Phänomen auftritt, wenn das up- oder das invertierte up-Signal up oder /up und das down oder das invertierte down-Signal down oder /down mit hoher Geschwindigkeit geschaltet werden.
- Das Rückschlagphänomen besteht in einem Phänomen, daß die komplementäre Spannung ganz plötzlich induziert wird, wenn die Spannung eines Knotens sich schnell ändert. Es tritt auf, weil elektrische Ladungen unter dem Gate des MOS-Transistors zu beiden Richtungen des Transistors wegdriften, wenn das Schalten des MOS-Transistors auftritt.
- Ein Störimpuls, welcher bei einem Jitter gebildet wird, wird durch das Rückschlagphänomen erzeugt. Das Rückschlagphänomen kann durch Induktion des Eingangs als ein Übertragungs- Gate gelöst werden. Die Größe des PMOS-Transistors muß jedoch 1,5- bis 3mal größer als die Größe des NMOS-Transistors sein, um denselben Strom fließen zu lassen. Folglich wird die Größe der durch den P- und N-MOS-Transistor hervorgerufenen parasitären Kapazität verändert, so daß das andere Problem auftreten kann.
- Die Entwicklung der Eingangsvorrichtung ist notwendig, um solche Jitter-Probleme zu lösen.
- Zusammenfassung der Erfindung
- Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Ladungspumpschaltung zum Bereitstellen eines gesicherten Stromes in einer phase locked loop-Schaltung vorzusehen.
- Gemäß eines Aspekts der vorliegenden Erfindung ist eine Halbleitervorrichtung vorgesehen mit: einer Eingangseinheit zum Laden und Entladen einer Ladung an einem Ausgangsanschluß in Abhängigkeit von einem Schalten eines Eingangssignals; und einer Blind- bzw. dummy-Eingangseinheit zum Schalten eines invertierten Signals der Eingangseinrichtung und Treiben des Ausgangsanschlusses.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Ladungspumpschaltung vorgesehen, welche eine Versorgungsspannung, Masse und einen Ausgangsanschluß aufweist mit: einer Ladungseinrichtung zum Speichern einer Ladung der Versorgungsspannung in Abhängigkeit von einem Schalten eines ersten Eingangssignals; einer Entladeeinrichtung zum Entladen der Ladung des Ausgangsanschlusses gegen Masse in Abhängigkeit von einem Schalten eines zweiten Eingangssignals; einer Blind- bzw. dummy-Ladeeinrichtung zum umgekehrten Schalten eines invertierten Signals des ersten Eingangssignals; und einer Blind- bzw. dummy-Entladeeinrichtung zum umgekehrten Schalten eines invertierten Signals des zweiten Eingangssignals.
- Die Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen in Verbindung mit den begleitenden Zeichnungen ersichtlich, in welchen:
- Fig. 1 ein internes Blockdiagramm eines gewöhnlichen Phasenregelkreises (PLL) gemäß dem Stand der Technik ist;
- Fig. 2A ein internes Schaltungsdiagramm der Ladungspumpschaltung in Fig. 1 gemäß dem Stand der Technik ist;
- Fig. 2B eine äquivalente Schaltung ist, wenn der Ladebetrieb der Pumpeinrichtung durch das up-Signal up gemäß dem Stand der Technik durchgeführt wird;
- Fig. 2C eine äquivalente Schaltung ist, wenn der Entladebetrieb der Pumpeinrichtung durch das down-Signal gemäß dem Stand der Technik durchgeführt wird;
- Fig. 3 die Ladungspumpschaltung zum Steuern der Ladungsverteilung, wenn das up- oder down-Signal up oder down gemäß dem Stand der Technik geschaltet wird;
- Fig. 4 ein Diagramm einer Ladungspumpschaltung gemäß einer Ausführungsform der vorliegenden Erfindung ist;
- Fig. 5 ein Diagramm einer Ladungspumpschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist;
- Fig. 6A ein Wellenformschaubild einer Simulation von Eingangs- und Ausgangsspannungen der Ladungspumpschaltung gemäß dem Stand der Technik ist; und
- Fig. 6B ein Wellenformschaubild einer Simulation von Eingangs- und Ausgangsspannung der Ladungspumpschaltung gemäß der vorliegenden Erfindung ist.
- Im nachfolgenden wird ein ferroelektrischer Direktzugriffsspeicher (FeRAM) gemäß der vorliegenden Erfindung detailliert mit Bezug auf die begleitenden Zeichnungen beschrieben.
- Fig. 4 ist ein Diagramm einer Ladungspumpschaltung gemäß einer Ausführungsform der vorliegenden Erfindung.
- Mit Bezug auf Fig. 4 weist eine Pumpeinrichtung (charge pump) eine Eingangseinheit 210 zum Laden oder Entladen einer elektrischen Ladung in Abhängigkeit von einem Schalten eines up- oder eines invertierten up-Signals up und /up und eines down- und invertierten down-Signals down und /down; eine Blind- bzw. dummy-Eingangseinheit 220, welche den gleichen Aufbau wie die Eingangseinheit 210 für inverse Schaltsignale der Eingangseinheit 210 aufweist; einen Operationsverstärker 10 zum Steuern einer Ladungsaufteilung; und eine Kapazität C3 zum Verringern der Schwingung des Operationsverstärkers 10 auf.
- Die Eingangseinheit 210 weist eine Ladeeinheit 211 zum Speichern der Ladung an einem Ausgangsanschluß der Eingangseinheit 210 in Abhängigkeit von einem up- und einem invertierten up-Signal up und /up und eine Entladeeinheit 212 zum Entladen der Ladung von dem Ausgangsanschluß der Eingangseinheit 210 in Abhängigkeit von einem down und einem invertierten down-Signal down und /down auf.
- Die Ladeeinheit 211 weist einen ersten Transistor MP1 auf, wobei eine Betriebsspannung VDD über einen Drain-Anschluß bereitgestellt ist, einen Source-Anschluß mit einem Knoten N1 verbunden ist, und eine Vorspannung Vbiasp durch ein Gate zum Aufrechterhalten des eingeschalteten Zustands angelegt ist; einen zweiten Transistor MP2, wobei ein Drain- Anschluß mit dem Knoten N1 verbunden ist, ein Source-Anschluß mit einem Knoten N5 verbunden ist, und ein invertiertes up- Signal /up durch einen Gate-Anschluß zugeführt wird; und einen dritten Transistor MP3 auf, wobei ein Drain-Anschluß mit dem Knoten N1 verbunden ist, ein Source-Anschluß mit einem Knoten N6 verbunden ist, und ein up-Signal up durch einen Gate-Anschluß zugeführt wird.
- Des weiteren weist die Entladeeinheit 212 einen vierten Transistor MN2, wobei ein Drain-Anschluß mit dem Knoten N5 verbunden ist, ein Source-Anschluß mit einem Knoten N2 verbunden ist, und ein down-Signal down durch einen Gate-Anschluß zugeführt wird; einen fünften Transistor MN3, wobei ein Drain-Anschluß mit dem Knoten N6 verbunden ist, und ein invertiertes down-Signal /down durch einen Gate-Anschluß zugeführt wird; und einen sechsten Transistor MN1 auf, wobei ein Drain-Anschluß mit dem Knoten N2 verbunden ist, eine Vorspannung Vbiaspn durch einen Gate-Anschluß zum Aufrechterhalten des eingeschalteten Zustands angelegt ist, und ein Source-Anschluß auf Masse gelegt ist.
- Die Blindeingangseinheit 220 weist jedoch eine Blindladeeinheit 221 zum invertierten Schalten eines Schaltens eines Eingangssignals von der Ladeeinheit 211 und eine Blindentladeeinheit 222 zum invertierten Schalten eines Schaltens eines Eingangssignals von der Entladeeinheit 212 auf.
- Die Blindladeeinheit 221 weist einen siebten Transistor MP4, wobei die Betriebsspannung VDD über einen Drain-Anschluß bereitgestellt ist, ein Source-Anschluß mit einem Knoten N3 verbunden ist, und eine Vorspannung Vbiasp durch einen Gate- Anschluß zum Aufrechterhalten des eingeschalteten Zustands angelegt ist; einen achten Transistor MP5, wobei ein Drain- Anschluß mit dem Knoten N3 verbunden ist, ein Source-Anschluß mit einem Knoten N7 verbunden ist, und das up-Signal up durch einen Gate-Anschluß zugeführt wird; und einen neunten Transistor MP6 auf, wobei ein Drain-Anschluß mit dem Knoten N6 verbunden ist, ein Source-Anschluß mit einem Knoten N8 verbunden ist, und das invertierte up-Signal /up durch einen Gate-Anschluß zugeführt wird.
- Die Blindentladeeinheit 222 weist einen zehnten Transistor MN5, wobei ein Drain-Anschluß mit dem Knoten N7 verbunden ist, ein Source-Anschluß mit einem Knoten N4 verbunden ist, und das invertierte down-Signal /down durch einen Gate- Anschluß zugeführt wird; einen elften Transistor MN6, wobei ein Drain-Anschluß mit einem Knoten N8 verbunden ist, ein Source-Anschluß mit einem Knoten N4 verbunden ist, und das down-Signal down über einen Gate-Anschluß zugeführt wird; und einen zwölften Transistor MN4 auf, wobei ein Drain-Anschluß mit dem Knoten N4 verbunden ist, eine Vorspannung Vbiasn durch einen Gate-Anschluß zum Aufrechterhalten des eingeschalteten Zustands angelegt ist, und ein Source-Anschluß auf Masse gelegt ist.
- Die Kapazitäten C1 und C2 sind jedoch Vorrichtungen zum symmetrischen Bilden einer parasitären Kapazität der Eingangseinheit 210 und der Blindeingangseinheit 220.
- Ein positiver Anschluß des Operationsverstärkers 10 zum Steuern der Ladungsaufteilung ist mit dem Knoten N5 in der Eingangseinheit 210 und dem Knoten N7 in der Blindeingangseinheit 220 verbunden. Ein negativer Anschluß des Operationsverstärkers 10 ist außerdem mit dem Knoten N6 in der Eingangseinheit 210 und dem Knoten N8 in der Blindeingangseinheit 220 verbunden. Ein Kondensator C3 ist eine Phasenausgleichskapazität zum Verringern der Schwingung des Operationsverstärkers 10.
- Im nachfolgenden wird der Betrieb der Pumpeinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
- Die Eingangseinheit 210 ist für das Ladungspumpen und die Blindeingangseinheit 220 ist eine zusätzliche Einheit für den stabilen Betrieb der Eingangseinheit 210. Unter den Transistoren zum Bilden der Blindeingangseinheit 220 sind der achte, neunte, zehnte und elfte MP5, MP6, MN5 und MN6 als Transistoren gebildet, welche symmetrisch zur Eingangseinheit 210 sind. Die Ströme, welche durch den siebten und zwölften Transistor MP4 und MN4 fließen, werden so gesteuert, daß sie kleiner als die Ströme sind, welche durch den ersten und sechsten Transistor MP1 und MN1 fließen.
- Folglich kann der Fehlerbetrieb des Ladens oder Entladens eines Ausgangsanschlusses in der Blindeingangseinheit 220 vermieden werden. Deshalb wird die Größe der parasitären Kapazitäten, welche durch den siebten und zwölften Transistor MP4 und MN4 verursacht werden, kleiner gebildet werden als die des ersten und sechsten Transistors MP1 und MN1. Somit sind die Kondensatoren C1 und C2 Ausgleichskondensatoren zum Angleichen der Größe der parasitären Kapazitäten.
- Das Laden und Entladen der Pumpeinrichtung (charge pump) wird durch die Eingangseinheit 210 betrieben. Die Blindeingangseinheit 220 ist eine zusätzliche Einheit zum Entfernen eines Störimpulses durch Erzeugen eines Signals inverser Phase.
- Der zweite Transistor MP2 wird eingeschaltet, wenn das invertierte up-Signal /up durch den Gate-Anschluß des zweiten Transistors MP2 zugeführt wird. Der erste Transistor MP1, welcher als Stromquelle betrieben wird, wird eingeschaltet, so daß die Ladung in dem Ausgangsanschluß Vout durch die Knoten N1 und N5 gespeichert wird.
- Während des Ladens wird der Störimpuls durch die Ladungsaufteilung von der parasitären Kapazität in dem Knoten N1 erzeugt. Der Knoten N5 ist jedoch mit dem Knoten N7 der zusätzlichen Blindladeeinheit 221 verbunden, und das Eingangssignal, welches ein entgegengesetztes Signal zu dem am Gate-Anschluß des zweiten Transistors MP2 ist, ist an dem Gate-Anschluß des achten Transistors MP5 angelegt. Deshalb wird der Störimpuls, welcher entgegengesetzt zu der Phase ist, zum gegenseitigen Aufheben erzeugt. Folglich wird der Störimpuls nicht in dem Ausgangsanschluß Vout erzeugt.
- Des weiteren kann ein Rückschlagphänomen gelöst werden. Das Rückschlagphänomen wird in dem Knoten N5 erzeugt, und das entgegengesetzte Rückschlagphänomen wird in dem Knoten N7 erzeugt, so daß das Rückschlagphänomen in dem Ausgangsanschluß Vout nicht auftritt, weil die entgegengesetzten Eingangssignale in den Gate-Anschlüssen des zweiten und achten Transistors MP2 und MP5 umgeformt werden.
- Im nachfolgenden wird der Entladebetrieb beschrieben. Der vierte Transistor MN2 wird eingeschaltet, wenn das down- Signal down dem Gate-Anschluß des vierten Transistors MN2 in der Entladeeinheit 212 zugeführt wird. Der sechste Transistor MN1, welcher als Stromquelle betrieben wird, wird eingeschaltet, so daß die Ladung von dem Ausgangsanschluß Vout durch die Knoten N5 und N2 gegen Masse entladen wird.
- Während der Entladung wird der Störimpuls durch die parasitäre Kapazität in dem Knoten N2 erzeugt. Der Knoten N5 ist jedoch mit dem Knoten N7 der zusätzlichen Blindentladeeinheit 222 verbunden, und das Eingangssignal, welches ein entgegengesetztes Signal zu dem an dem Gate-Anschluß des vierten Transistors MN2 ist, liegt an dem Gate-Anschluß des zehnten Transistors MN5 an. Deshalb wird der Störimpuls, welcher entgegengesetzt der Phase ist, zum gegenseitigen Aufheben erzeugt. Somit wird der Störimpuls nicht in dem Ausgangsanschluß Vout erzeugt.
- Des weiteren wird ein Rückschlagphänomen in dem Knoten N5 erzeugt, und das entgegengesetzte Rückschlagphänomen wird in dem Knoten N7 erzeugt, so daß das Rückschlagphänomen in dem Ausgangsanschluß Vout nicht auftritt, weil die entgegengesetzten Eingangssignale an den Gate-Anschlüssen des vierten und zehnten Transistors MP2 und MP5 umgeformt werden.
- Fig. 5 ist ein Diagramm einer Ladungspumpschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
- Mit Bezug auf Fig. 5 sind Übertragungs-Gate-Anschlüsse zusätzlich ersetzt mit allen Eingangseinheiten der Ladungspumpschaltung der ersten Ausführungsform nach Fig. 4. Durch Ersetzen der Übertragungs-Gate-Anschlüsse wird das Rückschlagphänomen und das Ladungsaufteilungsproblem vollständig gelöst, weil die parasitäre Kapazität symmetrisch auftritt.
- Fig. 6A ist ein Wellenformschaubild einer Simulation der Eingangs- und Ausgangsspannung der Ladungspumpschaltung gemäß dem Stand der Technik und Fig. 6B ist ein Wellenformschaubild einer Simulation der Eingangs- und Ausgangsspannungen der Ladungspumpschaltung gemäß der vorliegenden Erfindung.
- Mit Bezug auf Fig. 6A und Fig. 6B ist der Wechsel der Ausgangsspannung in der vorliegenden Erfindung stabiler, wenn das up-Signal und das down-Signal wechseln.
- In der vorliegenden Erfindung wird das Rückschlagphänomen selbst bei einem Wechsel des Eingangssignals in der Pumpeinrichtung (charge pump) verringert, so daß der Jitter ebenfalls reduziert ist. Des weiteren ist das Ladungsaufteilungsproblem nahezu vollständig gelöst.
- Obwohl die vorliegende Erfindung mit Bezug auf die bestimmten Ausführungsformen beschrieben wurde, ist es für den Fachmann ersichtlich, daß vielfältige Veränderungen und Modifikationen durchgeführt werden können, ohne den Geist und den Bereich der Erfindung, wie sie in den nachfolgenden Ansprüchen definiert sind, zu verlassen.
Claims (24)
1. Halbleitervorrichtung mit:
einer Eingangsvorrichtung zum Laden und Entladen eines Ausgangsanschlusses in Abhängigkeit von einem Schalten eines Eingangssignals; und
einer Blindeingangseinrichtung zum Schalten eines invertierten Signals der Eingangseinrichtung und Treiben eines Ausgangsanschlusses.
einer Eingangsvorrichtung zum Laden und Entladen eines Ausgangsanschlusses in Abhängigkeit von einem Schalten eines Eingangssignals; und
einer Blindeingangseinrichtung zum Schalten eines invertierten Signals der Eingangseinrichtung und Treiben eines Ausgangsanschlusses.
2. Vorrichtung nach Anspruch 1, wobei die
Blindeingangseinrichtung folgendes aufweist:
einen Ausgleichskondensator zum Ausgleichen der Größe einer parasitären Kapazität der Eingangseinrichtung;
eine schaltende Einrichtung zum inversen Schalten der Eingangseinrichtung durch Eingeben des invertierten Signals des Eingangssignals; und
eine Stromquelle.
einen Ausgleichskondensator zum Ausgleichen der Größe einer parasitären Kapazität der Eingangseinrichtung;
eine schaltende Einrichtung zum inversen Schalten der Eingangseinrichtung durch Eingeben des invertierten Signals des Eingangssignals; und
eine Stromquelle.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß sie einen Puffer zum Verringern einer
Spannungswechselrate des Ausgangsanschlusses aufweist, welcher mit dem
Ausgangsanschluß verbunden ist.
4. Ladungspumpschaltung, welche eine
Versorgungsspannung, Masse und einen Ausgangsanschluß aufweist, mit:
einer Ladeeinrichtung zum Speichern einer Ladung der Versorgungsspannung in Abhängigkeit von einem ersten Eingangssignal;
einer Entladeeinrichtung zum Entladen der Ladung des Ausgangsanschlusses gegen Masse in Abhängigkeit von einem Schalten eines zweiten Eingangssignals;
einer Blindladeeinrichtung zum inversen Schalten eines invertierten Signals des ersten Eingangssignals; und
einer Blindentladeeinrichtung zum inversen Schalten von einem invertierten Signal des zweiten Eingangssignals.
einer Ladeeinrichtung zum Speichern einer Ladung der Versorgungsspannung in Abhängigkeit von einem ersten Eingangssignal;
einer Entladeeinrichtung zum Entladen der Ladung des Ausgangsanschlusses gegen Masse in Abhängigkeit von einem Schalten eines zweiten Eingangssignals;
einer Blindladeeinrichtung zum inversen Schalten eines invertierten Signals des ersten Eingangssignals; und
einer Blindentladeeinrichtung zum inversen Schalten von einem invertierten Signal des zweiten Eingangssignals.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß sie einen Puffer zum Reduzieren einer
Spannungsänderungsrate des Ausgangsanschlusses aufweist, welcher mit dem
Ausgangsanschluß verbunden ist.
6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß Eingangssignale der Eingangseinrichtung und der
Blindeingangseinrichtung zur gleichen Zeit eingegeben werden.
7. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die Ladeeinrichtung folgendes aufweist:
eine erste Stromquelle zum Aufrechterhalten der Ladung in der Ladeeinrichtung bis auf einen gewissen Pegel durch Anlegen einer Standardspannung;
eine erste schaltende Einrichtung zum Schalten der ersten Stromquelle und des Ausgangsanschlusses durch Eingeben des ersten Eingangssignals; und
eine zweite schaltende Einrichtung zum Schalten eines negativen Ausgangsanschlusses und der ersten Stromquelle durch Eingeben des invertierten Signals des ersten Eingangssignals.
eine erste Stromquelle zum Aufrechterhalten der Ladung in der Ladeeinrichtung bis auf einen gewissen Pegel durch Anlegen einer Standardspannung;
eine erste schaltende Einrichtung zum Schalten der ersten Stromquelle und des Ausgangsanschlusses durch Eingeben des ersten Eingangssignals; und
eine zweite schaltende Einrichtung zum Schalten eines negativen Ausgangsanschlusses und der ersten Stromquelle durch Eingeben des invertierten Signals des ersten Eingangssignals.
8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die Entladeeinrichtung folgendes aufweist:
eine erste Stromquelle zum Entladen der Ladung bis zu einem gewissen Pegel gegen Masse durch Anlegen der Standardspannung;
eine erste schaltende Einrichtung zum Schalten der ersten Stromquelle und des Ausgangsanschlusses durch Eingeben des zweiten Eingangssignals; und
eine zweite schaltende Einrichtung zum Schalten eines negativen Ausgangsanschlusses und der ersten Stromquelle durch Eingeben des invertierten Signals des zweiten Eingangssignals.
eine erste Stromquelle zum Entladen der Ladung bis zu einem gewissen Pegel gegen Masse durch Anlegen der Standardspannung;
eine erste schaltende Einrichtung zum Schalten der ersten Stromquelle und des Ausgangsanschlusses durch Eingeben des zweiten Eingangssignals; und
eine zweite schaltende Einrichtung zum Schalten eines negativen Ausgangsanschlusses und der ersten Stromquelle durch Eingeben des invertierten Signals des zweiten Eingangssignals.
9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet,
daß sie einen Puffer zum Reduzieren einer
Spannungsänderungsrate des Ausgangsanschlusses aufweist, welcher mit dem
Ausgangsanschluß verbunden ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß der Puffer einen Operationsverstärker mit negativer
Rückkopplung aufweist, wobei ein positiver Eingangsanschluß des
Operationsverstärkers mit dem Ausgangsanschluß verbunden ist
und ein negativer Eingangsanschluß des Operationsverstärkers
mit dem negativen Ausgangsanschluß verbunden ist.
11. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet,
daß die Blindladeeinrichtung folgendes aufweist:
eine zweite Stromquelle zum Laden der konstanten Ladung bis zu einem gewissen Pegel durch Anlegen der Standardspannung;
eine dritte schaltende Einrichtung zum Schalten der zweiten Stromquelle und des Ausgangsanschlusses durch Eingeben des invertierten Signals des ersten Eingangssignals; und
eine vierte schaltende Einrichtung zum Schalten des negativen Ausgangsanschlusses und der zweiten Stromquelle.
eine zweite Stromquelle zum Laden der konstanten Ladung bis zu einem gewissen Pegel durch Anlegen der Standardspannung;
eine dritte schaltende Einrichtung zum Schalten der zweiten Stromquelle und des Ausgangsanschlusses durch Eingeben des invertierten Signals des ersten Eingangssignals; und
eine vierte schaltende Einrichtung zum Schalten des negativen Ausgangsanschlusses und der zweiten Stromquelle.
12. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß die Blindladeeinrichtung einen Ausgleichskondensator
aufweist, wobei dieser einen Knoten mit der
Versorgungsspannung und einen Knoten zwischen der zweiten Stromquelle und
der dritten schaltenden Einrichtung als weiteren Knoten
aufweist.
13. Vorrichtung nach Anspruch 12, dadurch
gekennzeichnet, daß der Ausgleichskondensator die Größe der Differenz
zwischen der parasitären Kapazität in der Ladeeinrichtung und
der parasitären Kapazität in der Blindladeeinrichtung
aufweist.
14. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß die Blindentladeeinrichtung folgendes aufweist:
eine zweite Stromquelle zum Entladen der konstanten Ladung durch Anlegen der Standardspannung;
eine dritte schaltende Einrichtung zum Schalten der zweiten Stromquelle und des Ausgangsanschlusses durch Eingeben des invertierten Signals des zweiten Eingangssignals; und
eine vierte schaltende Einrichtung zum Schalten des negativen Ausgangsanschlusses und der zweiten Stromquelle durch Eingeben des zweiten Eingangssignals.
eine zweite Stromquelle zum Entladen der konstanten Ladung durch Anlegen der Standardspannung;
eine dritte schaltende Einrichtung zum Schalten der zweiten Stromquelle und des Ausgangsanschlusses durch Eingeben des invertierten Signals des zweiten Eingangssignals; und
eine vierte schaltende Einrichtung zum Schalten des negativen Ausgangsanschlusses und der zweiten Stromquelle durch Eingeben des zweiten Eingangssignals.
15. Vorrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß die Blindentladeeinrichtung einen
Ausgleichskondensator aufweist, wobei dieser einen Knoten mit Masse und einen
Knoten zwischen der zweiten Stromquelle und der dritten
schaltenden Einrichtung als weiteren Knoten aufweist.
16. Vorrichtung nach Anspruch 15, dadurch
gekennzeichnet, daß der Ausgleichskondensator die Größe der Differenz
zwischen der parasitären Kapazität in der Entladeeinrichtung
und der parasitären Kapazität in der Blindentladeeinrichtung
aufweist.
17. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß durch die zweite Stromquelle ein geringerer Strom
fließt als durch die erste Stromquelle.
18. Vorrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß durch die zweite Stromquelle ein geringerer Strom
fließt als durch die erste Stromquelle.
19. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß die erste und zweite Stromquelle einen Transistor
aufweist, wobei ein gewisser Pegel der Standardspannung an
einem Gate-Anschluß angelegt wird.
20. Vorrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß die erste und zweite Stromquelle einen Transistor
aufweisen, wobei ein gewisser Pegel der Standardspannung an
einem Gate-Anschluß angelegt wird.
21. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß die erste, zweite, dritte und vierte schaltende
Einrichtung als Transistoren gebildet sind.
22. Vorrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß die erste, zweite, dritte und vierte schaltende
Einrichtung als Transistor gebildet sind.
23. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß die erste, zweite, dritte und vierte schaltende
Einrichtung als Transfergatter gebildet sind.
24. Vorrichtung nach Anspruch 14, dadurch
gekennzeichnet, daß die erste, zweite, dritte und vierte schaltende
Einrichtung als Transfergatter gebildet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0076880A KR100422578B1 (ko) | 2001-12-06 | 2001-12-06 | 지터 감소된 차지 펌프 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10219397A1 true DE10219397A1 (de) | 2003-06-26 |
Family
ID=19716702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10219397A Ceased DE10219397A1 (de) | 2001-12-06 | 2002-04-30 | Ladungspumpschaltung zur Jitter-Verringerung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6727735B2 (de) |
JP (1) | JP4295966B2 (de) |
KR (1) | KR100422578B1 (de) |
DE (1) | DE10219397A1 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2810009B1 (fr) * | 2000-06-09 | 2002-09-27 | Otico | Dispositif d'entrainement a chenille pour vehicule tout terrain |
US20020194518A1 (en) * | 2001-06-06 | 2002-12-19 | Chang Kun-Yung Ken | Apparatus and method for generating a skip signal |
US7012473B1 (en) | 2002-07-17 | 2006-03-14 | Athena Semiconductors, Inc. | Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on |
US20040090254A1 (en) * | 2002-11-13 | 2004-05-13 | Owens Ronnie Edward | Systems and methods for altering timing edges of an input signal |
US6903585B2 (en) * | 2003-06-27 | 2005-06-07 | Analog Devices, Inc. | Pulse width modulated common mode feedback loop and method for differential charge pump |
US7202699B1 (en) * | 2003-09-15 | 2007-04-10 | Cypress Semiconductor Corporation | Voltage tolerant input buffer |
JP4249042B2 (ja) * | 2004-01-22 | 2009-04-02 | 三菱電機株式会社 | 差動チャージポンプ用オフセットキャンセル装置 |
US7471127B2 (en) * | 2004-05-17 | 2008-12-30 | Broadcom Corporation | Linear charge pump for fractional synthesis using an auxiliary charge pump |
US7123085B2 (en) * | 2004-09-14 | 2006-10-17 | Texas Instruments Incorporated | Rail-to-rail charge pump with replica circuitry |
US7834707B2 (en) * | 2005-10-31 | 2010-11-16 | Broadcom Corporation | Linearized charge pump having an offset |
JP4539555B2 (ja) * | 2005-12-28 | 2010-09-08 | 三菱電機株式会社 | チャージポンプ回路 |
US7301380B2 (en) * | 2006-04-12 | 2007-11-27 | International Business Machines Corporation | Delay locked loop having charge pump gain independent of operating frequency |
KR100840695B1 (ko) | 2006-10-27 | 2008-06-24 | 삼성전자주식회사 | 차지 펌프 없는 위상 고정 루프 및 이를 포함하는 집적회로 |
US8115597B1 (en) * | 2007-03-07 | 2012-02-14 | Impinj, Inc. | RFID tags with synchronous power rectifier |
JP2009200703A (ja) * | 2008-02-20 | 2009-09-03 | Toshiba Corp | チャージポンプ回路およびpll回路 |
US7868669B2 (en) * | 2008-03-26 | 2011-01-11 | Infineon Technologies Ag | Self-regulated charge pump with loop filter |
US7804343B2 (en) * | 2008-03-26 | 2010-09-28 | Infineon Technologies Ag | Disturbance suppression capable charge pump |
TWI367626B (en) * | 2008-09-23 | 2012-07-01 | Univ Nat Taiwan | Capacitance switching electric pump device |
US8547081B2 (en) | 2009-07-27 | 2013-10-01 | Electronics And Telecommunications Research Institute | Reference voltage supply circuit including a glitch remover |
JP5218337B2 (ja) * | 2009-08-26 | 2013-06-26 | アイコム株式会社 | チャージポンプ回路及びそれを用いるpll回路 |
US9306450B2 (en) | 2011-08-25 | 2016-04-05 | King Abdullah University Of Science And Technology | High voltage charge pump |
CN104935163B (zh) * | 2015-06-03 | 2017-07-11 | 西安电子科技大学 | 一种低电荷泄露的四支路电荷泵 |
CN113557667B (zh) * | 2019-05-23 | 2024-06-04 | 华为技术有限公司 | 一种锁相环 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2917989A1 (de) * | 1979-05-04 | 1980-11-13 | Bosch Gmbh Robert | Elektronische koppelfeldeinrichtung |
JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
US5942929A (en) * | 1997-05-22 | 1999-08-24 | Qualcomm Incorporated | Active phase splitter |
KR19990031656A (ko) * | 1997-10-14 | 1999-05-06 | 구본준 | 차지펌프회로 |
US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
JP2000295098A (ja) * | 1999-04-06 | 2000-10-20 | Oki Electric Ind Co Ltd | フェーズロックループ回路 |
JP2001177400A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | チャージポンプ回路 |
US6278332B1 (en) * | 2000-02-15 | 2001-08-21 | Agere Systems Guardian Corp. | Charge pump for low-voltage, low-jitter phase locked loops |
US6362679B2 (en) * | 2000-02-23 | 2002-03-26 | Tripath Technology, Inc. | Power device driver circuit |
KR100374631B1 (ko) * | 2000-06-09 | 2003-03-04 | 삼성전자주식회사 | 전하펌프 회로 |
US6466070B1 (en) * | 2000-12-21 | 2002-10-15 | Xilinx, Inc. | Low voltage charge pump |
US6590432B1 (en) * | 2002-09-26 | 2003-07-08 | Pericom Semiconductor Corp. | Low-voltage differential driver with opened eye pattern |
-
2001
- 2001-12-06 KR KR10-2001-0076880A patent/KR100422578B1/ko active IP Right Grant
-
2002
- 2002-04-30 DE DE10219397A patent/DE10219397A1/de not_active Ceased
- 2002-07-16 US US10/196,402 patent/US6727735B2/en not_active Expired - Lifetime
- 2002-09-19 JP JP2002273149A patent/JP4295966B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030107419A1 (en) | 2003-06-12 |
KR20030046665A (ko) | 2003-06-18 |
JP4295966B2 (ja) | 2009-07-15 |
JP2003174361A (ja) | 2003-06-20 |
KR100422578B1 (ko) | 2004-03-16 |
US6727735B2 (en) | 2004-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10219397A1 (de) | Ladungspumpschaltung zur Jitter-Verringerung | |
DE19825986C2 (de) | Takterzeugungsschaltung mit hoher Auflösung der Verzögerungszeit zwischen externem und internem Taktsignal | |
DE60217739T2 (de) | Schneller spannungsgesteuerter Oszillator mit hoher Störunterdrückung der Stromversorgung und breitem Betriebsbereich | |
DE10128384B4 (de) | Ladungspumpenschaltung | |
DE60024393T2 (de) | PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung | |
DE60304193T2 (de) | Tiefpassfilter für einen pll, phasenregelkreis und integrierte halbleiterschaltung | |
DE60213691T2 (de) | Ladungspumpe kleiner Leistung mit kompensierter Ladungsinjektion | |
DE10242886B4 (de) | Interpolationsschaltung, DLL-Schaltung und integrierte Halbleiterschaltung | |
DE69633539T2 (de) | Taktverteilungsschaltung | |
DE60114965T2 (de) | Phasenregelschleife und Verzögerungsregelschleife | |
DE2541131C2 (de) | Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung | |
DE10312261B4 (de) | Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist | |
DE10214304A1 (de) | Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander | |
DE60012121T2 (de) | Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit | |
DE102014118977A1 (de) | Oszillatorvorrichtungen und Verfahren | |
DE102008009622A1 (de) | Spannungsgesteuerter Oszillator | |
DE19532910A1 (de) | Spannungsgesteuerter Oszillator und phasenstarre Schleife | |
DE102006033648B4 (de) | Phasenregelkreis und Selbstvorspannverfahren für einen Phasenregelkreis | |
DE102009031144B4 (de) | Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals | |
DE102010031562A1 (de) | Ladungspumpe mit geringer Ladungsinjektion und geringer Taktdurchführung | |
DE102004019652A1 (de) | Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung | |
DE102004033452B4 (de) | Oszillatorschaltung und Oszillatorsignalerzeugungsverfahren | |
EP1010236B1 (de) | Oszillatorschaltung mit einem schwingquarz | |
DE19529625C2 (de) | Spannungsgesteuerter Oszillator | |
DE112018005269B4 (de) | Differenzladungspumpe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final | ||
R003 | Refusal decision now final |
Effective date: 20141210 |