DE102008009622A1

DE102008009622A1 - Spannungsgesteuerter Oszillator

Info

Publication number: DE102008009622A1
Application number: DE102008009622A
Authority: DE
Inventors: Yasuhiro Takai
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2007-02-20
Filing date: 2008-02-18
Publication date: 2008-10-23
Also published as: US7719370B2; JP2008205779A; JP4871753B2; US20080197932A1; CN101252348A; TWI353716B; CN101252348B; TW200836472A

Abstract

Ein spannungsgesteuerter Oszillator, der ein spannungsgesteuerter Oszillator vom Differentialringoszillator-Typ ist, der durch kaskadenförmiges Schalten von Differentialverzögerungselementen, an die Differentialtaktsignale mit zueinander gegenläufiger Phase angelegt sind und durch Steuern des zu den Differentialverzögerungselementen fließenden Stroms durch eine Vorspannung, ein Maß der Verzögerung dieses Differentialtaktsignals steuert, mit einem Phasendetektionsteil, der ein Detektionssignal durch Vergleichen einer Ausgangsspannung des Differentialausgangs eines Differentialverzögerungselements und einer Referenzspannung, das auf eine einen anomalen Betrieb detektierende Spannung gesetzt ist, ausgibt, und einer Kreuzkopplungsschaltung, die an jedem der Differentialverzögerungselemente vorgesehen ist und wenn das Detektionssignal eingegeben wird, die Potentialdifferenz zwischen dem Paar Differentialausgangsanschlüsse verstärkt.

Description

HINTERGRUND DER ERFINDUNG
Erfindungsgebiet
Die vorliegende Erfindung betrifft einen spannungsgesteuerten Oszillator, der eine Oszillationsfrequenz mit einer Steuerspannung ändern kann.
Es wird die Priorität der japanischen Patentanmeldung Nr. 2007-39025 , eingereicht am 20. Februar 2007, beansprucht, deren Inhalt hier als Referenz enthalten ist.
Beschreibung des Standes der Technik
Ein spannungsgesteuerter Oszillator (VCO) ist im Allgemeinen als eine Schaltung zur Erzeugung digitaler Signalformen verwendet worden.
Insbesondere ist ein VCO mit der in der 9 gezeigten Struktur, bei dem Differentialverzögerungselemente wie in den 8A und 8B verwendet werden, in breitem Umfang als ein Phasenregelkreis (PLL) zur internen Takterzeugung in einer synchronen LSI (siehe beispielsweise William J. Dal-Iy und lohn W. Poulton, "Digital Systems Engineering Basic Edition", trans. Tadahiro Kuroda, Maruzen, 30. März 2003, S. 747) verwendet worden.
In dem vorstehend erwähnten Differentialverzögerungselement wird als Konstantstromquelle, die einen konstanten Strom I bereitstellt, ein N-Kanal-MOS-Transistor N100 verwendet, an dem ein Vorspannungssignal NBIAS eingegeben wird. Darüber hinaus besteht dieses Differentialverzögerungselement aus den P-Kanal-MOS-Transistoren P100 und P101, an die ein Vorspannungssignal PBIAS angelegt ist, und als Diode geschalteten P-Kanal-MOS-Transistoren P102 und P103, die jeweils parallel zu den MOS- Transistoren P100 und P101 geschaltet sind. Diese Parallelschaltung bildet einen Widerstand mit dem Widerstandswert R.
Der in der 9 gezeigte VCO arbeitet damit, dass die Lücke zwischen den Differentialknoten (dem Umkehrpunkt am Maximalwert und Minimalwert des oszillierenden Signals) die Amplitude RI ist (= VDD – Vlow, mit VDD gleich der Energieversorgungsspannung, die die maximale Spannung in der ausgegebenen Signalform ist, und Vlow gleich der Minimalspannung in der ausgegebenen Signalform).
Durch Einstellen der vorstehend genannten Vorspannungssignale NBIAS und PBIAS und hauptsächlich im Steuern des Stromwerts I wird die Ausbreitungsperiode (nämlich die Verzögerungszeit) des Differentialverzögerungselements geändert und somit wird die Oszillationsfrequenz des VCO geändert.
Die Signale CT1 bis CT8 und CB1 bis CB8, die von jedem der Differentialverzögerungselemente 101 bis 108 ausgegeben werden, breiten sich wie in der in der 10 gezeigten Signalform aus, wobei sie ihrerseits durch die Differentialverzögerungselemente der nächsten Stufe verzögert werden. Dadurch ist es möglich, ein Mehrphasentaktsignal zu erzeugen, bei dem das Signal CT4 eine Phasendifferenz von 90 Grad hat, das Signal CB8 eine Phasendifferenz von 180 Grad hat und das Signal CB4 eine Phasendifferenz von 280 Grad hat, jeweils mit Bezug auf das Signal CT8 in einem gesperrten Zustand, in dem die Frequenz stabilisiert ist.
Darüber hinaus ist die Phasendifferenz der Ausgänge zwischen benachbarten Differentialverzögerungselementen gleich 22,5 Grad (360 Grad/16). Durch Interpolation dieser Phasendifferenz ist es möglich, auf einfache Weise einen Mehrphasentakt zu erzeugen, der mit einem Signal synchronisiert ist, das sich vom Referenztakt des PLL unterscheidet.
Dieser VCO kann jedoch in einen falschen Oszillationszustand fallen, bei dem sich die Phasenunterschiede zwischen den Differentialverzögerungselementen aus dem im Folgenden angegebenen Grund gegenüber den Entwurfswerten verschieben.
Das heißt, da jedes der Differentialverzögerungselemente (101 bis 108 der 9), die in den 8A und 8B gezeigt sind, zu einem anderen benachbarten Differentialverzögerungselement eine kleine Phasendifferenz hat, erfolgt keine andere Rückkopplung auf die Spannung der Ausgangsanschlüsse OUTP und OUTM als eine schwache Rückkopplung.
Wie in der 11 gezeigt, existiert aus diesem Grund in den in Reihe geschalteten Differentialverzögerungselementen (101 bis 108), die den VCO bilden, ein metastabiler Zustand, in welchem die Signalformen von CTi, CBi, die alle geradzahlig nummeriert sind (i = 2, 4, 6, 8) alle phasengleich sind, während die Signalformen der ungeradzahligen CTj, CBj (j = 1, 3, 5, 7) in der Gegenphase zu den Signalformen der geradzahligen CTi, CBi sind (erstes Problem).
Dieses Phänomen tritt leicht im Fall des Absenkens des Vorspannungssignals zur Durchführung der Steuerung, welche die Betriebsfrequenz des VCO steuert, auf und lässt den Verstärkungsfaktor der Differentialverzögerungselemente fallen. In diesem falschen Oszillationszustand kann der VCO den intendierten Mehrphasentakt nicht als einen gewünschten Wert erzeugen und ausgeben. Das heißt, die Phasen benachbarter Differentialverzögerungselemente verschieben sich jeweils um 180 Grad, was zu dem Zustand führt, dass die normale Phasendifferenz von 22,5 Grad zwischen benachbarten Differentialverzögerungselementen nicht erfüllt ist.
Darüber hinaus kann der VCO wie in der 12 gezeigt, in einen metastabilen Oszillationszustand eintreten. Dieser falsche Oszillationszustand ist ein stabiler Zustand, bei dem CTi (i ist eine gerade Zahl) und CBi alle auf den "L"-Pegel, den Niedrigspannungspegel Vlow gelangen, und CTj (j ist eine ungerade Zahl) und CBj alle auf den "H"-Pegel, den Hochspannungspegel VDD, gelangen (zweites Problem).
Auch in diesem Fall ist es nicht möglich, wie im Fall der 11 den intendierten Mehrphasentakt zu erzeugen und es ist nicht möglich, aus dem metastabilen Zustand leicht zu entkommen und somit ist die Rückkehr in den normalen Oszillationszustand schwierig.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung wurde angesichts der vorstehenden Umstände erzielt und hat als Aufgabe einen VCO zu schaffen, der in der Lage ist, zu detektieren, wenn der Betrieb in einen falschen Oszillationszustand oder metastabilen Zustand eintritt und der aus dem falschen Oszillationszustand oder metastabilen Zustand in einen normalen Oszillationszustand herauskommen kann.
Der spannungsgesteuerte Oszillator gemäß der vorliegenden Erfindung ist ein spannungsgesteuerter Oszillator der Differentialring-Oszillatorbauart mit:
einer Anzahl von Differentialverzögerungselementen, die jeweils ein Paar Differentialeingangsanschlüsse, ein Paar Differentialausgangsanschlüsse und einen Vorspannungseingangsanschluss haben, wobei Taktsignale mit zueinander umgekehrter Phase an dem Paar Differentialeingangsanschlüsse angelegt werden; einem Phasendetektorteil, der mit dem Differentialausgangsanschiuss eines Differentialverzögerungselements zum Detektieren unter der Anzahl von Differentialverzögerungselementen verbunden ist, der eine anomale Oszillation detektiert, indem er eine Ausgangsspannung des Differentialausgangsanschlusses und eine Referenzspannung, die auf eine Spannung gesetzt ist, welche einen anomalen Betrieb detektiert, vergleicht und ein Detektionssignal ausgibt; einer Querkopplungsschaltung, die an jedem der Differentialverzögerungselemente vorgesehen ist und mit dem Phasendetektorteil verbunden ist und wenn das Detektionssignal eingegeben wird, die Potentialdifferenz zwischen dem Paar Differentialausgangsanschlüssen verstärkt; wobei durch Kaskadenschaltung der Anzahl von Differentialverzögerungselementen an den Differentialeingangsanschlüssen und den Differentialausgangsanschlüssen und Steuern der Strommenge, die zu den Differentialverzögerungselementen fließt, durch eine Vorspannung, die dem Vorspannungseingangsanschluss aufgeprägt wird, der spannungsgesteuerte Oszillator das Verzögerungsmaß des Taktsignals steuert.
Gemäß der vorliegenden Erfindung wird in dem Fall, dass ein metastabiler Zustand auftritt, bei dem das Paar der Differentialausgänge CTi, CBi (i ist eine gerade Zahl) alle die gleiche Phase haben und das Paar Differentialaus gänge CTj, CBj (j ist eine ungerade Zahl) alle die Gegenphase zu den Differentialausgängen CTi, CBi haben, so dass ein normaler Mehrphasentakt nicht erzeugt werden kann, die Querkopplungsschaltung durch das Detektionssignal getrieben, eine geringfügige Spannungsdifferenz zwischen dem Paar Differentialausgängen wird positiv zurückgeleitet und das Paar Differentialausgänge tritt in einen unstabilen Zustand ein. Da eine Rückkehr in einen normalen Oszillationsmodus ermöglicht ist, ist es dadurch möglich, einen stabilen spannungsgesteuerten Oszillator mit einer weiten Betriebsfrequenzbandbreite zu schaffen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A ist ein Schaltbild eines VCO gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
1B ist ein Schaltbild des Phasendetektionsteils gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
2A ist ein Schaltbild der Schaltungskonfiguration des in der 1A gezeigten Differentialverzögerungselements.
2B ist ein Schaltbild des in der 1A gezeigten Differentialverzögerungselements.
3 ist ein Schaltbild der Schaltungskonfiguration des in der 1B gezeigten Phasendetektionsteils.
4 ist ein Signalablaufplan, der die Funktionsweise des in der 1A gezeigten VCO zeigt.
5A ist ein Schaltbild des VCO gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
5B ist ein Schaltbild des VCO gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
6 ist ein Schaltbild der Schaltungskonfiguration des in der 5A gezeigten Phasendetektionsteils.
7 ist ein Signalablaufplan, der die Funktionsweise des in der 5A gezeigten VCO zeigt.
8A ist ein Schaltbild der Schaltungskonfiguration eines herkömmlichen Differentialverzögerungselements.
8B ist ein Schaltbild eines herkömmlichen Differentialverzögerungselements.
9 ist ein Schaltbild der Schaltungskonfiguration des VCO, der unter Verwendung des in der 8B gezeigten Differentialverzögerungselements gebildet ist.
10 ist ein Signalablaufplan, der die Funktionsweise des normalen Oszillationszustands des VCO zeigt.
11 ist ein Signalablaufplan, der die Funktionsweise des falschen Oszillationszustands in einem herkömmlichen VCO zeigt (erstes Problem).
12 ist ein Signalablaufplan, der die Funktionsweise des metastabilen Zustands in einem herkömmlichen VCO zeigt (zweites Problem).
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Erste Ausführungsform
Im Folgenden wird ein spannungsgesteuerter Oszillator (VCO) vom Differentialringoszillator-Typ gemäß der ersten Ausführungsform der vorliegenden Erfindung anhand der Zeichnungen beschrieben. 1A ist ein Blockschaltbild, das Konfigurationsbeispiele eines Differentialringoszillators zeigt, in welchem Differentialverzögerungselemente 1, 2, 3, 4, 5, 6, 7, 8 gemäß der ersten Ausführungsform als Kaskade geschaltet sind. Von der vorhergehenden Stufe werden an jedes der Differentialverzögerungselemente 1 bis 8 zueinander umgekehrte Taktsignale als Differentialsignale eingegeben. Jedes der Differentialverzögerungselemente 1 bis 8 verzögert dieses Taktsignal um ein vorbestimmtes Verzögerungsmaß, gibt ein Differentialsignal an die folgende Stufe aus und gibt ein Mehrphasentaktsignal aus, das dem Maß der Verzögerung entspricht.
In dieser Zeichnung werden an jedes Differentialverzögerungselement die Vorspannungen PBIAS und NBIAS angelegt. Ein erster Differentialausgangsanschluss des Differentialverzögerungselements n ist mit CTOn bezeichnet, ein zweiter Differentialausgangsanschluss mit CBOn bezeichnet, während ein erster Differentialeingangsanschluss mit CTIn und ein zweiter Differentialeingangsanschluss mit CBIn bezeichnet ist. In den Differentialverzögerungselementen 1 bis 8 ist der Differentialausgangsanschluss CTOi (i ist eine gerade Zahl, bei der vorliegenden Ausführungsform 2, 4, 6) mit dem Differentialeingangsanschluss CTIj (j ist eine ungerade Zahl bei der vorliegenden Ausführungsform 1, 3, 5, 7) der folgenden Stufe verbunden und der Differentialausgangsanschluss CBOi ist mit dem Differentialeingangsanschluss CBIj verbunden. Durch Einstellen der vorstehenden Vorspannungen PBIAS und NBIAS wird der zu einem Differentialverzögerungselement fließende Strom so gesteuert, dass er das Verzögerungsmaß entsprechend der Betriebsfrequenz wird.
Der Differentialausgangsanschluss CTO8 des Differentialverzögerungselements 8, das die letzte Stufe in der Kaskadenschaltung des Ringoszillators ist, ist mit dem Differentialeingangsanschluss CBI0 der Anfangsstufe verbunden und der Differentialausgangsanschluss CBO8 ist mit dem Differentialeingangsanschluss CTI0 der Anfangsstufe verbunden. Somit werden die Differentialsignale CT1, CT2, CT3, CT4, CT5, CT6, CT7 und CT8 an den Differentialausgangsanschlüssen CTO1, CTO2, CTO3, CTO4, CTO5, CTO6, CTO7 bzw. CTO8 ausgegeben.
Darüber hinaus werden Differentialsignale CB1, CB2, CB3, CB4, CB5, CB6, CB7 und CB8 an den Differentialausgangsanschlüssen CBO1, CBO2, CBO3, CBO4, CBO5, CBO6, CBO7 bzw. CBO8 ausgegeben.
In den vorstehend genannten Differentialverzögerungselementen 1 bis 8 ändert sich das Maß der Verzögerung in Abhängigkeit von der Steuerspan nung. Die Differentialverzögerungselemente 1 bis 8 der acht Stufen sind kaskadenförmig geschaltet und so geschaltet, dass die Phase des Differentialausgangs CTO8 (und CBO8) des Differentialverzögerungselements 8, das die Endstufe ist, und die Phase des Differentialeingangs CBI1 (CTI1) des Differentialverzögerungselements 1, welches die Anfangsstufe ist, übereinstimmen. Aus diesem Grund wird der Mehrphasentakt, der von den Differentialverzögerungselementen 1 bis 8 ausgegeben wird, durch die Takte desselben Zyklus verzögert durch jedes Differentialverzögerungselement und wiederum übertragen, gebildet, was zu einem Mehrphasentakt mit acht Teilphasen, die jeweils um 1/8 Phase verschoben sind, führt.
Mit Bezug auf 1B werden die Differentialsignale CT8, CB8 an den Differentialeingängen CTI1 und CBI1 des Differentialverzögerungselements 1 eingegeben und der Phasendetektionsteil 10 detektiert, ob die Phasen der beiden übereinstimmen oder nicht. Für den Fall, dass die Übereinstimmung detektiert wird, gibt er ein Detektionssignal ALB aus.
Als Nächstes soll mit Bezug auf die 2A der Aufbau der in der 1A gezeigten Differentialverzögerungselemente 1 bis 8 im Einzelnen beschrieben werden. 2A ist eine konzeptionelle Zeichnung, die die Schaltungskonfiguration des Differentialverzögerungselements in der 1A zeigt und die 2B ist eine konzeptionelle Zeichnung, die die Symbole des Differentialverzögerungselements in der 1A zeigt. Obwohl in der folgenden Beschreibung das Differentialverzögerungselement 1 als repräsentativ erläutert wird, haben die anderen Differentialverzögerungselemente 2 bis 8 die gleiche Konfiguration.
In der 2A ist das Differentialverzögerungselement 1 aus den N-Kanal-MOS-Transistoren N1, N2, N3, den P-Kanal-MOS-Transistoren P1, P2, P3, P4 und einer Kreuzkopplungsschaltung 20 aufgebaut.
Der MOS-Transistor P1 ist ein Dioden-geschalteter Transistor, bei dem das Gate mit dem Drain verbunden ist und parallel zu dem MOS-Transistor P2 geschaltet ist, wobei die Source mit der Energieversorgungsleitung (VDD) verbunden ist und der Drain mit dem Differentialausgang CTO1 (i oder j) verbunden ist.
Im MOS-Transistor P2 wird die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Differentialausgang CTO1 verbunden.
Die Last des MOS-Transistors N1, der ein Differentialtransistor ist, wird durch den vorstehend genannten MOS-Transistor P1 und dem MOS-Transistor P2 gebildet.
Der MOS-Transistor P4 hat die gleiche Transistorgröße wie der MOS-Transistor P1 und ist ein als Diode geschalteter Transistor, bei dem das Gate mit dem Drain verbunden ist. Der MOS-Transistor P4 ist parallel zum MOS-Transistor P3 geschaltet, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Differentialausgang CBO1 verbunden ist.
In dem MOS-Transistor P3, der dieselbe Transistorgröße wie der MOS-Transistor P2 hat, ist die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Differentialausgang CBO1 verbunden.
Die Last des MOS-Transistors N2, der ein Differentialtransistor ist, wird durch den vorstehend genannten MOS-Transistor P3 und MOS-Transistor P4 gebildet.
Wie beim MOS-Transistor N1 ist der Drain mit dem Differentialausgang CTO1 verbunden und das Gate ist mit dem Differentialeingang CBI1 verbunden.
In dem MOS-Transistor N2, der die gleiche Transistorgröße wie der MOS-Transistor N1 hat, ist der Drain mit dem Differentialausgang CBO1 verbunden und das Gate ist mit dem Differentialeingang CTI1 verbunden.
In dem MOS-Transistor N3 ist die Source an Masse angeschlossen, die Vorspannung NBIAS ist dem Gate aufgeprägt und der Drain ist mit der Source des MOS-Transistors N1 und N2 verbunden.
Die Kreuzkopplungsschaltung 20 ist aus den P-Kanal-MOS-Transistoren P5, P6, P7 und P8 gebildet.
In dem MOS-Transistor P5 ist die Source mit der Energieversorgungsleitung verbunden und das Gate ist mit dem Differentialausgang CBO1 verbunden, der ein Ausgang des Paars Differentialausgänge des Differentialverzögerungselements 1 ist.
In dem MOS-Transistor P6 ist die Source mit dem Drain des MOS-Transistors P5 verbunden, das Detektionssignal ALB wird dem Gate aufgeprägt und der Drain ist mit dem Differentialausgang CTO1 verbunden, der der andere Ausgang des Paars Differentialausgänge des Differentialverzögerungselements 1 ist.
In dem MOS-Transistor P7, der die gleiche Transistorgröße wie der MOS-Transistor P5 hat, ist die Source mit der Energieversorgungsleitung verbunden und das Gate ist mit dem Differentialausgang CTO1 verbunden, der der andere Ausgang des Paars Differentialausgänge des Differentialverzögerungselements 1 ist.
In dem MOS-Transistor P8, der die gleiche Transistorgröße wie der MOS-Transistor P6 hat, ist die Source mit dem Drain des MOS-Transistors P7 verbunden, das Detektionssignal ALB ist dem Gate aufgeprägt und der Drain ist mit dem Differentialausgang CBO1 verbunden, der einer der Ausgänge des Paars Differentialausgänge des Differentialverzögerungselements 1 ist.
Als Nächstes soll der Aufbau eines Phasendetektionsteils 10 anhand der 3 erläutert werden, der eine charakteristische Konfiguration der vorliegenden Erfindung ist. 3 ist eine konzeptionelle Zeichnung, die ein detailliertes Konfigurationsbeispiel des Phasendetektionsteils 10 in 1B zeigt.
Der Phasendetektionsteil 10 hat die Funktion, die Phasendifferenz der Differentialsignale des Differentialausgangspaars des Differentialverzögerungselements, die im Voraus gesetzt worden ist, als Gegenstand der Detektierung zu detektieren und hat eine Detektionsschaltung 21 (Differentialele ment), eine Referenzspannungserzeugungsschaltung 22, eine Vlow-Erzeugungsschaltung 23, einen Komparator 24 und eine Zeitgeberschaltung 25.
Die Detektionsschaltung 21 erzeugt eine Spannung durch die Phasendifferenz der Differentialsignale eines Paars von Differentialausgangsanschlüssen und gibt das Detektionsergebnis als eine Differentialspannung an einen nicht umgekehrten Eingangsanschluss des vorstehend genannten Komparators 24 aus.
Die Referenzspannungserzeugungsschaltung 22 erzeugt eine Schwellenspannung zum Vergleichen mit der vorstehend genannten Differentialspannung, d. h. eine Referenzspannung, die auf eine Spannung gesetzt ist, welche einen anomalen Betrieb detektiert, und gibt diese an einen inversen Eingangsanschluss des Komparators 24 aus.
Die Vlow-Erzeugungsschaltung 23 erzeugt eine Minimalspannung Vlow in der Amplitude eines Differentialsignals, das für die Erzeugung der Schwellenspannung durch die Referenzspannungserzeugungsschaltung 22 verwendet wird.
Der Komparator 24 vergleicht die an dem nicht-inversen Eingangsanschluss eingegebene Differentialspannung mit der an dem inversen Eingangsanschluss eingegebenen Schwellenspannung und detektiert die Phasendifferenz der Differentialsignale in einem Differentialausgangspaar. Wenn in dieser Ausführungsform die Differentialspannung die Schwellenspannung übersteigt, wird das Eintreten in den falschen Oszillationsstatus gemäß dem "Problem 1" bestimmt.
Im Folgenden wird der Aufbau jeder Schaltung des Phasendetektionsteils 10 im Einzelnen erläutert.
Die Detektionsschaltung 21 besteht aus den N-Kanal-MOS-Transistoren N11, N12 und N13 und den P-Kanal-MOS-Transistoren P11, P12, P13, P14 und hat den gleichen Aufbau wie das Differentialverzögerungselement gemäß 2A (einschließlich der Transistorgröße der Transistoren, die durch die entsprechende Schaltungskonfiguration an denselben Positionen angeordnet sind). Die unterschiedlichen Punkte sind, dass keine Kreuzkopp lungsschaltung 20 vorhanden ist und die Differentialausgänge durch den Verbindungspunkt NDET kurzgeschlossen sind.
Der MOS-Transistor P11 ist ein Dioden-geschalteter Transistor, bei dem das Gate mit dem Drain verbunden ist und parallel zu dem MOS-Transistor P12 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET verbunden ist.
In dem MOS-Transistor P12 wird die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET verbunden.
Die Last des MOS-Transistors N11, der ein Differentialtransistor ist, ist durch den vorstehend angegebenen MOS-Transistor p11 und den MOS-Transistor P12 gebildet.
Der MOS-Transistor P14 ist ein Dioden-geschalteter Transistor, bei dem das Gate mit dem Drain verbunden ist und parallel zum MOS-Transistor P13 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET verbunden ist.
In dem MOS-Transistor P13 ist die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET verbunden.
Die Last des MOS-Transistors N12, der ein Differentialtransistor ist, ist durch diese MOS-Transistoren P13 und P14 gebildet.
In dem MOS-Transistor N11 ist der Drain mit dem Verbindungspunkt NDET verbunden und das Gate ist mit dem Differentialeingang CBI0 verbunden.
In dem MOS-Transistor N12 ist der Drain mit dem Verbindungspunkt NDET verbunden und das Gate ist mit dem Differentialeingang CTI0 verbunden.
In dem MOS-Transistor N13 ist die Source an Masse angelegt, die Vorspannung NBIAS ist dem Gate aufgeprägt und der Drain ist mit der Source der MOS-Transistoren N11 und N12 verbunden.
Infolge der Tatsache, dass die vorliegende Ausführungsform den Aufbau hat, dass das Differentialsignal CB8 am Differentialeingang CBI0 eingegeben wird oder das Differentialsignal CT8 am Differentialeingang CTI0 eingegeben wird, unterscheidet sich bei dem vorstehenden Aufbau die Differentialspannung im falschen Oszillationsmodus und im normalen Oszillationsmodus.
Das heißt, während des falschen Oszillationsmodus steigt die Spannung des Verbindungspunkt NDET, das heißt die Differentialspannung, wenn die Phasen des Differentialsignals CB8 und des Differentialsignals CT8 sich einem ähnlichen Zustand nähern. Im Gegensatz dazu wird während des Normalbetriebs, wenn die Phasen des Differentialsignals CB8 und des Differentialsignals CT8 sich einer Phasenverschiebung von 180 Grad annähern, die Differentialspannung niedrig. Wenn hierbei der VCO gemäß 1A in den falschen Oszillationszustand eintritt, oszillieren die Differentialsignale CT8 und CB8 phasengleich und so wird die Differentialspannung in der Detektionsschaltung 21 mit der gleichen Amplitude wie die Differentialsignale CT1 und CB1 oszillieren, die von dem Differentialausgangspaar des Differentialverzögerungselements 1 ausgegeben worden sind.
Die Referenzspannungserzeugungsschaltung 22 besteht aus den N-Kanal-MOS-Transistoren N21, N22, N23 und den P-Kanal-MOS-Transistoren P21, P22, P23, P24 und hat den gleichen Aufbau wie das Differentialverzögerungselement der 2A (einschließlich der Transistorgröße der Transistoren, die bei der entsprechenden Schaltungskonfiguration an denselben Positionen angeordnet sind). Die unterschiedlichen Punkte sind, dass es keine Kreuzkupplungsschaltung 20 gibt und die Differentialausgänge durch den Verbindungspunkt NREF kurzgeschlossen sind.
Der MOS-Transistor P21 ist ein Dioden-geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und parallel zum MOS-Transistor P22 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NREF verbunden ist.
In dem MOS-Transistor P12 ist die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NREF verbunden.
Die Last des MOS-Transistors N21, der ein Differentialtransistor ist, ist durch die vorstehend genannten MOS-Transistoren P21 und P22 gebildet.
Der MOS-Transistor P24 ist ein als Diode geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und parallel zum MOS-Transistor P23 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NREF verbunden ist.
In dem MOS-Transistor P23 ist die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Stromversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NREF verbunden.
Die Last des MOS-Transistors N22, der ein Differentialtransistor ist, ist durch die vorstehend genannten MOS-Transistoren P23 und P24 gebildet.
In dem MOS-Transistor N21 ist der Drain mit dem Verbindungspunkt NREF verbunden und dem Gate ist die Energieversorgungsspannung VDD aufgeprägt.
In dem MOS-Transistor N22 ist der Drain mit dem Verbindungspunkt NREF verbunden und die Minimalspannung Vlow, die von der Vlow-Erzeugungsschaltung 23 ausgegeben worden ist, ist dem Gate aufgeprägt (das mit dem Verbindungspunkt N0 verbunden ist.
In dem MOS-Transistor N23 ist die Source an Masse gelegt, die Vorspannung NBIAS ist dem Gate aufgeprägt und der Drain ist mit der Source der MOS-Transistoren N21 und N22 verbunden.
Gemäß diesem Aufbau ist in der Referenzspannungserzeugungsschaltung 22 der Wert der Last der gleiche wie in der Detektionsschaltung 21. Da jedoch Vlow dem Gate des MOS-Transistors N22 aufgeprägt wird, ist der Strom, welcher zum MOS-Transistor N23 fließt, auf 1/2 desjenigen des MOS-Transistors N13 verkleinert. Wenn hierbei der Strom, welcher zur Referenzspannungserzeugungsschaltung 22 fließt, nicht verkleinert ist, würde die Spannung des Verbindungspunkts NREF eine mittlere Spannung "VDD – (VDD – Vlow)/2" erlangen, was zwischen VDD und Vlow ist. Da bei der vorliegenden Ausführungsform der Strom, welcher zum MOS-Transistor N23 fließt, auf 1/2 desjenigen des MOS-Transistors N13 verkleinert ist, wird die Spannung des Verbindungspunkts NREF, das heißt die Schwellenspannung "VDD – (VDD – Vlow)/4". Während der normalen Oszillation wird daher die Spannung "VDD – (VDD – Vlow)/4" als Spielraum bezogen auf die Differentialspannung "VDD – (VDD – Vlow)/2", die von der Detektionsschaltung 21 ausgegeben wird, beaufschlagt. Um jedoch einen Spielraum zu haben, der keine Fehlfunktion verursacht, kann eine andere Spannung als diese "VDD – (VDD – Vlow)/4" als Schwellenspannung dienen. Das heißt, der vorstehend genannte Spielraum kann so eingestellt sein, dass er das Maßstabsverhältnis (Stromverhältnis) durch die Phasendifferenz, die zwischen den Differentialsignalen in dem Differentialausgangspaar zulässig ist, auf einen optimalen Wert bringt.
Die Vlow-Erzeugungsschaltung 23 besteht aus den N-Kanal-MOS-Transistoren N31 und N33 und den P-Kanal-MOS-Transistoren P31 und P32 und hat denselben Aufbau wie die Kombination aus den Lasten und Differentialtransistoren auf der einen Seite des Differentialverzögerungselements der 2A (einschließlich der Transistorgröße der Transistoren, die durch die entsprechende Schaltungskonfiguration an denselben Positionen angeordnet sind).
Der MOS-Transistor P32 ist ein als Diode geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und parallel mit dem MOS-Transistor P31 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt N0 verbunden ist.
In dem MOS-Transistor P31 ist die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt N0 verbunden.
Die Last des MOS-Transistors N31, der ein Differentialtransistor ist, ist durch die vorstehend genannten MOS-Transistoren P31 und P32 gebildet.
In dem MOS-Transistor N31 ist der Drain mit dem Verbindungspunkt N0 verbunden und die Energieversorgungsspannung VDD ist dem Gate aufgeprägt.
In dem MOS-Transistor N33 ist die Source an Masse gelegt, die Vorspannung NBIAS ist dem Gate aufgeprägt und der Drain ist mit der Source des MOS-Transistors N31 verbunden.
In Übereinstimmung mit diesem Aufbau ist die Last 1/2. Da VDD dem Gate des MOS-Transistors N31 aufgeprägt wird, ähnlich wie im Fall der Maximalspannung in der Amplitude des Differentialsignals, das heißt VDD eingegeben wird, gibt die Vlow-Erzeugungsschaltung 23 die Minimalspannung Vlow (Maximalspannung) an den Kontaktpunkt N0 aus.
Wenn an dem Eingangsanschluss eine Anstiegsflanke, die vom "L"-Pegel auf den "H"-Pegel schiebt, eingegeben wird, verschiebt die Zeitgeberschaltung 25 die Spannung des Ausgangsanschlusses vom "H"-Pegel auf den "L"-Pegel. Wenn eine Abstiegsflanke, die vom "H"-Pegel auf den "L"-Pegel schiebt, am Eingangsanschluss eingegeben wird, hält die Zeitgeberschaltung 25 die Spannung des Ausgangsanschlusses für eine gesetzte Zeit T, die im Voraus gesetzt worden ist, auf dem "L"-Pegelzustand, mit dieser Flanke als Trigger. Wenn eine neue Anstiegsflanke während der vorstehend genannten gesetzten Zeit eingegeben wird, wird der Zählwert zu diesem Zeitpunkt zurückgesetzt und es wird ein neuer Zählvorgang erneut gestartet.
Das heißt, wenn an dem Eingangsanschluss eine Anstiegsflanke eingegeben wird, ändert die Zeitgeberschaltung 25 die Spannung des Ausgangsanschlusses vom "H"-Pegel auf den "L"-Pegel und wenn danach eine Abstiegsflanke am Eingangsanschluss eingegeben wird, startet diese den Zeitzählvorgang und wenn die gezählte Zeit die gesetzte Zeit wird, wird bewirkt, dass die Spannung des Ausgangsanschlusses von dem "L"-Pegel auf den "H"-Pegel umschaltet.
Als Nächstes soll unter Bezugnahme auf die 3 und 4 die Funktionsweise des VCO gemäß der ersten Ausführungsform beschrieben werden. 4 ist ein Signalablaufplan, der das Funktionsbeispiel des VCO gemäß der ersten Ausführungsform zeigt.
In der folgenden Beschreibung wird angenommen, dass der VCO gemäß der vorliegenden Ausführungsform zum Zeitpunkt t0 in einen falschen Oszillationszustand eingetreten ist. Aus diesem Grund oszilliert der VCO mit einer Frequenz im falschen Oszillationszustand.
Zum Zeitpunkt t1 detektiert der Komparator 24, dass die Spitze (maximale Spannung der Amplitude) der Differentialspannung im ersten Zyklus, in welchem der falsche Oszillationszustand eingetreten ist, die Schwellenspannung überschritten hat und gibt den "H"-Pegelimpuls an die Zeitgeberschaltung 25.
Dabei bewirkt die Zeitgeberschaltung 25, dass das Detektionssignal ALB vom "H"-Pegel synchron mit der Anstiegsflanke in den "L"-Pegel verschoben wird.
Infolgedessen, dass das Detektionssignal ALB den "L"-Pegel erlangt und die MOS-Transistoren P6 und P8 in den EIN-Zustand gebracht sind, wird die Kreuzkupplungsschaltung 20 aktiviert. Dadurch wird an die beiden Differentialausgangsanschlüsse CTO (1 bis 8) und CBO (1 bis 8) jedes Differentialverzögerungselements eine positive Rückkopplung angelegt.
Als Ergebnis treten die Differentialsignale CT (1 bis 8) und die Differentialsignale CB (1 bis 8), die an den Differentialausgangsanschlüssen CTO (1 bis 8) und den Differentialausgangsanschlüssen CBO (1 bis 8) auf VDD stabil gewesen sind, in einen unstabilen Zustand ein und erfahren graduell eine Änderung von der Phasengleichheit des metastabilen Zustands in einen Zustand, in dem eine Phasendifferenz besteht.
Dann startet zum Zeitpunkt t2 die Zeitgeberschaltung 25 das Zählen der Zeit durch Eingeben der Abstiegsflanke.
Zum Zeitpunkt t3 oszilliert der VCO, ohne dass er vollständig aus dem metastabilen Zustand entkommen ist, mit dem Differentialausgangsanschluss CTO1 (und 2 bis 8) und dem Differentialausgangsanschluss CBO1 (und 2 bis 8) phasengleich.
Aus diesem Grund detektiert der Komparator 24, dass die Spitze der Differentialsignale des nächsten Zyklus die Schwellenspannung überschritten hat und gibt den "H"-Pegelimpuls an die Zeitgeberschaltung 25.
Die Zeitgeberschaltung 25 setzt die gezählte Zeit durch die Anstiegsflanke des neuen "H"-Pegelimpulses zurück und startet einen neuen Zählvorgang und so wird das Ausgeben des Detektionssignals ALB im "L"-Pegelzustand fortgesetzt.
Zum Zeitpunkt t4 treten am Differentialausgangsanschluss CTO und dem Differentialausgangsanschluss CBO das Differentialsignal CT und das Differentialsignal CB mit gleicher Phase in einen unstabilen Zustand ein und es erfolgt eine graduelle Änderung von der Phasengleichheit im metastabilen Zustand in einen Zustand mit einer Phasendifferenz. Daher beginnt im falschen Oszillationszustand das Entstehen einer Änderung der Oszillationsfrequenz.
Ähnlich wie zum Zeitpunkt t4 oszilliert jedoch der VCO, ohne dass er den metastabilen Zustand vollständig verlassen hat, phasengleich mit dem Differentialausgangsanschluss CTO und dem Differentialausgangsanschluss CBO in jedem Differentialverzögerungselement.
Aus diesem Grund detektiert der Komparator 24, dass die Spitze der Differentialsignale des nächsten Zyklus die Schwellenspannung überschritten hat und gibt an die Zeitgeberschaltung 25 den "H"-Pegelimpuls aus.
Zum Zeitpunkt t5 schaltet der VCO von der Phasengleichheit des metastabilen Zustands in den Zustand, in dem weitestgehend eine Phasendifferenz besteht. Die Zeitgeberschaltung setzt jedoch das Zeitzählergebnis zurück, wenn eine neue Abstiegsflanke eingegeben wird und startet einen neuen Zählvorgang und gibt so wie zuvor das Detektionssignal ALB auf dem "L"-Pegel aus.
Zum Zeitpunkt t6 geht der VCO in den normalen Oszillationszustand über.
Zum Zeitpunkt t7 wird, da das Zählergebnis die gesetzte Zeit T überschritten hat, die Zeitgeberschaltung 25 bewirken, dass das Detektionssignal ALB vom "L"-Pegel auf den "H"-Pegel umschaltet.
Dadurch wird die Kreuzkupplungsschaltung 20 als Ergebnis dessen, dass die MOS-Transistoren P6 und P8 in den AUS-Zustand eintreten, von einem aktiven Zustand in einen inaktiven Zustand geschaltet.
Das heißt, nachdem durch den Komparator 24 aus der vorstehend genannten Verzögerungszeit keine Phasendifferenzdetektion durchgeführt werden kann, bis eine ausreichende Rückkehr in einen Normalzustand erzielt ist, ist die Kreuzkupplungsschaltung 20 aktiviert und der unstabile Zustand des Differentialausgangspaars der Differentialverzögerungselemente wird positiv rückgekoppelt und in eine unterschiedliche Phase verschoben (das heißt, eine um 180 Grad unterschiedliche Phase).
Wenn der VCO gemäß der vorliegenden Ausführungsform in einen falschen Oszillationszustand eintritt, bei dem die Phase der Differentialsignale, welche von dem Differentialausgangspaar des Differentialverzögerungselements ausgegeben werden, ähnlich werden, kann bei dem vorstehend angegebenen Vorgang durch Aktivieren der Kreuzkopplungsschaltung 20 und positives Rückkoppeln des unstabilen Zustands des Differentialausgangspaars des Differentialverzögerungselements in den normalen Oszillationszustand zurückgekehrt werden.
Anzumerken ist, dass in der vorliegenden Ausführungsform die Schwellenspannung der Zweckmäßigkeit halber als "VDD – (VDD – Vlow)/4" gegeben war, wie vorstehend beschrieben kann das derzeitige Maßstabsverhältnis von 1/2 auf einen optimalen Wert mittels experimenteller Messung gesetzt werden.
Im Betrieb im Normaloszillationsmodus wird auch die Kreuzkupplungsschaltung 20 arbeiten, wenn Rauschen an dem Komparator 24 infolge eines Überschwingungsimpulses oder dergleichen, der am Verbindungspunkt NDET der Detektorschaltung 21 auftritt oder infolge einer Fehlfunktion der Zeitgeberschaltung 25, ausgegeben wird. Um dies zu verhindern, kann zwi schen den Ausgangsanschluss des Komparators 24 und den Setzanschluss S einer Sperrschaltung 26 ein Tiefpassfilter zwischengeschaltet sein.
Weil die Kreuzkopplungsschaltung auch in einen aktivierten oder deaktivierten Zustand gebracht wird, wenn das Detektionssignal ALB auf dem "L"-Pegel und dem "H"-Pegel ist, ändert sich die Verzögerungszeit der Differentialverzögerungselemente und die Fortschreitperioden der Differentialsignale werden unterschiedlich sein.
Wenn demgemäß die Kreuzkopplungsschaltung 20 deaktiviert wird, um zu verhindern, dass die Fortschreitperiode plötzlich fluktuiert und von der Sperrfrequenz verschoben wird, ist es für den Fall des Verschiebens des Detektionssignals ALB vom "L"-Pegel auf den "H"-Pegel wirksam, eine Konfiguration zu haben, die eine graduelle Verschiebung mit einem Gradienten verursacht.
Zweite Ausführungsform
Als Nächstes soll anhand der Zeichnungen ein spannungsgesteuerter Oszillator (VCO) vom Differentialringoszillator-Typ gemäß der zweiten Ausführungsform der vorliegenden Erfindung beschrieben werden. 5A ist eine konzeptionelle Zeichnung, die den Aufbau des Differentialringoszillators gemäß der zweiten Ausführungsform zeigt. Die Differentialverzögerungselemente 1, 2, 3, 4, 5, 6, 7 und 8 mit dem gleichen Aufbau wie die der ersten Ausführungsform sind kaskadenförmig geschaltet.
Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform in dem Punkt, dass ein Phasendetektionsteil 50, der in der 5B und 6 gezeigt ist, anstatt des Phasendetektionsteils 10 der ersten Ausführungsform vorgesehen ist. Im Folgenden wird der Aufbau dieses unterschiedlichen Phasendetektionsteils 50 unter Verwendung der 6 beschrieben.
In dem Phasendetektionsteil 50 der 6 haben die Referenzspannungserzeugungsschaltung 22 und die Vlow-Erzeugungsschaltung 23 die gleichen Bezugsziffern und den gleichen Aufbau wie in der ersten Ausführungsform.
Auch die Detektionsschaltung 41 und die Detektionsschaltung 51 haben den gleichen Aufbau wie die Detektionsschaltung 21 der ersten Ausführungsform und die Transistorgrößen der an entsprechenden Positionen positionierten MOS-Transistoren sind ebenfalls gleich.
Die Detektionsschaltung 41 erzeugt durch die Phasendifferenz zwischen den Differentialsignalen CT4 und CT8, das heißt den Differentialsignalen der geradzahligen Differentialverzögerungselemente, eine Spannung und gibt das Detektionsergebnis als Differentialspannung D1 an einen nicht-inversen Eingangsanschluss des vorstehend genannten Komparators 24 aus.
Die Detektionsschaltung 51 erzeugt durch die Phasendifferenz zwischen den Differentialsignalen CT1 und CT5, das heißt den Differentialsignalen der ungeradzahligen Differentialverzögerungselemente, eine Spannung und gibt das Detektionsergebnis als eine Differentialspannung D2 an einen nicht-inversen Eingangsanschluss des Komparators 24 aus.
Für den Fall des Eintretens in den metastabilen Zustand, in welchem das Differentialausgangsanschlusspaar CTOi, CBOi (I ist eine gerade Zahl) in den geradzahligen Differentialverzögerungselementen alle VDD werden, wird unter den Differentialausgangspaaren hierbei das Differentialausgangspaar CTOj, CBOj (j ist eine ungerade Zahl) in den ungeradzahligen Differentialverzögerungselementen Vlow (Niedrigspannungspegel). Andererseits werden im Fall des Eintretens in den metastabilen Zustand, in welchem die Differentialausgangsanschlusspaare CTOi, CBOi (I ist eine gerade Zahl) in den geradzahligen Differentialverzögerungselementen alle Vlow werden, das Differentialausgangspaar CTOj, CBOj (j ist eine ungerade Zahl) in den ungeradzahligen Differentialverzögerungselementen VDD. Obwohl es akzeptabel ist, die Differentialsignale entweder von dem Differentialausgangsanschluss CTO oder CBO den Detektionsschaltungen 41 und 51 bereitzustellen, wird in der vorliegenden Ausführungsform der Differentialausgangsanschluss CTO als ein Beispiel verwendet.
Im Folgenden soll der Aufbau jeder Schaltung der Detektionsschaltung 41 und der Detektionsschaltung 51 im Einzelnen erläutert werden.
Die Detektionsschaltung 41 besteht aus den N-Kanal-MOS-Transistoren N41, N42 und N43 und den P-Kanal-MOS-Transistoren P41, P42, P43, P44 und hat denselben Aufbau wie das Differentialverzögerungselement der 2A (einschließlich der Transistorgröße der Transistoren, die entsprechend der Schaltungskonfiguration an denselben Positionen angeordnet sind). Die unterschiedlichen Punkte sind, dass es keine Kreuzkopplungsschaltung 20 gibt und die Differentialausgänge durch den Verbindungspunkt NDET2 kurzgeschlossen sind.
Der MOS-Transistor P41 ist ein als Diode geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und parallel zum MOS-Transistor P42 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET2 verbunden ist.
In dem MOS-Transistor P42 wird die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET2 verbunden.
Die Last des MOS-Transistors N41, der ein Differentialtransistor ist, ist durch diese MOS-Transistoren P41 und P42 gebildet.
Der MOS-Transistor P44 ist ein als Diode geschalteter Transistor, bei dem das Gate mit dem Drain verbunden ist und parallel zu dem MOS-Transistor 43 geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET2 verbunden ist.
In dem MOS-Transistor P43 wird die Vorspannung PBIAS dem Gate aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET2 verbunden.
Die Last des MOS-Transistors N42, der ein Differentialtransistor ist, ist durch diese MOS-Transistoren P43 und P44 gebildet.
In dem MOS-Transistor N41 ist der Drain mit dem Verbindungspunkt NDET2 verbunden und das Gate ist mit dem Differentialeingang CBI01 verbunden.
In dem MOS-Transistor N42 ist der Drain mit dem Verbindungspunkt NDET2 verbunden und das Gate ist mit dem Differentialeingang CTI01 verbunden.
In dem MOS-Transistor N43 ist die Source an Masse gelegt, dem Gate ist die Vorspannung NBIAS aufgeprägt und der Drain ist mit der Source der MOS-Transistoren N41 und N42 verbunden.
Die Detektorschaltung 51 besteht aus den N-Kanal-MOS-Transistoren N51, N52 und N53 und den P-Kanal-MOS-Transistoren P51, P52, P53, P54 und hat denselben Aufbau wie das Differentialverzögerungselement aus der 2A (einschließlich der Transistorgröße der Transistoren, die entsprechend der Schaltungskonfiguration an denselben Positionen angeordnet sind). Die unterschiedlichen Punkte sind, dass es keine Kreuzkopplungsschaltung 20 gibt und die Differentialausgänge durch den Verbindungspunkt NDET2 kurzgeschlossen sind.
Der MOS-Transistor P51 ist ein Dioden-geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und der mit dem MOS-Transistor P52 parallel geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET3 verbunden ist.
In dem MOS-Transistor P52 ist dem Gate die Vorspannung PBIAS aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET3 verbunden.
Die Last des MOS-Transistors N51, der ein Differentialtransistor ist, ist durch diese MOS-Transistoren P51 und P52 gebildet.
Der MOS-Transistor P54 ist ein Dioden-geschalteter Transistor, dessen Gate mit dem Drain verbunden ist und mit dem MOS-Transistor P53 parallel geschaltet ist, wobei die Source mit der Energieversorgungsleitung verbunden ist und der Drain mit dem Verbindungspunkt NDET3 verbunden ist.
In dem MOS-Transistor P53 ist dem Gate die Vorspannung PBIAS aufgeprägt, die Source ist mit der Energieversorgungsleitung verbunden und der Drain ist mit dem Verbindungspunkt NDET3 verbunden.
Die Last des MOS-Transistors N52, der ein Differentialtransistor ist, ist durch diese MOS-Transistoren P53 und P54 gebildet.
In dem MOS-Transistor N51 ist der Drain mit dem Verbindungspunkt NDET3 verbunden und das Gate ist mit dem Differentialeingang CBI02 verbunden.
In dem MOS-Transistor N52 ist der Drain mit dem Verbindungspunkt NDET3 verbunden und das Gate ist mit dem Differentialeingang CTI02 verbunden.
In dem MOS-Transistoren N53 ist die Source an Masse gelegt, dem Gate ist die Vorspannung NBIAS aufgeprägt und der Drain ist mit der Source der MOS-Transistoren N51 und N52 verbunden.
Da die Detektionsschaltung 41 der vorliegenden Ausführungsform den Aufbau hat, bei dem das Differentialsignal CT4 am Differentialeingang CBI01 eingegeben wird, und das Differentialsignal CT8 am Differentialeingang CTI01 eingegeben wird, wird gemäß dem vorstehend beschriebenen Aufbau im metastabilen Zustand für den Fall, dass die geradzahligen Differentialausgänge auf Vlow fixiert sind, die Spannung am Verbindungspunkt NDET2 gleich VDD und für den Fall, dass die geradzahligen Differentialausgänge auf dem "H"-Pegel fixiert sind, wird die Spannung des Verbindungspunkts NDET2 gleich Vlow.
Da die Detektionsschaltung 51 der vorliegenden Ausführungsform den Aufbau hat, bei dem das Differentialsignal CT5 an den Differentialeingang CBI02 eingegeben wird und das Differentialsignal CT1 an den Differentialeingang CTI02 eingegeben wird, wird im metastabilen Zustand für den Fall, dass die ungeradzahligen Differentialausgänge auf Vlow fixiert sind, die Spannung des Verbindungspunkts NDET3 gleich VDD und für den Fall, dass die ungeradzahligen Differentialausgänge auf VDD fixiert sind, wird die Spannung am Verbindungspunkt NDET3 gleich Vlow.
Selbst wenn die ungeradzahligen oder geradzahligen Differentialverzögerungselemente durch irgendeinen Spannungszustand in den metastabilen Zustand eintreten, wird dadurch dessen Detektion durch die Detektionsschaltungen 41 und 51 möglich.
In einem Komparator 44 wird die Schwellenspannung von der Referenzspannungserzeugungsschaltung 22 an dem inversen Eingangsanschluss eingegeben und der nicht-inverse Eingangsanschluss ist über einen Widerstand 43 mit dem Verbindungspunkt NDET2 verbunden.
Zwischen dem nicht-inversen Eingangsanschluss des Komparators 44 und dem Verbindungspunkt ist ein Kondensator 42 geschaltet. Das heißt, um zu verhindern, dass ein Rauschen, wie beispielsweise ein überschwingungsimpuls, der in dem Verbindungspunkt NDET2 auftritt, während der normalen Oszillation an dem nicht-inversen Eingangsanschluss eingegeben wird, ist durch diesen Widerstand 43 und Kondensator 42 ein Tiefpassfilter gebildet.
Der Komparator 44 vergleicht die an dem nicht-inversen Eingangsanschluss eingegebene Differentialspannung D1 mit der am inversen Eingangsanschluss eingegebenen Schwellenspannung und gibt ein Signal DH1 mit dem "H"-Pegel aus, wenn die Differentialspannung D1 die Schwellenspannung überschreitet.
In einem Komparator 54 wird die Schwellenspannung von der Referenzspannungserzeugungsschaltung 22 am inversen Eingangsanschluss eingegeben und der nicht-inverse Eingangsanschluss ist über einen Widerstand 53 mit dem Verbindungspunkt NDET3 verbunden.
Zwischen dem nicht-inversen Eingangsanschluss des Komparators 54 und dem Verbindungspunkt ist auch ein Kondensator 52 geschaltet. Das heißt, um zu verhindern, dass Rauschen, wie beispielsweise ein Oberschwingungsimpuls, der in dem Verbindungspunkt NDET4 auftritt, während der normalen Oszillation an dem nicht-inversen Eingangsanschluss eingegeben wird, ist durch diesen Widerstand 53 und Kondensator 52 ein Tiefpassfilter gebildet.
Der Komparator 54 vergleicht die an dem nicht-inversen Eingangsanschluss eingegebene Differentialspannung D2 mit der am inversen Eingangsanschluss eingegebenen Schwellenspannung und gibt ein Signal DH2 mit "H"-Pegel aus, wenn die Differentialspannung D2 höher als die Schwellenspannung ist.
Eine NOR-Schaltung 30 schaltet die Spannung des Ausgangsanschlusses von dem "L"-Pegel auf den "H"-Pegel, wenn ausgehend von einem Zustand, bei dem jeder Eingang auf dem "L"-Pegel ist, entweder das Signal DH1 oder das Signal DH2 mit "H"-Pegel eingegeben wird.
Die Zeitgeberschaltung 25 startet den Zeitgebervorgang mit der Anstiegsflanke, die von der NOR-Schaltung 30 eingegeben wird, welche als ein Trigger dient.
Als Nächstes wird unter Bezugnahme auf die 5A, 6 und 7 die Funktionsweise des VCO gemäß der zweiten Ausführungsform beschrieben. 7 ist ein Signalablaufplan, der die Funktionsweise des VCO der ersten Ausführungsform zeigt.
In der folgenden Beschreibung wird davon ausgegangen, dass der VCO gemäß der vorliegenden Ausführungsform zum Zeitpunkt t10 in einen metastabilen Zustand eingetreten ist. Weil er in dem metastabilen Zustand ist, wird der Oszillationsbetrieb nicht durchgeführt.
Wenn zum Zeitpunkt t10 beispielsweise sowohl das Oszillationssignal CT8 als auch CT4 Vlow werden, wird die Differentialspannung D1 VDD, wenn sowohl das Oszillationssignal CT1 als auch CT5 VDD werden, wird die Differentialspannung D2 Vlow.
Zum Zeitpunkt t11 wird der Kondensator 42 im Tiefpassfilter geladen und VDD wird am nicht-inversen Eingangsanschluss des Komparators 44 eingegeben.
Dadurch detektiert der Komparator 24, dass das am nicht-inversen Eingangsanschluss eingegebene Differentialsignal D1 die am inversen Eingangsanschluss eingegebene Schwellenspannung überschreitet und schaltet die Spannung des Ausgangsanschlusses von dem "L"-Pegel auf den "H"-Pegel.
Da das "H"-Pegelsignal (Signal HD1) an einem Eingangsanschluss eingegeben wird, schaltet die NOR-Schaltung 30 die Spannung des Ausgangsanschlusses von dem "L"-Pegel auf den "H"-Pegel.
Als Ergebnis verursacht die Zeitgeberschaltung 25 infolgedessen, dass die Anstiegsflanke am Eingangsanschluss eingegeben worden ist, dass die Spannung am Ausgangsanschluss, das heißt das Detektionssignal ALB, synchron mit der Anstiegsflanke von dem "H"-Pegel auf den "L"-Pegel umschaltet.
Infolgedessen, dass das Detektionssignal ALB den "L"-Pegel erlangt und die MOS-Transistoren P6 und P8 in den EIN-Zustand gebracht werden, wird die Kreuzkopplungsschaltung 20 aktiviert. Dadurch wird an die beiden Differentialausgänge CTO (1 bis 8) und CBO (1 bis 8) in jedem Differentialverzögerungselement eine positive Rückkopplung angelegt.
Als Ergebnis treten die Differentialsignale CT (1 bis 8) und die Differentialsignale CB (1 bis 8), die stabil auf VDD waren, in den Differentialausgangsanschlüssen CTO (1 bis 8) und Differentialausgangsanschlüssen CBO (1 bis 8) in einen instabilen Zustand ein und verändern sich graduell ausgehend von der Phasengleichheit im metastabilen Zustand in einen Zustand, der eine Phasendifferenz hat. Das heißt, CTi und CBi und CTj und CBj werden gegenphasig, was zu einem Zustand führt, in dem Signale fortgesetzt werden.
Dann geht der VCO zum Zeitpunkt t12 in einen normalen Oszillationszustand über. In diesem Zustand oszilliert die Differentialspannung D1 des Verbindungsanschlusses NDET2 mit einer mittleren Phase im gleichen Zyklus. Infolgedessen wird die Spannung des nicht-inversen Anschlusses des Komparators 44 infolge des aus dem Widerstand 43 und dem Kondensator 42 bestehenden Tiefpassfilters nahezu konstant mit "VDD – (VDD – Vlow)/2" und somit niedriger als die Schwellenspannung "VDD – (VDD – Vlow)/4". Als Ergebnis bewirkt der Komparator 24, dass das Signal DH1 am Ausgangsanschluss von "H1" auf "L1" umschaltet, wenn die Differentialspannung D1 unter die Schwellenspannung fällt.
Dann bewirkt die NOR-Schaltung 30, die Verschiebung von dem "H"-Pegel auf den "L"-Pegel auszugeben, da das "L"-Pegelsignal an beiden der 2 Eingangsanschlüsse eingegeben wird.
Dadurch startet die Zeitgeberschaltung 25 den Zeitzählvorgang ausgehend vom Eingang der Abstiegsflanke an den Eingangsanschlüssen.
Zum Zeitpunkt t13 bewirkt die Zeitgeberschaltung 25 eine Verschiebung des Detektionssignals ALB vom "L"-Pegel auf den "H"-Pegel, da das Zählergebnis die gesetzte Zeit überschritten hat.
Dadurch geht die Kreuzkupplungsschaltung 20 vom aktiven Zustand in den inaktiven Zustand über, da die MOS-Transistoren P6 und P8 in den AUS-Zustand eintreten.
Beide Phasendetektionsteile 10 und 50 in der zweiten Ausführungsform und der ersten Ausführungsform sind in dem VCO vorgesehen. Das heißt, die Ausgänge der Komparatoren 25, 41, 51 sind jeweils mit den Eingangsanschlüssen der ODER-Schaltung mit 3 Eingängen verbunden und die Ausgangsanschlüsse sind mit den Eingangsanschlüssen der Zeitgeberschaltung 25 verbunden. Dadurch ist es möglich, auf einfache Weise einen VCO zu realisieren, der auf stabilere Weise arbeitet.
Obwohl bevorzugte Ausführungsformen der Erfindung vorstehend beschrieben und dargestellt worden sind, ist anzumerken, dass diese Beispiele der Erfindung sind und nicht als begrenzend betrachtet werden. Hinzufügungen, Weglassungen, Ersetzungen und sonstige Modifikationen können ohne Abweichen vom Umfang der vorliegenden Erfindung durchgeführt werden. Demgemäß wird die Erfindung als nicht durch die vorstehende Beschreibung begrenzt betrachtet, sondern nur durch den Umfang der anhängenden Patentansprüche begrenzt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 2007-39025 [0002]

Zitierte Nicht-Patentliteratur

- William J. Dal-Iy und lohn W. Poulton, "Digital Systems Engineering Basic Edition", trans. Tadahiro Kuroda, Maruzen, 30. März 2003, S. 747 [0004]

Claims

Spannungsgesteuerter Oszillator, der ein spannungsgesteuerter Oszillator vom Differentialringoszillator-Typ ist, mit: einer Anzahl von Differentialverzögerungselementen, die jeweils aufweisen ein Paar Differentialeingangsanschlüsse, ein Paar Differentialausgangsanschlüsse und einen Vorspannungseingangsanschluss, wobei gegenphasige Taktsignale an dem Paar Differentialeingangsanschlüsse eingegeben werden; einem Phasendetektionsteil, der mit den Differentialausgangsanschlüssen von einem Differentialverzögerungselement zur Detektierung unter der Anzahl von Differentialverzögerungselementen verbunden ist, der eine anomale Oszillation detektiert durch Vergleichen einer Ausgangsspannung der Differentialausgangsanschlüsse und einer Referenzspannung, die auf eine Spannung gesetzt ist, welche einen anomalen Betrieb detektiert, und der ein Detektionssignal ausgibt; einer Kreuzkupplungsschaltung, die an jedem der Differentialverzögerungselemente vorgesehen ist und mit dem Phasendetektionsteil verbunden ist, und wenn das Detektionssignal eingegeben wird, die Potentialdifferenz zwischen dem Paar Differentialausgangsanschlüsse verstärkt; wobei durch Kaskadenschaltung der Anzahl von Differentialverzögerungselementen an den Differentialeingangsanschlüssen und Differentialausgangsanschlüssen und Steuern der zu den Differentialverzögerungselementen fließenden Stromgröße mittels einer Vorspannung, die dem Vorspannungseingangsanschluss aufgeprägt wird, der spannungsgesteuerte Oszillator das Maß der Verzögerung des Taktsignals steuert.
Spannungsgesteuerter Oszillator nach Anspruch 1, wobei der Phasendetektionsteil aufweist: ein Differentialelement mit einem Paar Differentialeingangsanschlüssen und einem Paar Differentialausgangsanschlüssen, die kurzgeschlossen sind, mit einem Paar Differentialausgangsanschlüssen des Differentialverzögerungselements, die für das Detektieren jeweils mit dem Paar Differentialeingangsanschlüsse des Differentialelements verbunden sind, einen Komparator, der die Spannungen des Paars kurzgeschlossener Differentialausgangsanschlüsse und eine Referenzspannung vergleicht; und eine Zeitgeberschaltung, die das Detektionssignal für eine gesetzte Periode ausgibt, wobei ein vom Komparator ausgegebener Impuls als Trigger dient.
Spannungsgesteuerter Oszillator nach Anspruch 1, wobei der Detektionsteil aufweist: ein erstes Differentialelement und ein zweites Differentialelement, das ein Paar Differentialeingangsanschlüsse und ein Paar kurzgeschlossene Differentialausgangsanschlüsse hat, wobei einer der zwei Differentialausgangsanschlüsse eines geradzahligen Differentialverzögerungselements zur Detektion unter der Anzahl von Differentialverzögerungselementen jeweils mit dem Paar Differentialeingangsanschlüsse des ersten Differentialelements verbunden ist, und einer der zwei Differentialausgangsanschlüsse eines ungeradzahligen Differentialverzögerungselements zur Detektion unter der Anzahl von Differentialverzögerungselementen jeweils mit dem Paar der Differentialeingangsanschlüsse des zweiten Differentialelements verbunden ist, einen Komparator, der die Spannungen des kurzgeschlossenen Paars Differentialausgangsanschlüsse der ersten und zweiten Differentialelemente und eine Referenzspannung vergleicht; und eine Zeitgeberschaltung, die das Detektionssignal für eine gesetzte Periode ausgibt, wobei ein Puls, den der Komparator ausgibt, als ein Trigger dient.
Spannungsgesteuerter Oszillator nach Anspruch 2 oder 3, weiterhin mit: einer Referenzspannungserzeugungsschaltung, die ein Paar Differentialeingangsanschlüsse und ein Paar kurzgeschlossener Differentialausgangsanschlüsse und ein Differentialelement hat, wobei einer des Paars Differentialanschlüsse mit der Energieversorgung verbunden ist und der andere mit einer Minimalspannung der Ausgangsspannung verbunden ist und die Referenzspannungserzeugungsschaltung eine Referenzspannung ausgibt, die durch Subtrahieren einer Spannung, in der ein Wert, berechnet durch Subtrahieren der Minimalspannung von der Spannung der Energieversorgung multipliziert mit 1/2 berechnet worden ist.
Spannungsgesteuerter Oszillator nach Anspruch 1, wobei jedes der Differentialverzögerungselemente aufweist: einen ersten MOS-Transistor, dessen Drain über eine erste Last mit der Energieversorgung verbunden ist und jeder des Paars Differentialausgangsanschlüsse mit dem Gate verbunden ist; einen zweiten MOS-Transistor, dessen Drain über eine zweite Last mit der Energieversorgung verbunden ist und jeder des Paars Differentialausgangsanschlüsse mit dem Gate verbunden ist; und einen dritten MOS-Transistor, dessen Source an Masse gelegt ist, dessen Drain mit der Source der ersten und zweiten MOS-Transistoren verbunden ist und dem Gate eine erste Vorspannung aufgeprägt ist.
Spannungsgesteuerter Oszillator nach Anspruch 5, wobei jede der ersten und zweiten Lasten durch einen ersten Diodengeschalteten PMOS-Transistor und einen zweiten PMOS-Transistor, dessen Gate mit einer zweiten Vorspannung beaufschlagt ist, gebildet ist, die parallel geschaltet sind.
Spannungsgesteuerter Oszillator nach Anspruch 5, wobei die Kreuzkupplungsschaltung aufweist: einen dritten PMOS-Transistor, dessen Drain mit einem Anschluss des Paars Differentialausgangsanschlüsse verbunden ist und dem Gate das Detektionssignal aufgeprägt ist; einen vierten PMOS-Transistor, dessen Drain mit dem anderen Anschluss des Paars Differentialausgangsanschlüsse verbunden ist, und dessen Gate das Detektionssignal aufgeprägt ist; einen fünften PMOS-Transistor, dessen Source mit der Energieversorgung verbunden ist, dessen Gate mit dem anderen Anschluss des Paars Differentialausgangsanschlüsse verbunden ist und dessen Drain mit der Source des dritten PMOS-Transistors verbunden ist; und einen sechsten PMOS-Transistor, dessen Source mit der Energieversorgung verbunden ist, dessen Gate mit einem Anschluss des Paars Differentialausgangsanschlüsse verbunden ist und dessen Drain mit der Source des vierten PMOS-Transistors verbunden ist.