DE19822374C2 - Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion - Google Patents

Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion

Info

Publication number
DE19822374C2
DE19822374C2 DE19822374A DE19822374A DE19822374C2 DE 19822374 C2 DE19822374 C2 DE 19822374C2 DE 19822374 A DE19822374 A DE 19822374A DE 19822374 A DE19822374 A DE 19822374A DE 19822374 C2 DE19822374 C2 DE 19822374C2
Authority
DE
Germany
Prior art keywords
circuit
duty cycle
rectangular
output
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19822374A
Other languages
English (en)
Other versions
DE19822374A1 (de
Inventor
Hwang-Cherng Chow
Chi-Chang Shuai
Yuan-Hua Chu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transpacific IP Ltd
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of DE19822374A1 publication Critical patent/DE19822374A1/de
Application granted granted Critical
Publication of DE19822374C2 publication Critical patent/DE19822374C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Description

Die Erfindung ist mit der U.S. Patentanmeldung, Seriennr. 09/026.843, mit dem Titel "FREQUENCY MULTIPLICATION CIRCUIT AND METHOD" verwandt, die am gleichen Tag für Hwang-Cherng Chow et al. eingereicht würde. Der Inhalt der obengenannten Anmeldung wird hierin zum Zwecke der Bezugnahme zitiert.
Die vorliegende Erfindung betrifft im allgemeinen integrierte CMOS-Schaltungen. Insbesondere betrifft die vorliegende Erfindung eine integrierte CMOS-Schaltung zur Einstellung des Tastverhältnisses von Taktsignalen mit der zusätzlichen Möglichkeit einer selektiven Frequenzteilung.
Eine Reihe von Parametern kann zur Beschreibung der Merkmale eines elektrischen Signals verwendet werden. Zu diesen Parametern zählen die Spannungsamplitude, die Frequenz, die Periode, das Tastverhältnis und die Einschaltzeit und Ausschaltzeit. Das Tastverhältnis ist insbesondere für Signale mit einer digitalen oder rechteckigen Wellenform relevant. Digitale oder rechteckige Wellenformen wechseln normalerweise zwischen einem niederen Spannungspegel und einem hohen Spannungpegel, wobei der Übergang zwischen den Spannungspegeln im wesentlichen plötzlich eintritt. Der Begriff "Periode" bezieht sich auf die Dauer eines einzigen Zyklus. Für jeden Zyklus bleibt eine digitale oder rechteckige Wellenform für einen Teil der Periode bei dem niederen Spannungspegel und für den Rest der Periode bei dem hohen Spannungspegel. "Einschaltzeit" bezeichnet die Zeitdauer, in der eine digitale oder rechteckige Wellenform bei dem hohen Spannungspegel bleibt, während "Ausschaltzeit" die Zeitdauer bezeichnet, in der eine digitale oder rechteckige Wellenform bei dem niederen Spannungspegel bleibt. "Tastverhältnis" bezeichnet das Verhältnis der Einschaltzeit zu der Periode und wird häufig in Prozent angegeben. Ein Signal mit digitaler oder rechteckiger Wellenform kann ein Tastverhältnis im Bereich von Null bis 100 Prozent haben. In einigen Fällen kann das Tastverhältnis eines Signals unvorhersagbar sein. Damit die Eigenschaften dieser Art von Signal vorhersagbarer werden, ist es häufig wünschenswert, das Tastverhältnis des unvorhersagbaren Signals auf einen bekannten Wert wie 50 Prozent einzustellen. Ein 50% Tastverhältnis liefert für jede Periode eine gleiche Einschaltzeit und Ausschaltzeit.
Nach dem Stand der Technik wurden Verfahren zur Steuerung des Tastverhältnisses eines Eingangssignals berichtet. Zum Beispiel ist eine bekannte Weise zur Einstellung eines Eingangssignals auf ein Ausgangssignal mit einem 50% Tastverhältnis die Verwendung eines Phasenregelkreises (PLL). Wie in Fig. 1 dargestellt, wird die ankommende Taktfrequenz (f) zunächst durch den PLL- spannungsgesteuerten Oszillator (VCO) auf 2f verdoppelt und dann mit einem 2 : 1 Teiler wie einem D-Flipflop geteilt, um ein Ausgangssignal mit einem 50% Tastverhältnis, wie auch ein Rückkopplungssignal mit 50% Tastverhältnis zu dem PLL-Phasendetektor zu erhalten. Bei dieser Art von Tastverhältnissteuerung gibt es jedoch zwei Nachteile, die in der Folge beschrieben sind:
  • 1. Der Energieverbrauch ist aufgrund des Betriebs der PLL-Schaltung bei der zweifachen Frequenz erhöht; und
  • 2. Es ist eine komplexe analoge Konstruktion des VCO erforderlich, die sowohl hinsichtlich der Implementierungskosten als auch in bezug auf die "nutzbare Fläche" der integrierten Schaltung teuer ist.
Ein anderes Verfahren nach dem Stand der Technik zur Steuerung des Tastverhältnisses eines Signals ist in U.S. Patent 4.479.216 beschrieben, das an Krambeck et al. erteilt wurde. Krambeck beschreibt eine Schaltung, wie in Fig. 2 dargestellt, in der die Durchschnittsspannung (V+) eines Ausgangsimpulstakts (bei Knoten t7) mit einer Referenzspannung (VDD/2) in einem Operationsverstärker verglichen wird. Der OPAMP-Ausgang (Vfb) wird zu Transistoren MP2 und MP1 zurückgeleitet, um die Zeitsteuerung der Taktimpulse zu ändern, die dem Pull-up- Transistor MP1 und dem Pull-down-Transistor MP2 eingegeben werden, wodurch die Anstiegszeit und Abfallzeit des Ausgangsimpulses bei Knoten t2 gesteuert wird. Da die Betriebsfrequenz der gesamten Schaltung dieselbe wie jene des Eingangstaktsignals ist, verbraucht diese Schaltung weniger Energie als der zuvor beschriebene frequenzverdoppelnde PLL nach dem Stand der Technik. Diese Schaltung neigt jedoch unter bestimmten Umständen zu einem Schleifenstabilitätsproblem. Zum Beispiel kann das Tastverhältnis eines unvorhersagbaren Eingangstaktsignals von 20 Prozent bis 80 Prozent schwanken. Obwohl sich das Tastverhältnis ändern kann, bleibt seine Frequenz gleich. Daher bleibt bei einer vorbestimmten Betriebsfrequenz die Zeitkonstante des RC- Tiefpaßfilters (Integierschaltung) gleich. Wenn daher ein Eingangstaktsignal ein Tastverhältnis von mehr als 50 Prozent aufweist, neigt die offenbarte Schaltung zu einer instabilen Schleifenfunktion. Die Instabilität tritt ein, weil der NMOS-Transistor der Eingangsstufe (MN2) über einen längeren Zeitraum eingeschaltet sein kann, als das Rückkopplungssignal Vfb über den Transistor MN1 steuern kann.
Daher ist es eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren und eine verbesserte Schaltung zur Einstellung des Tastverhältnisses eines Taktsignals zu schaffen, welche die wesentlichen Nachteile nach dem Stand der Technik beseitigen, nämlich: (1) weniger Energie als der frequenzverdoppelnde PLL zu verbrauchen; und (2) eine stabile Schleifenfunktion unabhängig von dem Tastverhältnis des Eingangssignals zu liefern.
Gemäß einem veranschaulichenden Ausführungsbeispiel der vorliegenden Erfindung ist ein Tastverhältnis- Steuerpuffer so aufgebaut, daß er einen Flankendetektor, einen monostabilen Multivibrator mit Impulsbreitensteuerung, einen Inverter, einen Integrator, einen Operationsverstärker und eine Rückkopplungsschleife zu der Impulsbreitensteuerschaltung umfaßt. Ein unvorhersagbares Taktsignal wird dem Flankendetektor eingegeben, der ein monostabiles Ausgangssignal für jeden Übergangszyklus des Eingangstaktsignals erzeugt. Das monostabile Signal wird durch den monostabilen Multivibrator zu einem impulsbreitengesteuerten, rechteckigen Taktsignal umgewandelt und dann durch den Inverter invertiert. Die Inversion bewirkt, daß das Tastverhältnis des rechteckigen Taktsignals invertiert oder komplementiert ist. Der invertierte Ausgang wird dann integriert, um eine Durchschnittsspannung des invertierten, rechteckigen Taktsignals abzuleiten. Die erhaltene Durchschnittsspannung wird einer Seite eines Operationsverstärkers eingegeben, wo sie mit einer Referenzspannung verglichen wird, die der anderen Seite des Operationsverstärkers eingegeben wird. Die Referenzspannung wird im voraus auf einen gewünschten Tastverhältniswert eingestellt; z. B. ergibt eine Referenzspannung gleich der Versorgungsspannung VDD, geteilt durch 2 (VDD/2) ein eingestelltes Tastverhältnis von 50%.
Der Differentialausgang des Operationsverstärkers wird als negatives Rückkopplungssteuersignal zu der Impulsbreitensteuerschaltung in dem monostabilen Multivibrator verwendet. Wenn daher das Tastverhältnis des Eingangstakts größer als gewünscht ist, bewirkt das Rückkopplungssteuersignal, daß die Impulsbreite (und das Tastverhältnis) abnimmt, bis sie (es) einen Wert eines stationären Zustands erreicht, wie durch die Referenzspannung bestimmt ist. Wenn im Gegensatz dazu das Tastverhältnis des Eingangstakts kleiner als gewünscht ist, bewirkt das Rückkopplungssteuersignal, daß die Impulsbreite (und das Tastverhältnis) zunimmt, bis sie (es) einen Wert eines stationären Zustands erreicht, wie durch die Referenzspannung bestimmt ist. Ferner ist aufgrund der Wirkung des Flankendetektors die Rückkopplungsschleifenstabilität der erfindungsgemäßen Schaltung nicht durch die Impulsbreite/das Tastverhältnis des Eingangstaktsignals beeinträchtigt.
Eine selektive Frequenzteilerschaltung kann mit dem erfindungsgemäßen Tastverhältnis-Steuerpuffer kombiniert werden, um eine effiziente Schaltung sowohl zur Frequenzteilung als auch zur Tastverhältnissteuerung zu erhalten. In diesem Fall bearbeitet der Frequenzteiler ein Eingangstaktsignal, bevor dessen Übergang von dem Flankendetektor erfaßt wird. Das Tastverhältnis des monostabilen Ausgangs des Flankendetektors würde dann bei der bearbeiteten Frequenz wie zuvor beschrieben gesteuert werden.
Veranschaulichende Ausführungsbeispiele der vorliegenden Erfindung werden im Anschluß in Verbindung mit den folgenden Zeichnungen ausführlicher beschrieben.
Fig. 1 ist ein frequenzverdoppelnder Phasenregelkreis nach dem Stand der Technik.
Fig. 2 ist eine Spannungsvergleichsschaltung nach dem Stand der Technik.
Fig. 3 ist ein erstes bevorzugtes Ausführungsbeispiel eines Tastverhältnis-Steuerpuffers mit einer selektiven Frequenzteilungsfunktion gemäß der vorliegenden Erfindung.
Fig. 4a ist eine erste TYP I monostabile Schaltung.
Fig. 4b ist eine zweite TYP I monostabile Schaltung.
Fig. 5 ist ein zweites bevorzugtes Ausführungsbeispiel eines Tastverhältnis-Steuerpuffers mit einer selektiven Frequenzteilungsfunktion gemäß der vorliegenden Erfindung.
Fig. 6a ist eine erste TYP II monostabile Schaltung.
Fig. 6b ist eine zweite TYP II monostabile Schaltung.
Fig. 7a und 7b zeigen Impulspläne für monostabile Schaltungen sowohl vom TYP I (Fig. 7a) als auch vom TYP II (Fig. 7b)
Fig. 8 und 9 zeigen Simulationstestergebnisse für eine Schaltung nach dem Stand der Technik mit einem 50 MHz Eingangstakt und 10 bzw. 80 Prozent Tastverhältnis (N = 1)
Fig. 10 und 11 zeigen Simulationstestergebnisse für die vorliegende Erfindung mit einem 50 MHz Eingangstakt und 10 bzw. 80 Prozent Tastverhältnis (N = 1)
Fig. 12 zeigt eine 50 Prozent Tastverhältnis-Einstellung eines 100 MHz Eingangstakts (N = 1) gemäß der vorliegenden Erfindung.
Fig. 13 zeigt eine 50 Prozent Tastverhältnis-Einstellung eines 20 MHz Eingangstakts unter Verwendung der zweiten TYP I monostabilen Schaltung (N = 1) gemäß der vorliegenden Erfindung.
Fig. 14 zeigt den simulierten Betrieb eines 3 : 1 Frequenzteilers (N = 3) mit einem Ausgang mit 50 Prozent Tastverhältnis gemäß der vorliegenden Erfindung.
Fig. 3 zeigt ein erstes Ausführungsbeispiel einer Tastverhältnis-Steuerpufferschaltung mit einer selektiven Frequenzteilungsfunktion gemäß der vorliegenden Erfindung. Die grundlegende Funktionsweise jedes Funktionsblocks in Fig. 3 ist in der Folge zusammengefaßt:
(1) Finit-Zustand-Vorrichtung
Dieser Funktionsblock ist eine Frequenzsteuerung. Das heißt, die Finit-Zustand-Vorrichtung arbeitet nach der Frequenz (f) des Eingangstaktsignals, wobei sie nur einen Taktimpuls für N Eingangstaktimpulse ausgibt, wobei N <= 1. Daher ist die Frequenz des Taktsignals aus der Finit- Zustand-Vorrichtung gleich f/N.
(2) Anstiegs- oder Abfallflankendetektor
Dieser Funktionsblock ist entweder ein Anstiegsflankendetektor oder ein Abfallflankendetektor, der die Übergangsflanke des Ausgangstaktsignals f/N der Finit-Zustand-Vorrichtung erfaßt und seinerseits einen monostabilen Impulsfolgenausgang (Z) erzeugt. Es ist wichtig, daß die monostabile Ausgangsimpulsfolge dieselbe Frequenz wie der Eingangstakt f aufweist, aber das Tastverhältnis der monostabilen Impulsfolge deutlich kleiner als 50% ist. Diese Funktion kann mit einem einfachen NOR-Glied (oder NAND-Glied) und zugehörigen Verzögerungselementen ausgeführt werden.
(3) Rückkopplungsspannungsgesteuerter monostabiler Multivibrator (monostabile Kippstufe)
Dieser Funktionsblock erzeugt ein Ausgangssignal W, wenn er durch den monostabilen Impulsfolgeneingang (Z) angesteuert wird. Die Impulsbreite des ausgegebenen Signals W wird durch die Rückkopplungsspannung Vfb in Verbindung mit dem PMOS P1 und dem Schmitt-Trigger gesteuert. Als Alternative kann ein Inverter anstelle des Schmitt-Triggers verwendet werden.
(4) Inverter
Dieser Funktionsblock invertiert das monostabile Ausgangssignal (W) zur Ausgabe eines Taktsignals f0 (bei Knoten t7), dessen Tastverhältnis das Komplement des Tastverhältnisses des monostabilen Ausgangssignals (W) ist.
(5) Integrierschaltung
Dieser Funktionsblock integriert das endgültige Ausgangstaktsignal f0 bei Knoten t7 und gibt die Durchschnittsspannung (V+) dieses integrierten Signals an den positiven Eingang des Operationsverstärkers (OPAMP) aus. Damit das endgültige Ausgangstaktsignal f0 bei einem 50 Prozent Tastverhältnis arbeitet, muß die Durchschnittsspannung V+ gleich VDD/2 sein.
(6) OPAMP
Dieser Funktionsblock kann ein Hochleistungsoperationsverstärker oder ein Differentialverstärker sein, wobei der negative Eingang eine vorbestimmte Referenzspannung (Vref) empfängt. Der Ausgang dieses OPAMP ist eine Steuerspannung (Vfb), die zu der Differenz zwischen V+ und Vref proportional ist und zu der monostabilen Kippstufe zurückgeleitet wird, um die Einschaltstabilität des PMOS P1 einzustellen. Für ein Tastverhältnis von 50% wird Vref auf VDD/2 eingestellt.
Die zuvor beschriebenen Funktionsblöcke 2, 3, 4 und 5 umfassen eine Tastverhältnis-Steuerpufferschaltung gemäß der vorliegenden Erfindung. Kurz gesagt, dieser Tastverhältnis-Steuerpuffer stellt das Tastverhältnis eines Eingangstaktsignals über eine geschlossene Regelkreisfunktion automatisch ein. Der gewünschte. Tastverhältniswert wird durch die Referenzspannung Vref bestimmt. Die Betriebsmerkmale des erfindungsgemäßen Tastverhältnis-Steuerpuffers werden in der Folge ausführlicher beschrieben.
Zur Darstellung der Funktionsweise des Tastverhältnis- Steuerpuffers werden zwei Beispiele verwendet: (1) Das Tastverhältnis ist größer als gewünscht, und (2) das Tastverhältnis ist kleiner als gewünscht.
  • 1. Wenn das Tastverhältnis größer als gewünscht ist, ist die Durchschnittsspannung (V+), die von dem Ausgangstaktsignal f0 durch die Integrierschaltung abgeleitet wird, größer als die Referenzspannung Vref. Wenn die Durchschnittsspannung V+ von der Integrierschaltung größer als Vref ist, gibt der OPAMP eine Rückkopplungssteuerspannung (Vfb) mit erhöhter Amplitude aus. Der Anstieg in Vfb am Gate von PMOS P1 bewirkt eine Abnahme der Einschaltstabilität von PMOS P1. Daher wird der Spannungswert bei Knoten t2 langsamer auf VDD hochgezogen. Dadurch hat das Ausgangssignal W von der monostabilen Kippstufe eine größere Impulsbreite. Das Signal (W) wird dann invertiert, so daß das erhaltene Ausgangssignal (f0) bei Knoten t7 eine geringere Impulsbreite aufweist. Daher nimmt die Durchschnittsspannung V+, die von dem Ausgangstaktsignal f0 durch die Integrierschaltung abgeleitet wird, ab, bis das gewünschte Tastverhältnis erreicht ist (stationärer Zustand), wie durch den Wert der Referenzspannung Vref bestimmt wird.
  • 2. Wenn das Tastverhältnis kleiner als gewünscht ist, ist die Durchschnittsspannung (V+), die von dem Ausgangstaktsignal f0 durch die Integrierschaltung abgeleitet wird, kleiner als die Referenzspannung Vref. Wenn die Durchschnittsspannung V+ von der Integrierschaltung kleiner als Vref ist, nimmt die Amplitude der Ausgangssteuerspannung Vfb ab. Dadurch wird die Einschaltstabilität von PMOS P1 erhöht. Somit wird der Spannungswert bei Knoten t2 schneller auf VDD hochgezogen. Dadurch hat das Ausgangssignal W von der monostabilen Kippstufe eine verringerte Impulsbreite. Das Ausgangssignal W wird dann durch den Inverter komplementiert, so daß das erhaltene Ausgangssignal (f0) bei Knoten t7 eine größere Impulsbreite aufweist. Daher nimmt die Durchschnittsspannung V+, die von dem Ausgangstaktsignal f0 durch die Integrierschaltung abgeleitet wird, zu, bis das gewünschte Tastverhältnis erreicht ist (stationärer Zustand), wie durch den Wert der Referenzspannung Vref bestimmt wird.
Da der erfindungsgemäße Tastverhältnis-Steuerpuffer einen geschlossenen Regelkreis mit negativer Rückkopplung verwendet, ist die Regelkreisfunktion im stationären Zustand stabil. Sobald der geschlossene Regelkreis seinen stationären Zustand erreicht, ist das Tastverhältnis gleich dem Wert, der durch Vref vorbestimmt ist.
Wie in Fig. 3 dargestellt, empfängt die monostabile Kippstufe in dem erfindungsgemäßen Tastverhältnis- Steuerpuffer monostabile Impulsfolgensignale (Z) von dem Anstiegs- oder Abfallflankendetektor. Diese Art von monostabiler Kippstufe wird als Schaltung vom TYP I klassifiziert und ist wieder in Fig. 4a dargestellt.
Ein weiteres bevorzugtes Ausführungsbeispiel einer monostabilen Kippstufe von TYP I ist in Fig. 4b dargestellt. Wie in Fig. 4a wird die Impulsbreite eines positiv werdenden Eingangstaktsignals durch die Wirkung des Rückkopplungssignals Vfb in Verbindung mit dem PMOS P10 und den NOR-Gliedern eingestellt.
Ein zweiter Typ einer monostabilen Kippstufe kann auch in dem erfindungsgemäßen Tastverhältnis-Steuerpuffer verwendet werden, wie in Fig. 5 dargestellt ist. In dieser Schaltung empfängt der Eingang der monostabilen Kippstufe V-förmige oder negativ werdende Impulsfolgensignale von dem Anstiegs- oder Abfallflankendetektor. Daher wird die V-förmige Impulsfolge dem PMOS P100 eingegeben, und die Rückkopplungsspannung wird dem NMOS N100 eingegeben. Sonst ist die Schaltungsfunktionsweise genau gleich wie zuvor für Fig. 3 beschrieben wurde. Dieser Typ einer monostabilen Kippstufe ist als TYP II Schaltung klassifiziert und ist wieder in Fig. 6a dargestellt. Ferner ist ein weiteres bevorzugtes Ausführungsbeispiel einer monostabilen Kippstufe in Fig. 6b dargestellt. Wie in Fig. 6a steuert die Rückkopplungsspannung Vfb in Verbindung mit dem NMOS N200 und den NAND-Gliedern die Impulsbreite des Ausgangssignals.
Die grundlegenden Eingangs- und Ausgangssignal- Impulspläne für die monostabilen Kippstufen vom TYP I (positiv werdender Eingang) und vom TYP II (negativ werdender Eingang) sind in Fig. 7a bzw. 7b dargestellt. Beide Ausgangssignale weisen einen positiv werdenden Takt mit 50% Tastverhältnis auf, der von Eingangssignalen mit einem Tastverhältnis von weniger als 50% abgeleitet wird, und werden entweder positiv (Fig. 7a) oder negativ (Fig. 7b).
Im allgemeinen erfordern digitale Signalverarbeitungsanwendungen, daß das Taktsignal eine symmetrische Rechteckwelle mit einem Tastverhältnis von 50% ist. Um ein ankommendes, nicht symmetrisches Taktsignal zu einer symmetrischen Rechteckwelle mit einem 50 Prozent Tastverhältnis zu formen, muß die Referenzspannung Vref des erfindungsgemäßen Tastverhältnispuffers (Fig. 3 usw.) auf einen Wert gleich VDD/2 eingestellt werden.
Es ist wichtig, daß der offenbarte Tastverhältnis- Steuerpuffer auch als Frequenzteiler verwendet werden kann, wenn er mit einer Finit-Zustand-Vorrichtung (Fig. 3 usw.) kombiniert wird. Durch die Wahl eines gewünschten Wertes von N hat das Ausgangssignal der Finit-Zustand- Vorrichtung eine Frequenz gleich der Eingangsfrequenz f, dividiert durch N, oder f/N. Daher gibt die monostabile Kippstufe auch ein Signal bei der Frequenz f/N aus. Wenn zusätzlich Vref auf VDD/2 eingestellt ist, wird das Ausgangssignal auf ein 50 Prozent Tastverhältnis eingestellt, wie zuvor beschrieben wurde. Somit kann die offenbarte Kombination aus Tastverhältnispuffer und Finit-Zustand-Vorrichtung sowohl für eine Frequenzteilung als auch für eine Einstellung des Tastverhältnisses sorgen.
Die Finit-Zustand-Vorrichtung ist in der Technik bekannt und kann in verschiedenen Formen ausgeführt werden. Zum Beispiel ist eine Schieberegisterausführung oder eine Binärzählerausführung auf Seite 43 und 44 von "The design and analysis of VLSI circuits", von Lance A. Glasser und Daniel W. Dobberpuhl, Addison-Wesley Verlag, 1985, offenbart. In einem anderen Ausführungsbeispiel kann die Finit-Zustand-Vorrichtung mit einer Modulo-Schaltung und einer einfachen Steuerlogik ausgeführt werden. Eine Modulo-Schaltungsanordnung ist auf den Seiten 334-339 von "Digital integrated electronics", von Herbert Taubund Donald Schillin, McGraw-Hill Book Company, 1983, beschrieben.
Zur Demonstration des betrieblichen Vorteils der vorliegenden Erfindung in bezug auf die Schaltung nach dem Stand der Technik von Fig. 2 wurde eine Reihe von Simulationstests ausgeführt. Fig. 8 zeigt die Simulationstestergebnisse für die Schaltung nach dem Stand der Technik (Fig. 2) unter Verwendung eines 50 MHz Eingangstaktsignals v(in) mit einem 10 Prozent Tastverhältnis. Fig. 9 zeigt Simulationstestergebnisse für die Schaltung nach dem Stand der Technik (Fig. 2) unter Verwendung eines 50 MHz Eingangstaktsignals v(in) mit einem 80 Prozent Tastverhältnis. Während das Ausgangssignal v(t7) in Fig. 8 eine richtige Darstellung des Eingangssignals v(in) ist, trifft dies nicht auf Fig. 9 zu. Hier ist das Eingangssignal v(in) mit einem 80 Prozent Tastverhältnis aufgrund eines Regelkreis- Stabilitätsproblems nicht korrekt durch das Ausgangssignal v(t7) dargestellt. Das heißt, trotz der Tatsache, daß der geschlossene Regelkreis der Schaltung nach dem Stand der Technik einen stationären Zustand erreicht hat, ist das erhaltene Ausgangstaktsignal periodisch fehlerhaft, wie in Fig. 9 dargestellt.
Fig. 10 zeigt Simulationstestergebnisse für die erfindungsgemäße Schaltung (Fig. 3) unter Verwendung eines 50 MHz Eingangstaktsignals mit einem 10 Prozent Tastverhältnis, während Fig. 11 Simulationstestergebnisse für die erfindungsgemäße Schaltung unter Verwendung eines 50 MHz Eingangstaktsignals mit einem 80 Prozent Tastverhältnis zeigt. In beiden Fällen stellt das Ausgangssignal (v(t7) die Frequenz des Eingangssignals v(in) korrekt dar, was darauf hinweist, daß das Regelkreis-Stabilitätsproblem nach dem Stand der Technik in der vorliegenden Erfindung behoben wurde. Dies ist auf die Wirkungsweise des Anstiegs- oder Abfallflankendetektors zurückzuführen, der ein monostabiles Impulsfolgesignal (Z in Fig. 3 und v(Z) in Fig. 10 und 11) zu dem Eingang der monostabilen Kippstufe liefert, unabhängig von dem ursprünglichen Tastverhältnis des Eingangssignals (f/N).
Fig. 12 zeigt Simulationstestergebnisse für den erfindungsgemäßen ersten Tastverhältnispuffer vom TYP I (Fig. 4a) unter Verwendung eines 100 MHz Eingangstakts und einer Vref gleich VDD/2. Wie in Fig. 12 dargestellt, ist das Ausgangssignal T7 eine korrekte Darstellung der Eingangssignalfrequenz und hat ein 50 Prozent Tastverhältnis.
Fig. 13 zeigt Simulationstestergebnisse für die zweite monostabile Schaltung vom TYP I (Fig. 4b) unter Verwendung eines 20 MHz Eingangstakts und einer Vref gleich VDD/2.
Die Simulationstests von Fig. 12 und 13 konzentrierten sich auf den Betrieb eines 50 Prozent Tastverhältnis- Steuerpuffers mit einer Finit-Zustand-Vorrichtung N gleich 1. Das heißt, die Ausgangssignalfrequenz ist gleich der Eingangssignalfrequenz. In Fig. 14 ist N jedoch auf 3 gestellt, so daß die Finit-Zustand- Vorrichtung als 3 : 1 Teiler in bezug auf das Eingangssignal wirkt. Die 50 Prozent Tastverhältnis- Einstellung wird dann durch den Tastverhältnispuffer wie zuvor beschrieben angewendet. Daher bietet die erfindungsgemäße Kombination aus Finit-Zustand- Vorrichtung und Tastverhältnispuffer sowohl eine Frequenzteilungsfunktion als auch eine Impulsbreiteneinstellfunktion auf einen Ausgang mit einem 50 Prozent Tastverhältnis.
Kurz gesagt, eine Schaltung zur Einstellung und Steuerung eines Taktsignals mit einem unvorhersagbaren Tastverhältnis ist hierin offenbart. Ferner kann die offenbarte Schaltung mit einer Frequenzteilerschaltung kombiniert werden, um die zweifache Funktion einer Frequenzteilung und einer Tastverhältnissteuerung zu erhalten.
Die Vorteile der offenbarten Erfindung gegenüber dem Stand der Technik können wie folgt zusammengefaßt werden:
  • 1. geringer Komplexität der Konstruktion im Vergleich zu den VCO-Konstruktionsanforderungen der PLL- Schaltung;
  • 2. geringerer Energieverbrauch im Vergleich zu der PLL- Schaltung, da keine Frequenzvervielfachung erforderlich ist; und
  • 3. verbesserte Regelkreisstabilität im Vergleich zu der Schaltung nach dem Stand der Technik von Fig. 2 (U.S. Patent 4.479.216)

Claims (14)

1. Tastverhältnis-Steuerpuffer, umfassend:
eine monostabile Multivibratorschaltung für den Empfang eines Taktsignals und zur Erzeugung rechteckiger Ausgangstaktsignale aus dem Taktsignal mit einer steuerbaren Impulsbreite, wobei die steuerbare Impulsbreite durch ein Rückkopplungsschaltungelement in der monostabilen Multivibratorschaltung gesteuert wird,
eine Inverterschaltung für den Empfang der rechteckigen Ausgangsimpulssignale von der monostabilen Multivibratorschaltung und zum Invertieren der rechteckigen Impulssignale, so daß das Tastverhältnis der invertierten rechteckigen Impulssignale das Komplement des Tastverhältnisses der rechteckigen Ausgangsimpulssignale von der monostabilen Multivibratorschaltung ist,
eine Integratorschaltung für den Empfang der invertierten rechteckigen Impulssignale von der Inverterschaltung und zum Erzeugen eines Ausgangs, der die Durchschnittsspannung der invertierten rechteckigen Impulssignale darstellt,
eine Operationsverstärkerschaltung für den Empfang des Durchschnittsspannungsausgangs von der Integrierschaltung an einem Differentialeingang und für dem Empfang einer Referenzspannung an dem anderen Differentialeingang, wobei der Operationsverstärker zur Ausgabe eines Steuersignals dient, das zu dem Unterschied zwischen dem Durchschnittseingang und dem Referenzspannungseingang proportional ist,
wobei das Steuersignal zu dem Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung zurückgekoppelt wird, um die Impulsbreite der rechteckigen Impulsausgangssignale zu steuern,
dadurch gekennzeichnet, daß
eine Flankendetektorschaltung für den Empfang eines Eingangstaktsignals mit einer Frequenz f und zur Ausgabe des Taktsignals für die Multivibratorschaltung als monostabiles Impulssignals für jeden Übergangszyklus des Eingangstaktsignals, wobei die monostabilen Impulssignale eine Impulsfolge mit einer Frequenz gleich f und mit einem Tastverhältnis von weniger als 50% umfassen, vorgesehen ist.
2. Tastverhältnis-Steuerpuffer nach Anspruch 1, wobei das Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung einen PMOS-Transistor umfaßt.
3. Tastverhältnis-Steuerpuffer nach Anspruch 1, wobei das Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung einen NMOS-Transistor umfaßt.
4. Tastverhältnis-Steuerpuffer nach Anspruch 1, wobei die monostabile Multivibratorschaltung einen Schmitt-Trigger und das Rückkopplungsschaltungselement umfaßt.
5. Tastverhältnis-Steuerpuffer nach Anspruch 1, wobei die monostabile Multivibratorschaltung einen Inverter und das Rückkopplungsschaltungselement umfaßt.
6. Tastverhältnis-Steuerpuffer nach Anspruch 1, ferner umfassend eine Versorgungsspannung VDD, wobei, wenn die Referenzspannung auf VDD/2 eingestellt ist, das Tastverhältnis der rechteckigen Ausgangsimpulssignale gleich 50% ist.
7. Frequenzteiler und Tastverhältnis-Steuerpuffer, umfassend:
eine monostabile Multivibratorschaltung für den Empfang von Impulssignalen von der Flankendetektorschaltung und zur Erzeugung rechteckiger Ausgangsimpulssignale aus diesen mit einer steuerbaren Impulsbreite, wobei die steuerbare Impulsbreite durch ein Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung gesteuert wird,
eine Inverterschaltung für den Empfang der rechteckigen Ausgangsimpulssignale von der monostabilen Multivibratorschaltung und zum Invertieren der rechteckigen Impulssignale, so daß das Tastverhältnis der invertierten rechteckigen Impulssignale das Komplement des Tastverhältnisses der rechteckigen Ausgangsimpulssignale von der monostabilen Multivibratorschaltung ist,
eine Integratorschaltung für den Empfang der invertierten rechteckigen Impulssignale von der Inverterschaltung und zum Erzeugen eines Ausgangs, der den Durchschnittswert der invertierten rechteckigen Impulssignale darstellt,
eine Operationsverstärkerschaltung für den Empfang des Durchschnittswertausgangs von der Integrierschaltung an einem Differentialeingang und für dem Empfang eines Referenzsignals an dem anderen Differentialeingang, wobei der Operationsverstärker zur Ausgabe eines Steuersignals dient, das zu dem Unterschied zwischen dem Durchschnittswerteingang und dem Referenzeingang proportional ist,
wobei das Steuersignal zu dem Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung zurückgekoppelt wird, um die Impulsbreite der rechteckigen Impulsausgangssignale zu steuern,
gekennzeichnet durch
eine Frequenzsteuerschaltung für den Empfang eines Eingangstaksignals mit einer Frequenz f und zum Teilen des Eingangstaktsignals durch eine Zahl N, wobei N gleich oder größer 1 ist, so daß die Frequenz des Taktsignals, das von der Frequenzsteuerschaltung ausgegeben wird, gleich f/N ist, und
eine Flankendetektorschaltung für den Empfang des Taktsignals f/N, das von der Frequenzsteuerschaltung ausgegeben wird, und für die Ausgabe des Impulssignals als f/N monostabiles Impulssignal, getriggert für jede erfaßte Flanke pro Zyklus des f/N Taktsignals, an die monostabile Multivibratorschaltung, so daß auch die Ausgangsimpulssignale der monostabilen Multivibratorschaltung und die Impulssignale am Ausgang der Integratorschaltung ebenfalls eine Frequenz von f/N aufweisen.
8. Tastverhältnis-Steuerpuffer nach Anspruch 7, wobei das Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung einen PMOS-Transistor umfaßt.
9. Tastverhältnis-Steuerpuffer nach Anspruch 7, wobei das Rückkopplungsschaltungselement in der monostabilen Multivibratorschaltung einen NMOS-Transistor umfaßt.
10. Tastverhältnis-Steuerpuffer nach Anspruch 7, wobei die monostabile Multivibratorschaltung einen Schmitt-Trigger und das Rückkopplungsschaltungselement umfaßt.
11. Tastverhältnis-Steuerpuffer nach Anspruch 7, wobei die monostabile Multivibratorschaltung einen Inverter und das Rückkopplungsschaltungselement umfaßt.
12. Tastverhältnis-Steuerpuffer nach Anspruch 7, ferner umfassend eine Versorgungsspannung VDD, wobei, wenn die Referenzspannung auf VDD/2 eingestellt ist, das Tastverhältnis der rechteckigen Ausgangsimpulssignale gleich 50% ist.
13. Verfahren zur Steuerung des Tastverhältnisses eines unvorhersagbaren Eingangstaktsignals, umfassend die Schritte:
  • a) Erfassen einer Übergangsflanke pro Zyklus des Eingangstaktsignals,
  • b) Ausgabe eines monostabilen Impulses, der jeder erfaßten Übergangsflanke entspricht,
  • c) Erzeugen einer rechteckigen Impulsfolge aus den monostabilen Impulsen, wobei die rechteckige Impulsfolge eine steuerbare Impulsbreite aufweist,
  • d) Invertieren der rechteckigen Impulsfolge,
  • e) Ableiten der Durchschnittsspannung von der invertierten rechteckigen Impulsfolge, .
  • f) Vergleichen der Durchschnittsspannung mit einer vorbestimmten Referenzspannung,
  • g) Erzeugen eines Rückkopplungssteuersignals, das proportional zu dem Unterschied zwischen der Durchschnittsspannung und der Referenzspannung ist.
  • h) Steuern der steuerbaren Impulsbreite der rechteckigen Impulsfolge durch das Rückkopplungssteuersignal.
14. Verfahren zur Teilung der Frequenz und zum Steuern des Tastverhältnisses eines unvorhersagbaren Eingangstaktsignals mit einer Frequenz f, umfassend die Schritte:
  • a) Teilen der Frequenz f des Eingangstaktsignals durch N, wobei N eine Zahl gleich oder größer 1 ist,
  • b) Erfassen einer Übergangsflanke pro Zyklus des f/N Taktsignals,
  • c) Ausgabe eines monostabilen Impulses, der jeder erfaßten Übergangsflanke entspricht,
  • d) Erzeugen einer rechteckigen f/N Impulsfolge aus den monostabilen Impulsen, wobei die rechteckige f/N Impulsfolge eine steuerbare Impulsbreite aufweist,
  • e) Invertieren der rechteckigen f/N Impulsfolge,
  • f) Ableiten der Durchschnittsspannung von der invertieren rechteckigen f/N Impulsfolge,
  • g) Vergleichen der Durchschnittsspannung mit einer vorbestimmten Referenzspannung,
  • h) Erzeugen eines Rückkopplungssteuersignals, das proportional zu dem Unterschied zwischen der Durchschnittsspannung und der Referenzspannung ist.
  • i) Steuern der steuerbaren Impulsbreite der rechteckigen f/N Impulsfolge durch das Rückkopplungssteuersignal.
DE19822374A 1998-02-20 1998-05-19 Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion Expired - Fee Related DE19822374C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/026,842 US6060922A (en) 1998-02-20 1998-02-20 Duty cycle control buffer circuit with selective frequency dividing function

Publications (2)

Publication Number Publication Date
DE19822374A1 DE19822374A1 (de) 1999-08-26
DE19822374C2 true DE19822374C2 (de) 2002-03-21

Family

ID=21834108

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19822374A Expired - Fee Related DE19822374C2 (de) 1998-02-20 1998-05-19 Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion

Country Status (2)

Country Link
US (1) US6060922A (de)
DE (1) DE19822374C2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19822373C2 (de) * 1998-02-20 2001-05-31 Ind Technology Res Inst Hsinch Frequenzvervielfachungsschaltung und -verfahren
US6130564A (en) * 1999-04-19 2000-10-10 Lucent Technologies Inc. High frequency divider circuit
DE10041331B4 (de) * 2000-08-23 2004-10-28 Siemens Ag Erzeugungsverfahren für einen Ausgabetakt und hiermit korrespondierende Takterzeugungsschaltung
US6424178B1 (en) 2000-08-30 2002-07-23 Micron Technology, Inc. Method and system for controlling the duty cycle of a clock signal
US6498512B2 (en) 2001-02-27 2002-12-24 Intel Corporation Clock reshaping
US6504409B1 (en) 2001-04-17 2003-01-07 K-Tek Corporation Controller for generating a periodic signal with an adjustable duty cycle
US6853227B2 (en) * 2001-04-17 2005-02-08 K-Tek Corporation Controller for generating a periodic signal with an adjustable duty cycle
DE10131635B4 (de) * 2001-06-29 2004-09-30 Infineon Technologies Ag Vorrichtung und Verfahren zur Kalibrierung der Pulsdauer einer Signalquelle
US6518809B1 (en) * 2001-08-01 2003-02-11 Cypress Semiconductor Corp. Clock circuit with self correcting duty cycle
US6489821B1 (en) * 2001-08-28 2002-12-03 Intel Corporation High frequency system with duty cycle buffer
US6426660B1 (en) 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
KR100401522B1 (ko) * 2001-09-20 2003-10-17 주식회사 하이닉스반도체 듀티 보정 회로
US6990143B2 (en) * 2002-04-25 2006-01-24 Broadcom, Corp. 50% duty-cycle clock generator
JP4015937B2 (ja) * 2002-12-06 2007-11-28 松下電器産業株式会社 デューティ比補正回路
US6686862B1 (en) 2003-02-21 2004-02-03 National Semiconductor Corporation Apparatus and method for duty cycle conversion
TW200427224A (en) * 2003-05-21 2004-12-01 Myson Century Inc Clock multiplier
US7242233B2 (en) * 2003-10-23 2007-07-10 International Business Machines Corporation Simplified method for limiting clock pulse width
US7138841B1 (en) 2003-12-23 2006-11-21 Cypress Semiconductor Corp. Programmable phase shift and duty cycle correction circuit and method
KR100557580B1 (ko) * 2004-02-23 2006-03-03 주식회사 하이닉스반도체 클럭 듀티비 보정 회로
US7102932B2 (en) * 2004-08-27 2006-09-05 Micron Technology, Inc. Input and output buffers having symmetrical operating characteristics and immunity from voltage variations
US7330078B1 (en) 2004-12-20 2008-02-12 Cypress Semiconductor Corporation Apparatus and method for limiting the overshoot and undershoot when turning on the spread spectrum of a reference signal
US8054119B2 (en) * 2005-04-19 2011-11-08 International Business Machines Corporation System and method for on/off-chip characterization of pulse-width limiter outputs
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US7961059B1 (en) 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US7948327B1 (en) 2005-06-30 2011-05-24 Cypress Semiconductor Corporation Simplified phase lock loop control model system and method
US8174326B1 (en) 2005-06-30 2012-05-08 Cypress Semiconductor Corporation Phase lock loop control error selection system and method
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US7932787B1 (en) 2005-06-30 2011-04-26 Cypress Semiconductor Corporation Phase lock loop control system and method
JP2009503335A (ja) * 2005-07-29 2009-01-29 センサータ テクノロジーズ ホランド ビー ヴイ 補償装置およびその動作方法
US7622965B2 (en) * 2006-01-31 2009-11-24 International Business Machines Corporation Dual-edge shaping latch/synchronizer for re-aligning edges
DE102006011448B4 (de) * 2006-03-13 2013-08-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Bereitstellen eines Taktsignals mit einem einstellbaren Tastverhältnis
US7358785B2 (en) * 2006-04-06 2008-04-15 International Business Machines Corporation Apparatus and method for extracting a maximum pulse width of a pulse width limiter
US7809052B2 (en) * 2006-07-27 2010-10-05 Cypress Semiconductor Corporation Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
US7876133B1 (en) 2006-09-27 2011-01-25 Cypress Semiconductor Corporation Output buffer circuit
US7642872B2 (en) * 2007-05-24 2010-01-05 Atmel Corporation Low cost and low variation oscillator
US8032850B2 (en) * 2007-11-12 2011-10-04 International Business Machines Corporation Structure for an absolute duty cycle measurement circuit
US7904264B2 (en) * 2007-11-12 2011-03-08 International Business Machines Corporation Absolute duty cycle measurement
KR100959861B1 (ko) 2008-09-12 2010-05-27 삼성전기주식회사 인버터 듀티 제어용 회로
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) * 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
US8699619B2 (en) 2010-09-30 2014-04-15 Ericsson Modems Sa Dutycycle adjustment to improve efficiency of a digital RF-PA
US9401722B2 (en) * 2011-06-20 2016-07-26 Texas Instruments Incorporated Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency
US8476947B2 (en) 2011-11-14 2013-07-02 Altera Corporation Duty cycle distortion correction circuitry
WO2013097211A1 (zh) * 2011-12-31 2013-07-04 大洋电机新动力科技有限公司 一种带自动补偿的窄脉冲过滤电路及其应用的电机控制器
ITUB20159405A1 (it) * 2015-12-23 2017-06-23 St Microelectronics Srl Circuito e metodo di generazione di un segnale di clock con regolazione del duty cycle
US10998896B2 (en) * 2017-11-15 2021-05-04 Texas Instruments Incorporated Clock doublers with duty cycle correction
EP3573241B1 (de) * 2018-05-24 2022-08-03 The Swatch Group Research and Development Ltd Referenzoszillator mit variablem zyklischem tastverhältnis, frequenzgenerator und signalempfänger mit diesem referenzoszillator
US10511313B1 (en) * 2019-03-04 2019-12-17 Goke Taiwan Research Laboratory Ltd. Phase-detecting method and circuit for testing a delay locked loop/delay line

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479216A (en) * 1982-12-22 1984-10-23 At&T Bell Laboratories Skew-free clock circuit for integrated circuit chip
DE4020977C2 (de) * 1990-07-02 1992-08-06 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De
WO1995015030A1 (en) * 1993-11-24 1995-06-01 Nokia Telecommunications Oy Method and device for symmetrizing a clock signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3952236A (en) * 1974-07-19 1976-04-20 General Electric Company Vehicle speed regulation system
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
US5081428A (en) * 1991-03-29 1992-01-14 Codex Corp. Voltage controlled oscillator having 50% duty cycle clock

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479216A (en) * 1982-12-22 1984-10-23 At&T Bell Laboratories Skew-free clock circuit for integrated circuit chip
DE4020977C2 (de) * 1990-07-02 1992-08-06 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De
WO1995015030A1 (en) * 1993-11-24 1995-06-01 Nokia Telecommunications Oy Method and device for symmetrizing a clock signal

Also Published As

Publication number Publication date
DE19822374A1 (de) 1999-08-26
US6060922A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
DE19822374C2 (de) Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion
DE19822373C2 (de) Frequenzvervielfachungsschaltung und -verfahren
DE69120562T2 (de) Subnanosekunde kalibrierte Verzögerungsleitungsstruktur
DE69404255T2 (de) Quadraturoszillator
DE3789199T2 (de) TTL/CMOS-kompatible Eingangspufferschaltung.
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE69200189T2 (de) Phasendetektor.
DE3924593A1 (de) Verzoegerungseinrichtung
DE69202734T2 (de) Spannungsgesteuerter Oszillator.
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE4321315C1 (de) Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
DE19926588B4 (de) Integriertes Schaltkreisbauelement
DE4231175C1 (de) Anordnung zur Taktrückgewinnung
DE19882086B4 (de) Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie
DE3024936C2 (de) Wechselspannungsverstärker in Form einer integrierten Schaltung
DE102008009622A1 (de) Spannungsgesteuerter Oszillator
DE19818021A1 (de) Eingangspuffer mit einer Hysteresecharakteristik
DE2514462B2 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE19751301A1 (de) Schmitt-Triggerschaltung mit einstellbarer Triggerspannung sowie Einstellverfahren hierfür
DE3787762T2 (de) Komparator mit einer Spannungsdrift-Kompensationsschaltung.
DE69735659T2 (de) Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung
DE2210152B2 (de) In seiner Frequenz spannungssteuerbarer Sägezahngenerator
DE3879524T2 (de) Stromspitzenbeschraenkung in dynamischen cmos-schaltungen.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TRANSPACIFIC IP LTD., TAIPEH/T AI-PEI, TW

8328 Change in the person/name/address of the agent

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201