KR100959861B1 - 인버터 듀티 제어용 회로 - Google Patents

인버터 듀티 제어용 회로 Download PDF

Info

Publication number
KR100959861B1
KR100959861B1 KR1020080090387A KR20080090387A KR100959861B1 KR 100959861 B1 KR100959861 B1 KR 100959861B1 KR 1020080090387 A KR1020080090387 A KR 1020080090387A KR 20080090387 A KR20080090387 A KR 20080090387A KR 100959861 B1 KR100959861 B1 KR 100959861B1
Authority
KR
South Korea
Prior art keywords
inverter
switch
duty
node
terminal
Prior art date
Application number
KR1020080090387A
Other languages
English (en)
Other versions
KR20100031341A (ko
Inventor
성광희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080090387A priority Critical patent/KR100959861B1/ko
Publication of KR20100031341A publication Critical patent/KR20100031341A/ko
Application granted granted Critical
Publication of KR100959861B1 publication Critical patent/KR100959861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 인버터 듀티 제어용 회로에 관한 것으로, 보다 상세하게는 주파수 결정단자에 전류가 유입될 수 있도록 회로를 구성하여 듀티가 줄어들면 주파수 결정단자에 전류를 유입시킴으로써 동작주파수를 감소시켜 다시 듀티를 증가시킴으로써 에이징 정도 또는 부하 특성에 관계없이 동일한 듀티를 유지할 수 있도록 한 인버터 듀티 제어용 회로에 관한 것이다.
또한, 본 발명은 최대값 뿐 아니라, 원하는 값의 듀티를 항상 일정하게 설정할 수 있고, 구동 초기에 과도하게 높은 듀티를 사용함으로써 발생되는 출력 전류가 감소하고, 인버터 IC 제어 범위를 벗어나는 문제점을 해결한 인버터 듀티 제어용 회로에 관한 것이다.
또한, 본 발명은 듀티 제어를 통해 출력 전류를 안정화시키고, FET, 트랜스 등 인버터의 소자의 발열문제를 해결한 인버터 듀티 제어용 회로에 관한 것이다.
이를 위하여, 본 발명에 의한 인버터 듀티 제어용 회로는, 입력 전압 단자; 제 1 저항 및 제 2 저항을 포함하고, 제 1 노드에 연결되어 상기 입력 전압 단자의 전압을 분배시키는 전압 분배부; 상기 제 1 노드, 제 2 노드, 및 제 3 노드에 연결되는 제 1 스위치; 상기 제 3 노드 및 접지(ground)에 연결되는 제 1 커패시터; 접지 및 상기 제 3 노드에 연결되는 제 2 스위치; 상기 인버터의 듀티를 감지하는 감지 단자; 상기 인버터의 동작주파수를 결정하기 위한 주파수 결정 단자; 및 상기 제 1 노드, 상기 제 2 노드, 및 상기 제 2 스위치에 연결되고, 상기 감지 단자의 전압 레벨이 감소하면 상기 주파수 결정 단자에 전류를 유입시키는 전류 유입부;를 포함하는 것을 특징으로 한다.
인버터, 듀티 제어

Description

인버터 듀티 제어용 회로{Circuit for controlling duty of inverter}
본 발명은 인버터 듀티 제어용 회로에 관한 것으로, 보다 상세하게는 주파수 결정단자에 전류가 유입될 수 있도록 회로를 구성하여 듀티가 줄어들면 주파수 결정단자에 전류를 유입시킴으로써 동작주파수를 감소시켜 다시 듀티를 증가시킴으로써 에이징 정도 또는 부하 특성에 관계없이 동일한 듀티를 유지할 수 있도록 한 인버터 듀티 제어용 회로에 관한 것이다.
또한, 본 발명은 최대값 뿐 아니라, 원하는 값의 듀티를 항상 일정하게 설정할 수 있고, 구동 초기에 과도하게 높은 듀티를 사용함으로써 발생되는 출력 전류가 감소하고, 인버터 IC 제어 범위를 벗어나는 문제점을 해결한 인버터 듀티 제어용 회로에 관한 것이다.
또한, 본 발명은 듀티 제어를 통해 출력 전류를 안정화시키고, FET, 트랜스 등 인버터의 소자의 발열문제를 해결한 인버터 듀티 제어용 회로에 관한 것이다.
일반적으로 LCD(Liquid Crystal Display) 모니터 및 LCD TV에 사용되는 LCD는 인가전압에 따른 액정의 투과도의 변화를 이용하여 각종 장치에서 발생되는 여러가지 전기적인 정보를 시각정보로 변환시켜 전달하는 전기소자로 자기발광성이 없어 후광이 필요하지만 소비전력이 적고, 휴대용으로 편리해 널리 쓰이는 평판 디스플레이의 일종이다.
이러한 특성을 갖는 LCD는 정확한 영상을 전달하기 위하여 빛을 보조해 주기 위한 백라이트가 필요하며, 상기 백라이트로는 CCFL(Cold Cathode Fluorescent Lamp: 냉음극 형광 램프) 또는 EEFL(External Electrode Fluorescent Lamp: 외부 전극 형광 램프) 등이 사용된다.
또한, 상기 백라이트로 사용되는 CCFL 또는 EEFL의 휘도를 균일하게 유지시키기 위하여 이들 모두에게 동일하고 일정한 크기를 갖는 전류를 공급하기 위한 인버터가 사용된다.
특히 인버터가 안정적으로 동작하기 위하여 인버터 소자, 예를 들어 스위치로서 기능하는 FET, LCD 램프에 구동전류를 제공하는 트랜스의 발열문제를 해결하는 것이 중요하며, 이를 위하여는 인버터의 듀티를 제어할 필요가 있다.
이하, 종래 방식에 따른 인버터 듀티 제어용 회로에 대하여 첨부된 도면을 참조하여 보다 상세히 설명하기로 한다.
도 1은 종래 방식에 따른 인버터 듀티 제어용 회로(100)의 회로도이다.
도 1의 종래 방식에 따른 인버터 듀티 제어용 회로(100)는 인버터의 듀티를 제어할 목적으로 인버터 IC에 부가된 회로로서, 듀티의 최대값을 사용하기 위해 초기에 최대값보다 높게 듀티를 설정하고 그로 인하여 동작 주파수를 증가시켜 최대값보다 높게 설정된 듀티를 최대값 수준으로 감소시키는 원리로 동작하며, 감지 단 자(110), 주파수 결정 단자(120), 제 1 저항(111), 제 2 저항(112), 제 3 저항(121), 및 FET 스위치(122)를 포함하는 구성으로 이루어진다.
감지 단자(110)는 인버터의 듀티를 감지하여 듀티가 높으면 높은 전압 레벨을 출력하고, 듀티가 낮으면 낮은 전압 레벨을 출력하는 단자이다. 초기에 최대값보다 높게 설정된 듀티로 인해 감지 단자(110)의 전압 레벨은 높아지게 된다. 제 1 노드(101)는 제 1 저항(111), 제 2 저항(112) 및 FET 스위치(122)의 게이트에 연결된 노드로서, 감지 단자(110)의 전압값이 직렬 연결된 두 저항(111, 112)의 비에 따라 분배되어 인가된다. 이와 같이 감지 단자(110)의 전압 레벨이 상승하면, 제 1 노드(101)의 전압도 상승하여 FET 스위치의 게이트-소스간의 전압차가 FET 스위치의 문턱전압(Vt)보다 커지게 되어 FET 스위치는 도통(turn on)된다.
따라서 제 3 저항(121)은 일단은 주파수 결정 단자(120)에 연결되고, 타단은 접지된다. 주파수 결정 단자(120)에는 원래 일단이 접지되고, 타단이 주파수 결정 단자(120)에 연결된 인버터 내부 저항(131)이 연결되어 있는데, 이와 같이 FET 스위치(120)가 도통되면 제 3 저항(121)과 인버터 내부 저항(131)이 병렬로 연결되어 주파수 결정 단자(120)에서 바라본 합성 저항값은 감소하게 된다.
인버터 IC의 특성에 기인하여 주파수 결정 단자(120)에서의 저항값이 감소하면 인버터의 동작 주파수는 증가하는 관계가 있다.
또한, 동작 주파수가 증가한다는 것은 인버터의 이득(gain)이 증가하는 것을 의미하며 이득이 증가하면 듀티가 감소해도 동일한 출력을 낼 수 있는바, 동일한 출력을 낸다는 조건 하에 동작 주파수가 증가하면 듀티는 감소하게 된다.
따라서, 초기에 최대값보다 높게 설정된 듀티는 동작 주파수의 증가로 인하여 감소하여 최대값 수준으로 감소한다.
인버터의 에이징(aging)에 따라 인버터 소자의 온도는 상승하고, 이에 따라 부하(load)가 작아진다. 부하가 작아지면, 보다 적은 듀티로도 동일한 출력을 낼 수 있는바, 인버터의 에이징에 따라 인버터의 듀티는 감소하게 된다.
인버터의 듀티가 감소하면, 상기 감지 단자(110)의 전압 레벨이 낮아지고, 이에 따라 제 1 노드(101)에 인가되는 전압, 즉, FET 스위치(122)의 게이트에 인가되는 전압 역시 감소하게 된다. 게이트에 인가되는 전압이 FET 스위치(122)의 문턱 전압보다 낮아지면 FET 스위치(122)는 차단된다.
이에 따라, 주파수 결정 단자(120)와 제 3 저항(121)을 잇는 경로는 끊어지게 되어 주파수 결정 단자(120)에서는 기존에 연결되어 있던 저항(131)만 보이게 되어 동작주파수는 설정된 본래값으로 되돌아가게 된다.
그러나, 이러한 종래 방식에 따른 인버터 듀티 제어용 회로(100)는 다음과 같은 문제점이 있다.
첫째, 듀티의 최대값을 사용하기 위해 구동 초기에 무리하게 큰 듀티를 사용해야하는 문제점이 있다.
둘째, 본 회로(100)는 인버터의 구동 초기에만 작동하고, 에이징 후 듀티가 감소하면, FET 스위치가 차단되어 동작주파수가 원래 설정되어 있던 값으로 돌아가게 되어 감소한 듀티를 다시 증가시킬 수 없다.
셋째, 부하 특성에 따라 초기 듀티를 최대값으로 재설정해야하는 단점이 있 다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 주파수 결정단자에 전류가 유입될 수 있도록 회로를 구성하여 듀티가 줄어들면 주파수 결정단자에 전류를 유입시킴으로써 동작주파수를 감소시켜 다시 듀티를 증가시킴으로써 에이징 정도 또는 부하 특성에 관계없이 동일한 듀티를 유지할 수 있도록 한 인버터 듀티 제어용 회로를 제공함에 그 목적이 있다.
또한, 본 발명은 최대값 뿐 아니라, 원하는 값의 듀티를 항상 일정하게 설정할 수 있고, 구동 초기에 과도하게 높은 듀티를 사용함으로써 발생되는 출력 전류가 감소하고, 인버터 IC 제어 범위를 벗어나는 문제점을 해결한 인버터 듀티 제어용 회로를 제공함에 그 목적이 있다.
또한, 본 발명은 듀티 제어를 통해 출력 전류를 안정화시키고, FET, 트랜스 등 인버터의 소자의 발열문제를 해결한 인버터 듀티 제어용 회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로서 본 발명에 따른 인버터 듀티 제어용 회로는: 입력 전압 단자; 제 1 저항 및 제 2 저항을 포함하고, 제 1 노드에 연결되어 상기 입력 전압 단자의 전압을 분배시키는 전압 분배부; 상기 제 1 노드, 제 2 노드, 및 제 3 노드에 연결되는 제 1 스위치; 상기 제 3 노드 및 접지(ground)에 연결되는 제 1 커패시터; 접지 및 상기 제 3 노드에 연결되는 제 2 스위치; 상기 인버터의 듀티를 감지하는 감지 단자; 상기 인버터의 동작주파수를 결정하기 위한 주파수 결정 단자; 및 상기 제 1 노드, 상기 제 2 노드, 및 상기 제 2 스위치에 연결되고, 상기 감지 단자의 전압 레벨이 감소하면 상기 주파수 결정 단자에 전류를 유입시키는 전류 유입부;를 포함하는 것을 특징으로 한다.
여기서, 상기 전류 유입부는: 상기 제 1 노드, 상기 제 2 노드, 및 상기 제 2 스위치에 연결되는 제 3 스위치; 및 상기 주파수 결정 단자 및 상기 제 3 스위치에 연결되는 제 3 저항;을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 감지 단자의 전압 레벨이 증가하면, 상기 제 1 스위치 및 상기 제 2 스위치는 도통되고 상기 제 3 스위치는 차단되는 것을 특징으로 할 수 있다.
여기서, 상기 제 1 스위치 및 상기 제 2 스위치는 도통되고 상기 제 3 스위치는 차단되면, 상기 인버터의 동작주파수가 증가하여 상기 인버터의 듀티가 감소하는 것을 특징으로 할 수 있다.
또한, 상기 감지 단자의 전압 레벨이 감소하면, 상기 제 1 스위치 및 상기 제 2 스위치는 차단되고 상기 제 3 스위치는 도통되는 것을 특징으로 할 수 있다.
여기서, 상기 제 1 스위치 및 상기 제 2 스위치는 차단되고 상기 제 3 스위치는 도통되면, 상기 주파수 결정 단자로 전류가 유입되고 상기 인버터의 동작 주파수가 감소하여 상기 인버터의 듀티가 증가하는 것을 특징으로 할 수 있다.
또한, 상기 제 1 스위치, 상기 제 2 스위치, 및 상기 제 3 스위치는 BJT(Bipolar Junction Transistor), FET(Field Effect Transistor), 및 제어 IC(integrated circuit) 중 어느 하나인 것을 특징으로 할 수 있다.
또한, 상기 인버터 듀티 제어용 회로는 상기 제 1 노드 및 접지에 연결되는 제 2 커패시터를 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 인버터 듀티 제어용 회로는 주파수 결정단자에 전류가 유입될 수 있도록 회로를 구성하여 듀티가 줄어들면 동작주파수를 감소시켜 다시 듀티를 증가시킴으로써 에이징 정도 또는 부하 특성에 관계없이 동일한 듀티를 유지할 수 있도록 한 인버터 듀티 제어용 회로를 제공한다.
또한, 본 발명은 최대값 뿐 아니라, 원하는 값의 듀티를 항상 일정하게 설정할 수 있고, 구동 초기에 과도하게 높은 듀티를 사용함으로써 발생되는 출력 전류가 감소하고, 인버터 IC 제어 범위를 벗어나는 문제점을 해결한 인버터 듀티 제어용 회로를 제공한다.
또한, 본 발명은 듀티 제어를 통해 출력 전류를 안정화시키고, FET, 트랜스 등 인버터의 소자의 발열문제를 해결한 인버터 듀티 제어용 회로를 제공한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.
특히, 이하의 일 실시예에서는 제 1 스위치, 제 2 스위치, 및 제 3 스위치가 BJT(Bipolar Junction Transistor)인 경우에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로(200)의 회로도 를 나타낸다.
도 2에 나타낸 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로(200)는 전압 분배부(240), 제 1 스위치(211), 제 1 커패시터(213), 제 2 스위치(212), 및 전류 유입부(250)를 포함한다.
도 3은 상기 제 1 스위치(211) 및 상기 제 2 스위치(212)가 BJT인 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로(200)를 나타낸 것이다.
도 2 및 도 3의 전압 분배부(240)는 제 1 노드(201)에 연결되고, 제 1 저항(242) 및 제 2 저항(243)을 포함하여 입력 전압 단자(241)의 전압을 분배시키는 기능을 한다.
도 3의 제 1 스위치(211)인 BJT의 에미터는 제 2 노드(202)에 연결되고, 베이스는 제 1 노드(201)에 연결되며, 콜렉터는 제 3 노드(203)에 연결된다.
제 1 커패시터(213)의 일단은 상기 제 3 노드에 연결되고, 타단은 접지되어 있으며, 후술할 제 2 스위치(212)인 BJT의 베이스에 전압을 공급하는 기능을 한다.
제 2 스위치(212)인 BJT의 에미터는 접지되고, 베이스는 제 3 노드(203)에 연결되며, 콜렉터는 후술할 전류 유입부(250)에 연결된다.
전류 유입부(250)는 제 1 노드(201), 제 2 노드(202), 및 제 2 스위치(212)에 연결되어 인버터의 튜티를 감지하는 감지 단자(210)의 전압 레벨이 감소하면 인버터의 동작주파수를 결정하기 위한 주파수 결정 단자(220)에 전류를 유입시키는 기능을 한다.
도 4는 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로의 전류 유입 부(250)의 회로도로서, 제 3 스위치(251) 및 제 3 저항(252)을 포함하여 이루어진다.
도 5는 상기 제 3 스위치(251)가 BJT인 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로의 전류 유입부(250)의 회로도이다. 도 5의 제 3 스위치(251)인 BJT의 에미터는 제 1 노드(201)에 연결되고, 베이스는 제 2 노드(202)에 연결되며, 콜렉터는 제 2 스위치(212)인 BJT의 콜렉터에 연결된다. 또한, 제 3 저항(252)의 일단은 주파수 결정 단자(220)에 연결되고, 타단은 제 3 스위치(251)인 BJT의 콜렉터에 연결된다.
도 6는 전압 분배부(240) 및 전류 유입부(250)의 구조를 포함시켜 나타낸 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로(200)의 회로도이고, 도 7은 도 6의 제 1 스위치(211), 제 2 스위치(212), 및 제 3 스위치(251)가 BJT인 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로(200)의 회로도이다.
또한, 본 발명에 따른 인버터 듀티 제어용 회로(200)는 제 2 커패시터(214)를 더 포함할 수 있다. 제 2 커패시터(214)의 일단은 제 1 노드(201)에 연결되고, 타단은 접지되어 있다. 이는 제 1 스위치(211)인 BJT의 베이스에 좀더 안정적인 전압 레벨을 제공하기 위한 것이다. 도 7의 회로에서 제 2 커패시터(214)를 더 포함한 인버터 듀티 제어용 회로(300)의 회로도를 도 8에 나타내었다.
도 7에서 인버터의 듀티가 증가하면, 감지 단자(210)의 전압 레벨이 증가한다. 여기서, 감지 단자(210)의 기능은 종래의 인버터 듀티 제어용 회로(100)의 감지 단자(110)와 동일하다. 감지 단자(210)의 전압 레벨이 증가하면, 제 2 노 드(202)에 인가되는 전압의 값이 증가하고, 이는 제 1 스위치(211)인 BJT의 에미터에 인가되는 전압이 증가한다는 것을 의미한다. 제 1 스위치(211)인 BJT의 에미터와 베이스의 전압 차가 제 1 스위치(211)인 BJT를 차단 모드(cut-off mode)에서 액티브 모드(active mode)로 전환하기에 충분할 만큼(예를 들어, 0.7V) 커지면, 제 1 스위치(211)인 BJT는 도통된다.
제 1 스위치(211)인 BJT가 도통되면 제 1 커패시터(213)의 양단에 전압이 인가되어, 제 2 스위치(212)인 BJT의 베이스에 전압이 인가된다. 제 2 스위치(212)인 BJT의 베이스와 에미터의 전압차가 증가하여 제 2 스위치(212)인 BJT가 액티브 모드로 전환되면, 제 2 스위치(212)인 BJT는 도통된다. 전류 유입부(250)의 제 3 스위치(251)인 BJT는 베이스에 공급된 전압이 증가하였으므로 차단된다.
제 2 스위치(212)인 BJT가 도통되면, 전류 유입부(250)의 제 3 저항(252)은 일단은 주파수 결정단자(220)에 연결되고, 타단은 접지된다. 한편, 인버터 내부에는 인버터 IC(230) 및 인버터 내부 저항(231)이 구비되며, 인버터 내부 저항(231)의 일단은 주파수 결정단자(220)에 연결되고, 타단은 접지되어 있다. 제 2 스위치(212)인 BJT의 도통에 의하여 주파수 결정단자(220)와 접지(ground) 사이에는 제 3 저항(252)과 인버터 내부 저항(231)이 병렬로 연결되게 되며, 이에 따라 주파수 결정단자(220)에서 바라본 저항값은 감소하게 된다.
상기 종래 방식에 따른 인버터 듀티 제어용 회로(100)에서 언급한대로, 인버터 IC 특성에 의해 주파수 결정단자(220)에서의 저항값이 감소하면, 인버터의 동작주파수가 증가하게 된다. 또한, 인버터의 동작주파수가 증가하면 이득이 커지게 되 어 인버터의 듀티는 감소하게 된다. 따라서, 인버터의 듀티가 증가한 경우 종래 방식에 따른 인버터 듀티 제어용 회로(100)와 동일한 원리에 의해 듀티는 다시 감소한다.
한편, 인버터의 듀티가 감소한 경우, 감지 단자(210)의 전압 레벨이 감소하며, 이에 따라 제 1 스위치(211)인 BJT의 에미터에 인가되는 전압이 감소하며, 에미터와 베이스의 전압차가 액티브 모드를 유지하기 위한 최소값(예를 들어, 0.7V)보다 작아지면 제 1 스위치(211)인 BJT는 차단된다.
제 1 스위치(211)인 BJT가 차단되면, 제 2 스위치(212)인 BJT의 베이스에 인가되는 전압이 감소하기 시작하며, 베이스와 에미터의 전압차가 액티브 모드를 유지하기 위한 최소값보다 작아지면 제 2 스위치(212)인 BJT 역시 차단된다.
한편, 제 3 스위치(251)인 BJT의 에미터에는 입력 전압 단자(241)가 제 1 저항(242) 및 제 2 저항(243)에 의하여 분배된 값이 인가되며, 베이스에는 감지 단자(210)의 전압이 인가되므로, 에미터와 베이스의 전압차는 점점 증가하게 된다.
제 3 스위치(251)인 BJT의 에미터와 베이스의 전압차가 제 3 스위치(251)인 BJT를 액티브 모드로 전환할 수 있을 만큼 커지면, 제 3 스위치(251)인 BJT는 도통되어, 제 3 저항(252)은 일단이 주파수 결정단자(220)에 연결되고, 타단은 제 1 노드(201)에 연결된다. 따라서, 제 1 노드(201)로부터 제 3 저항(252)을 거쳐 주파수 결정단자(220)로 전류가 유입되며, 인버터 IC 특성상 이와 같이 전류가 유입되면 인버터의 동작주파수는 감소하게 된다. 따라서, 인버터의 듀티는 다시 증가한다.
이상에서는 스위치가 BJT인 경우에 대해서만 설명하였으나, BJT 대신 FET(Field Effect Transistor), 또는 제어 IC 등의 소자를 스위치로 사용할 수 있음은 당업자에게 자명하다고 할 것이다.
즉, 종래 방식의 인버터 듀티 제어용 회로(100)가 동작주파수를 증가시켜 최대값보다 높게 설정된 듀티를 최대값으로 낮추는 기능만 할 수 있었던 것에 비해, 본 발명에 의한 인버터 듀티 제어용 회로(200)는 듀티가 낮아진 경우 주파수 결정단자(220)에 전류를 유입시킴으로써 인버터의 동작 주파수를 감소시켜 인버터의 듀티를 다시 증가시킬 수 있도록 구성되어 있다.
따라서, 본 발명에 의한 인버터 듀티 제어용 회로(200)는 듀티의 최대값을 사용하다가 에이징에 따라 듀티가 감소하는 종래의 방식과는 달리, 에이징이나 부하 특성과 관계없이 원하는 만큼의 듀티를 항상 일정하게 유지시켜 준다. 또한, 본 발명은 최대값을 사용하기 위해 구동 초기에 과도하게 높은 듀티를 사용할 필요가 없기 때문에 과도하게 높은 듀티를 사용함으로써 발생되는 출력 전류가 감소하는 문제 및 인버터가 IC 제어 범위를 벗어나는 문제를 해결할 수 있다.
또한, 본 발명에 의한 인버터 듀티 제어용 회로(200)는 듀티 제어를 통해 출력 전류를 안정화시키고, FET, 트랜스 등 인버터의 소자의 발열문제를 해결할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 종래 방식에 따른 인버터 듀티 제어용 회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로의 회로도이다.
도 3은 도 2의 회로에서 제 1 스위치 및 제 2 스위치가 BJT인 경우의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로의 전류 유입부의 회로도이다.
도 5는 도 4의 회로에서 제 3 스위치가 BJT인 경우의 회로도이다.
도 6는 본 발명의 일 실시예에 따른 인버터 듀티 제어용 회로의 회로도이다.
도 7은 도 6의 회로에서 제 1 스위치, 제 2 스위치, 및 제 3 스위치가 BJT인 경우의 회로도이다.
도 8은 도 7의 회로에서 제 2 커패시터를 더 포함하는 인버터 듀티 제어용 회로의 회로도이다.
[도면의 주요 부호에 대한 설명]
200: 듀티 제어 회로 201: 제 1 노드
202: 제 2 노드 203: 제 3 노드
210: 감지 단자 211: 제 1 스위치
212: 제 2 스위치 213: 제 1 커패시터
214: 제 2 커패시터 220: 주파수 결정단자
230: 인버터 IC 231: 인버터 내부 저항
240: 전압 분배부 241: 입력 전압 단자 242: 제 1 저항 243: 제 2 저항
250: 전류 유입부 251: 제 3 스위치
252: 제 3 저항 300: 듀티 제어 회로

Claims (8)

  1. 인버터 듀티 제어용 회로에 있어서,
    입력 전압 단자;
    제 1 저항 및 제 2 저항을 포함하고, 제 1 노드에 연결되어 상기 입력 전압 단자의 전압을 분배시키는 전압 분배부;
    상기 제 1 노드, 제 2 노드, 및 제 3 노드에 연결되는 제 1 스위치;
    상기 제 3 노드 및 접지(ground)에 연결되는 제 1 커패시터;
    접지 및 상기 제 3 노드에 연결되는 제 2 스위치;
    상기 인버터의 듀티를 감지하는 감지 단자;
    상기 인버터의 동작주파수를 결정하기 위한 주파수 결정 단자; 및
    상기 제 1 노드, 상기 제 2 노드, 및 상기 제 2 스위치에 연결되고, 상기 감지 단자의 전압 레벨이 감소하면 상기 주파수 결정 단자에 전류를 유입시키는 전류 유입부;
    를 포함하는 인버터 듀티 제어용 회로.
  2. 제 1 항에 있어서,
    상기 전류 유입부는:
    상기 제 1 노드, 상기 제 2 노드, 및 상기 제 2 스위치에 연결되는 제 3 스 위치; 및
    상기 주파수 결정 단자 및 상기 제 3 스위치에 연결되는 제 3 저항;
    을 포함하는 인버터 듀티 제어용 회로.
  3. 제 2 항에 있어서,
    상기 감지 단자의 전압 레벨이 증가하면, 상기 제 1 스위치 및 상기 제 2 스위치는 도통되고 상기 제 3 스위치는 차단되는 인버터 듀티 제어용 회로.
  4. 제 3 항에 있어서,
    상기 제 1 스위치 및 상기 제 2 스위치는 도통되고 상기 제 3 스위치는 차단되면, 상기 인버터의 동작주파수가 증가하여 상기 인버터의 듀티가 감소하는 인버터 듀티 제어용 회로.
  5. 제 2 항에 있어서,
    상기 감지 단자의 전압 레벨이 감소하면, 상기 제 1 스위치 및 상기 제 2 스위치는 차단되고 상기 제 3 스위치는 도통되는 인버터 듀티 제어용 회로.
  6. 제 5 항에 있어서,
    상기 제 1 스위치 및 상기 제 2 스위치는 차단되고 상기 제 3 스위치는 도통되면, 상기 주파수 결정 단자로 전류가 유입되고 상기 인버터의 동작 주파수가 감소하여 상기 인버터의 듀티가 증가하는 인버터 듀티 제어용 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 스위치, 상기 제 2 스위치, 및 상기 제 3 스위치는 BJT(Bipolar Junction Transistor), FET(Field Effect Transistor), 및 제어 IC(Integrated Circuit) 중 어느 하나인 인버터 듀티 제어용 회로.
  8. 제 7 항에 있어서,
    상기 인버터 듀티 제어용 회로는 상기 제 1 노드 및 접지에 연결되는 제 2 커패시터를 더 포함하는 인버터 듀티 제어용 회로.
KR1020080090387A 2008-09-12 2008-09-12 인버터 듀티 제어용 회로 KR100959861B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080090387A KR100959861B1 (ko) 2008-09-12 2008-09-12 인버터 듀티 제어용 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080090387A KR100959861B1 (ko) 2008-09-12 2008-09-12 인버터 듀티 제어용 회로

Publications (2)

Publication Number Publication Date
KR20100031341A KR20100031341A (ko) 2010-03-22
KR100959861B1 true KR100959861B1 (ko) 2010-05-27

Family

ID=42181034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080090387A KR100959861B1 (ko) 2008-09-12 2008-09-12 인버터 듀티 제어용 회로

Country Status (1)

Country Link
KR (1) KR100959861B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315614A (en) 1993-05-03 1994-05-24 The Spectranetics Corporation Apparatus and method for soft focusing energy into an optical fiber array
KR980006791A (ko) * 1996-06-24 1998-03-30 새미 에스. 헤니그 듀티 사이클 피변조 제어 신호를 사용하는 버스 제어형 장치
US6060922A (en) 1998-02-20 2000-05-09 Industrial Technology Research Institute Duty cycle control buffer circuit with selective frequency dividing function
US6424178B1 (en) 2000-08-30 2002-07-23 Micron Technology, Inc. Method and system for controlling the duty cycle of a clock signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315614A (en) 1993-05-03 1994-05-24 The Spectranetics Corporation Apparatus and method for soft focusing energy into an optical fiber array
KR980006791A (ko) * 1996-06-24 1998-03-30 새미 에스. 헤니그 듀티 사이클 피변조 제어 신호를 사용하는 버스 제어형 장치
US6060922A (en) 1998-02-20 2000-05-09 Industrial Technology Research Institute Duty cycle control buffer circuit with selective frequency dividing function
US6424178B1 (en) 2000-08-30 2002-07-23 Micron Technology, Inc. Method and system for controlling the duty cycle of a clock signal

Also Published As

Publication number Publication date
KR20100031341A (ko) 2010-03-22

Similar Documents

Publication Publication Date Title
US5272327A (en) Constant brightness liquid crystal display backlight control system
US7612505B2 (en) Liquid crystal display backlight inverter
US20080088554A1 (en) Driving device of backlight unit, liquid crystal display apparatus having the same, and control method thereof
WO2015027533A1 (zh) 背光驱动电路及液晶显示装置
WO2014172986A1 (zh) Led背光源及液晶显示装置
CN101277570B (zh) 荧光灯驱动方法和装置
KR100943863B1 (ko) Ｐｔｃ 소자를 이용한 ｌｅｄ조명 온도보상 정전류 보정회로
US7994738B2 (en) Display driving circuit
TWI580304B (zh) 用於ｌｅｄ陣列斷開之偵測電路及使用該偵測電路之ｌｅｄ驅動裝置
KR100671453B1 (ko) 복수의 냉음극관 형광램프 구동용 백라이트 인버터
KR100959861B1 (ko) 인버터 듀티 제어용 회로
US7663599B1 (en) Driving circuit for LED backlight system
US7298093B2 (en) Method and device for driving CCFL circuit
US7944154B2 (en) Fluorescent tube power supply and backlight
KR100613997B1 (ko) 백 라이트 구동용 인버터의 구동 주파수 제어 회로
US7456587B2 (en) Digital controlled light source driving apparatus
JP2000243586A (ja) 冷陰極管点灯用インバータ
KR101683875B1 (ko) 발광 다이오드용 전원 공급 장치
KR20080062534A (ko) 백라이트 유닛 구동장치
US8106605B2 (en) Backlight control circuit
KR100818125B1 (ko) 액정 표시장치의 백라이트 구동회로용 방전회로
KR100956245B1 (ko) 주파수 조절장치 및 이를 포함하는 인버터
KR100858690B1 (ko) 인버터
KR101007037B1 (ko) 램프 구동 장치
US20090140664A1 (en) Backlight driving method and display apparatus using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee