TWI678886B - 比較器 - Google Patents

比較器 Download PDF

Info

Publication number
TWI678886B
TWI678886B TW108119417A TW108119417A TWI678886B TW I678886 B TWI678886 B TW I678886B TW 108119417 A TW108119417 A TW 108119417A TW 108119417 A TW108119417 A TW 108119417A TW I678886 B TWI678886 B TW I678886B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
coupled
output voltage
node
Prior art date
Application number
TW108119417A
Other languages
English (en)
Other versions
TW202046639A (zh
Inventor
王信傑
Sin-Jie Wang
陳忠宏
Chung-Hung Chen
林雅婷
Ya-Ting Lin
賴一丞
Yi-Cheng Lai
李泰成
Tai-Cheng Lee
Original Assignee
友達光電股份有限公司
Au Optronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corp. filed Critical 友達光電股份有限公司
Priority to TW108119417A priority Critical patent/TWI678886B/zh
Application granted granted Critical
Publication of TWI678886B publication Critical patent/TWI678886B/zh
Priority to CN201911420269.4A priority patent/CN111313873B/zh
Publication of TW202046639A publication Critical patent/TW202046639A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

比較器包括：一第一電晶體與一第二電晶體，分別用以接收一第一差動輸入信號與一第二差動輸入信號；一第三電晶體，耦接至該第一電晶體與一第一輸出電壓；一第四電晶體，耦接至該第二電晶體與一第二輸出電壓，其中，該第三電晶體與該第四電晶體彼此交叉耦合；一第五電晶體，耦接至該第一電晶體與一第一節點電壓；一第六電晶體，耦接至該第二電晶體與一第二節點電壓，其中，該第五電晶體與該第六電晶體彼此交叉耦合。透過該第三電晶體與該第四電晶體的交叉耦合對該第一輸出電壓與該第二輸出電壓進行正回授。透過該第五電晶體與該第六電晶體的交叉耦合對該第一節點電壓與該第二節點電壓進行正回授。

Description

比較器
本發明是有關於一種比較器。
現代都會人生活作息紊亂、飲食習慣、工作繁忙而疏於運動使得發生心血管疾病、糖尿病、腎功能、泌尿道問題機率提高，相對罹患癌症的機率增加等等生理問題產生。
隨時監測生理訊息與篩檢而進行早期治療是未來預防醫學所追求的要素之一，生物感測器在這觀點上則具有它相對優點以符合臨床的需求。
因此，生物檢測需求除了追求精確性外，快速結果的取得方式與測試儀器研發也成為目標之一。
根據本案一實施例，提出一種比較器，包括：一第一電晶體與一第二電晶體，分別用以接收一第一差動輸入信號與一第二差動輸入信號；一第三電晶體，耦接至該第一電晶體與一第一輸出電壓；一第四電晶體，耦接至該第二電晶體與一第二輸出電壓，其中，該第三電晶體與該第四電晶體彼此交叉耦合；一第五電晶體，耦接至該第一電晶體與一第一節點電壓；一第六電晶體，耦接至該第二電晶體與一第二節點電壓，其中，該第五電晶體與該第六電晶體彼此交叉耦合； 以及一阻抗電路，耦接至該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第一輸出電壓、該第二輸出電壓、該第一節點電壓與該第二節點電壓。透過該第三電晶體與該第四電晶體的交叉耦合對該第一輸出電壓與該第二輸出電壓進行正回授。透過該第五電晶體與該第六電晶體的交叉耦合對該第一節點電壓與該第二節點電壓進行正回授。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100‧‧‧比較器
Mb、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11與M12‧‧‧電晶體
Vin與Vip‧‧‧差動輸入信號
CK、
Figure TWI678886B_D0001
‧‧‧時脈信號
X、Y‧‧‧輸出電壓
W、Z‧‧‧節點電壓
VCC、VDD‧‧‧操作電壓
Vz、Vw、Vx、Vy‧‧‧電壓
第1圖顯示根據本案一示範性實施例的比較器的電路架構圖。
第2A圖與第2B圖分別顯示根據本案一示範性實施例的比較器的操作示意圖。
第3圖顯示根據本案一示範性實施例的比較器的增益示意圖。
第4圖顯示根據本案一示範性實施例的比較器信號波形圖與傳統比較器信號波形圖。
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地 實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖顯示根據本案一示範性實施例的比較器100的電路架構圖。比較器100例如可應用於生物感測器的過取樣類比數位轉換器(Oversampling Analog-to-digital converter)內。生物感測器例如具有2個探針，分別接觸至待測者的參考端(例如手)與受測端(例如，當生物感測器用以感測心跳時，則受測端探針接觸待測者的心臟)。
如第1圖所示，比較器100包括：電晶體Mb、M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11與M12。
電晶體Mb用以提供偏壓電流(亦可將電晶體Mb稱為偏壓源)。電晶體M1與M2分別接收差動輸入信號Vin與Vip，亦可稱為輸入級。電晶體M3-M6用以提供信號放大功能。電晶體M7-M10當成阻抗電路。電晶體M11與M12則是輸出偏移(offset)抵消級。
電晶體Mb具有：一源極，耦接至接地端；一汲極，耦接至電晶體M1與M2的源極；以及一閘極，接收一時脈信號CK。
電晶體M1具有：一源極，耦接至電晶體Mb的汲極；一汲極，耦接至電晶體M3與M5的源極；以及一閘極，接收差動輸入信號Vip。
電晶體M2具有：一源極，耦接至電晶體Mb的汲極；一汲極，耦接至電晶體M4與M6的源極；以及一閘極，接收差動輸入信號Vin。
電晶體M3具有：一源極，耦接至電晶體M1的汲極；一汲極，耦接至輸出電壓X與電晶體M4的閘極；以及一閘極，耦接至輸出電壓Y。
電晶體M4具有：一源極，耦接至電晶體M2的汲極；一汲極，耦接至輸出電壓Y與電晶體M3的閘極；以及一閘極，耦接至輸出電壓X。
電晶體M5具有：一源極，耦接至電晶體M1的汲極；一汲極，耦接至節點電壓W與電晶體M6的閘極；以及一閘極，耦接至節點電壓Z。
電晶體M6具有：一源極，耦接至電晶體M2的汲極；一汲極，耦接至節點電壓Z與電晶體M5的閘極；以及一閘極，耦接至節點電壓W。
電晶體M7具有：一源極，耦接至輸出電壓X；一汲極，耦接至操作電壓VDD；以及一閘極，耦接至節點電壓W。
電晶體M8具有：一源極，耦接至輸出電壓Y；一汲極，耦接至操作電壓VDD；以及一閘極，耦接至節點電壓Z。
電晶體M9具有：一源極，耦接至節點電壓W；一汲極，耦接至操作電壓VCC；以及一閘極，耦接至節點電壓W。
電晶體M10具有：一源極，耦接至節點電壓Z；一汲極，耦接至操作電壓VCC；以及一閘極，耦接至節點電壓Z。
電晶體M11具有：一源極，耦接至節點電壓Z；一汲極，耦接至節點電壓W；以及一閘極，接收時脈信號
Figure TWI678886B_D0002
(其為時脈信號CK的反相信號)。
電晶體M12具有：一源極，耦接至輸出電壓Y；一汲極，耦接至輸出電壓X；以及一閘極，接收時脈信號
Figure TWI678886B_D0003
(其為時脈信號CK的反相信號)。
第2A圖與第2B圖分別顯示根據本案一示範性實施例的比較器的操作示意圖。第2A圖顯示當時脈信號CK為邏輯1時，根據本案一示範性實施例的比較器的操作示意圖。第2B圖顯示當時脈信號CK為邏輯0時，根據本案一示範性實施例的比較器的操作示意圖。
如第2A圖所示，當時脈信號CK為邏輯1時，電晶體Mb為導通，且電晶體M11與M12為關閉，此時的比較器100的電晶體M1-M10可以進行動態比較器輸出動作，其細節於此不重述。
如第2B圖所示，當時脈信號CK為邏輯0時，電晶體Mb為關閉，且電晶體M11與M12為導通。由於電晶體M11與M12為導通，使得輸出電壓X=輸出電壓Y=節點電壓W=節點電壓Z=VCC。此時的比較器100處於清除狀態，以抵消輸出偏移。
第3圖顯示根據本案一示範性實施例的比較器的增益示意圖。於本案一示範性實施例中，電晶體M3、M5、M7與M9可以視為一反相器，而電晶體M4、M6、M8與M10可以視為另一反相器，此兩個反相器的增益為(A0，τ0)，故而，對於輸出電壓X與輸出電壓Y的增益為G1，其中，公式如下：
Figure TWI678886B_D0004
Figure TWI678886B_D0005
亦即，當時脈信號CK=1時，透過電晶體M3與M4的交叉耦合對輸出電壓X與輸出電壓Y進行正回授。
此外，於本案示範性實施例中，當時脈信號CK=1時，更可以透過電晶體M5與M6的交叉耦合對節點電壓W與節點電壓Z進行正回授。也就是說，於本案示範性實施例中，可以同時對(1)節點電壓W與節點電壓Z；以及(2)輸出電壓X與輸出電壓Y進行正回授。如此可以電晶體減少M7-M10所造成的再生時間(regeneration time)。加速輸出電壓X和Y，使後級輸出(未示出)更快反應，提升操作頻率，增加整體電路頻寬。細言之，由於電晶體M9與M10的阻抗較大，節點電壓W與Z的電壓比輸出電壓X與Y的電壓小，由電晶體M3與M4先提供第一次回授，電晶體M5與M6才提供第二次的回授(但第二次回授的電壓增益比較小)。如此一來，同時做第一次與第二次回授，透過節點電壓W與Z的第一次回授提升第二次回授內使用到較大阻抗的M9與M10反應速度，之後影響輸出電壓X與Y以及整體電路的操作頻寬。
如第3圖所示，本案實施例比較器的增益放大G為G=G1*G2，其中，G1=gm3*ro7=gm4*ro8，其中，gm3與gm4分別代表電晶體M3與M4的跨導值，而ro7與ro8分別代表電晶體M7與M8 的等效電阻值，G2=gm5*ro9=gm6*ro10，其中，gm5與gm6分別代表電晶體M5與M6的跨導值，而ro9與ro10分別代表電晶體M9與M10的等效電阻值。故而，本案實施例比較器可有效提昇增益，加速比較器來輸出比較結果。
第4圖顯示根據本案一示範性實施例的比較器信號波形圖與傳統比較器信號波形圖。於第4圖中，Vw、Vz、Vx與Vy分別代表節點電壓W、節點電壓Z、輸出電壓X與輸出電壓Y。如第4圖所示，比較傳統輸出電壓X與本案實施例輸出電壓X可以看出，本案實施例輸出電壓X有較快反應。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (6)

  1. 一種比較器，包括：一第一電晶體與一第二電晶體，分別用以接收一第一差動輸入信號與一第二差動輸入信號；一第三電晶體，耦接至該第一電晶體與一第一輸出電壓；一第四電晶體，耦接至該第二電晶體與一第二輸出電壓，其中，該第三電晶體與該第四電晶體彼此交叉耦合；一第五電晶體，耦接至該第一電晶體與一第一節點電壓；一第六電晶體，耦接至該第二電晶體與一第二節點電壓，其中，該第五電晶體與該第六電晶體彼此交叉耦合；以及一阻抗電路，耦接至該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第一輸出電壓、該第二輸出電壓、該第一節點電壓與該第二節點電壓；其中，透過該第三電晶體與該第四電晶體的交叉耦合對該第一輸出電壓與該第二輸出電壓進行第一正回授；以及透過該第五電晶體與該第六電晶體的交叉耦合對該第一節點電壓與該第二節點電壓進行第二正回授。
  2. 如申請專利範圍第1項所述之比較器，更包括一偏壓源，耦接至該第一電晶體與該第二電晶體，用以提供一偏壓電流，該偏壓源受控於一時脈信號。
  3. 如申請專利範圍第2項所述之比較器，其中，該阻抗電路包括：一第七電晶體，耦接至該第一輸出電壓、一第一操作電壓與該第一節點電壓；一第八電晶體，耦接至該第二輸出電壓、該第一操作電壓與該第二節點電壓；一第九電晶體，耦接至該第一節點電壓與一第二操作電壓；以及一第十電晶體，耦接至該第二節點電壓與該第二操作電壓。
  4. 如申請專利範圍第3項所述之比較器，更包括：一第十一電晶體，耦接至該第二節點電壓、該第一節點電壓與一反相時脈號；以及一第十二電晶體，耦接至該第二輸出電壓，該第一輸出電壓與該反相時脈信號。
  5. 如申請專利範圍第4項所述之比較器，其中，當該時脈信號為邏輯1時，該偏壓源為導通，且該第十一電晶體與該第十二電晶體為關閉，該比較器的該第一電晶體至該第十電晶體進行動態比較器輸出。
  6. 如申請專利範圍第5項所述之比較器，其中，當該時脈信號為邏輯0時，該偏壓源為關閉，且該第十一電晶體與該第十二電晶體為導通，該第一輸出電壓等於該第二輸出電壓等於該第一節點電壓等於該第二節點電壓等於該第二操作電壓，且該比較器處於清除狀態，以抵消輸出偏移。
TW108119417A 2019-06-05 2019-06-05 比較器 TWI678886B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108119417A TWI678886B (zh) 2019-06-05 2019-06-05 比較器
CN201911420269.4A CN111313873B (zh) 2019-06-05 2019-12-31 比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108119417A TWI678886B (zh) 2019-06-05 2019-06-05 比較器

Publications (2)

Publication Number Publication Date
TWI678886B true TWI678886B (zh) 2019-12-01
TW202046639A TW202046639A (zh) 2020-12-16

Family

ID=69582566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119417A TWI678886B (zh) 2019-06-05 2019-06-05 比較器

Country Status (2)

Country Link
CN (1) CN111313873B (zh)
TW (1) TWI678886B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164125A1 (en) * 2005-01-21 2006-07-27 Broadcom Corporation Comparator with offset compensation
US20090153196A1 (en) * 2006-08-15 2009-06-18 International Business Machines Corporation Voltage comparator having improved kickback and jitter characteristics
US9455695B2 (en) * 2014-08-29 2016-09-27 International Business Machines Corporation High-speed comparator for analog-to-digital converter
US20190190507A1 (en) * 2017-12-15 2019-06-20 Qualcomm Incorporated Comparator for globally distributed regulators

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352937A (en) * 1992-11-16 1994-10-04 Rca Thomson Licensing Corporation Differential comparator circuit
TW423219B (en) * 1999-04-14 2001-02-21 Admtek Inc Offset comparator and method for forming same
JP4871753B2 (ja) * 2007-02-20 2012-02-08 エルピーダメモリ株式会社 電圧制御発振回路
US20170149424A1 (en) * 2015-11-25 2017-05-25 Texas Instruments Incorporated Ultra Low Power Reduced Coupling Clocked Comparator
CN107888171A (zh) * 2017-11-16 2018-04-06 上海北京大学微电子研究院 一种高速低回踢噪声动态比较器及电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164125A1 (en) * 2005-01-21 2006-07-27 Broadcom Corporation Comparator with offset compensation
US20090153196A1 (en) * 2006-08-15 2009-06-18 International Business Machines Corporation Voltage comparator having improved kickback and jitter characteristics
US9455695B2 (en) * 2014-08-29 2016-09-27 International Business Machines Corporation High-speed comparator for analog-to-digital converter
US20190190507A1 (en) * 2017-12-15 2019-06-20 Qualcomm Incorporated Comparator for globally distributed regulators

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2014年9月9日公開文件Labonnah Farzana Rahman, "A High-Speed and Low-Offset Dynamic Latch Comparator comparator offset auto zero" https://www.ncbi.nlm.nih.gov/pmc/articles/PMC4119709/
Labonnah Farzana Rahman, "A High-Speed and Low-Offset Dynamic Latch Comparator comparator offset auto zero" https://www.ncbi.nlm.nih.gov/pmc/articles// *

Also Published As

Publication number Publication date
CN111313873A (zh) 2020-06-19
CN111313873B (zh) 2023-03-21
TW202046639A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
US9853611B2 (en) Instrumentation amplifier with digitally programmable input capacitance cancellation
Zhang et al. A 300-mV 220-nW event-driven ADC with real-time QRS detection for wearable ECG sensors
JP6769548B2 (ja) 比較回路
Stornelli et al. A single current conveyor-based low voltage low power bootstrap circuit for ElectroCardioGraphy and ElectroEncephaloGraphy acquisition systems
JP2006067556A (ja) 基準電圧変動補償回路及び比較器
TWI678886B (zh) 比較器
Zare et al. A fully digital front-end architecture for ECG acquisition system with 0.5 V supply
TWI757656B (zh) 應用於生物電勢採集系統的電路
Cini et al. A high gain and low-offset current-mode instrumentation amplifier using differential difference current conveyors
KR102615524B1 (ko) 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로
CN111313871A (zh) 动态预放大电路和动态比较器
US9178499B2 (en) Low-power offset-stored latch
Puttananjegowda et al. The design of ultra low noise CMOS transimpedance amplifier for biosensing applications
Xu et al. Test signal generation for the calibration of analog front-end circuits in biopotential measurement applications
Seo et al. Design and Analysis of a Resistive Sensor Interface With Phase Noise-Energy-Resolution Scalability for a Time-Based Resistance-to-Digital Converter
JPH01175314A (ja) 入力インバータ回路
Toledo et al. A 300mV-Supply, 144nW-Power, 0.03 mm 2-Area, 0.2-PEF Digital-Based Biomedical Signal Amplifier in 180nm CMOS
Zahrai et al. On-chip digital calibration for automatic input impedance boosting during biopotential measurements
JPS6184110A (ja) 電圧比較器
Banik et al. A high-performance low-power two-stage OPAMP realized in 90nm CMOS process for biomedical application
Kiyoyama et al. A low current consumption CMOS latched comparator for body-implanted chip
Nazzal et al. On The Design of Low Power CMOS (SA-ADCs) for Biomedical Applications
KR100452643B1 (ko) 저전원에서 안정적으로 동작하는 비교 장치
Chen et al. A low noise CMOS charge sensitive preamplifier for MEMS capacitive accelerometer readout
Abdelfattah et al. A chopper instrumentation amplifier with fully symmetric negative capacitance generation feedback loop and online digital calibration for input impedance boosting