DE19531962C2 - Taktsignalverteilerschaltung - Google Patents

Description

Die Erfindung betrifft eine Taktsignalverteilerschaltung mit geringem Taktversatz.

Eine schnell integrierte Halbleiterschaltung, die auf ei­ ner Anzahl von Chips ausgebildet ist, enthält im allge­ meinen eine Taktsignalverteilerschaltung zum Zuführen eines Taktsignals mit geringem Taktversatz zu der integrierten Schaltung.

Fig. 1 zeigt ein Beispiel einer bekannten Taktsignalvertei­ lerschaltung, wie in IEEE Journal of Solid States Cir­ cuits, Vol. 23, Nr. 5, 1988, Seiten 1218-1223 beschrieben. Die Schaltung umfaßt eine spannungsgesteuerte Verzögerungs­ stufe 800, einen ersten Ausgangspuffer 809, eine feste Ver­ zögerungsstufe 817, einen zweiten Ausgangspuffer 811 und eine phasenstarre Schleife mit einem Phasenvergleicher 803, einer Ladungspumpenstufe 804 und einem Tiefpaßfilter 805.

Die spannungsgesteuerte Verzögerungsschaltung 800 ist ein­ gangsseitig mit einer Taktsignal-Eingangsleitung 815 und ausgangsseitig mit einer ersten Taktsignal-Ausgangsschal­ tung 816a verbunden. Die Verzögerungszeit der spannungsge­ steuerten Verzögerungsstufe 800 ist steuerbar in Abhängig­ keit von einem vom Tiefpaßfilter 805 abgegebenen Steuersi­ gnal. Der erste Ausgangspuffer 809 ist eingangsseitig mit der Taktsignal-Ausgangsleitung 816a und ausgangsseitig mit einer Taktsignal-Übertragungsleitung 813 verbunden, die zwischen zwei Chips vorgesehen ist und eine beträchtliche Länge hat und das Taktsignal mit einer beträchtlichen Pha­ senverzögerung überträgt. Die feste Verzögerungsstufe 817 ist eingangsseitig mit der Taktsignaleingangsleitung 815 und ausgangsseitig mit einer zweiten Taktsignalausgangslei­ tung 816b und dem Eingang des zweiten Ausgangspuffers 811 verbunden. Der Ausgang des zweiten Ausgangspuffer 811 ist mit einer zweiten Taktsignalübertragungsleitung 814 mit be­ trächtlicher Länge verbunden. Der Phasenvergleicher 803 vergleicht die Phasen der über die erste und zweite Taktsi­ gnalübertragungsleitung 813 und 814 übertragenen Taktsi­ gnale und erzeugt Ausgangssignale in Abhängigkeit von deren Phasendifferenz. Die Ladungspumpenstufe 804 empfängt die Ausgangssignale des Phasenvergleichers 803 und liefert ein von der Phasendifferenz abhängiges Ausgangssteuersignal an den Steuereingang der spannungsgesteuerten Verzögerungs­ stufe 800 über das Tiefpaßfilter 805.

Wenn die Differenz zwischen den parasitären Kapazitäten und widerständen der Taktsignalübertragungsleitungen 813 und 814 vernachlässigbar klein ist, wird durch die aus dem Pha­ senvergleicher 803, der Ladungspumpenstufe 804 und dem Tiefpaßfilter 805 bestehende phasenstarre Schleife die spannungsgesteuerte Verzögerungsstufe 800 so gesteuert, daß die Phase des ersten Taktsignalausgangs von der ersten Taktsignalausgangsleitung 816a gleich der Phase des zweiten Taktsignalausgangs von der zweiten Taktsignalausgangslei­ tung 816b wird. Insbesondere wenn die Phase des zweiten Taktsignals von der Leitung 814 der Phase des ersten Takt­ signals von der Leitung 813 voreilt, wird die Phasendiffe­ renz von dem Phasenvergleicher 803 detektiert, und anhand von dessen Ausgangssignal steuert die Ladungspumpenstufe 804 die spannungsgesteuerte Verzögerungsstufe 800 so, daß deren Verzögerungszeit herabgesetzt wird.

Wenn andererseits die Phase des ersten Taktsignals von der Leitung 813 der Phase des zweiten Taktsignals von der Lei­ tung 814 voreilt, steuert die Ladungspumpenstufe 804 die spannungsgesteuerte Verzögerungsstufe 800 so, daß deren Verzögerungszeit vergrößert wird. Somit sind im Normalzu­ stand die Phasen der beiden Ausgangstaktsignale von den Taktsignalausgangsleitungen 816a und 816b einander gleich, und es tritt im wesentlichen kein Taktversatz zwischen den Taktsignalausgangsleitungen auf.

Bei der in Fig. 1 gezeigten bekannten Taktsignalverteiler­ schaltung sind die Verhältnisse häufig so, daß die feste Verzögerungsstufe 817 und der zweite Ausgangspuffer 811 auf einem Halbleiterchip ausgebildet sind, während die span­ nungsgesteuerte Verzögerungsstufe 800, der erste Ausgangs­ puffer 809, der Phasenvergleicher 800, die Ladungspumpen­ stufe 804 und das Tiefpaßfilter 805 auf einem anderen Halb­ leiterchip angeordnet sind. In diesem Fall ist es schwie­ rig, eine gesamte Schaltungskonfiguration zu erhalten, bei der die Taktsignalübertragungsleitungen 813 und 814 gleiche Länge haben. Deshalb kann die Phasendifferenz zwischen den von den Taktsignalausgangsleitungen 816a und 816b geliefer­ ten Ausgangstaktsignale in einer schnellen integrierten Schaltung nicht vernachlässigt werden.

JP-5-26 80 17 Abstand A zeigt eine Schaltungsanordnung mit einer spannungsgesteuerten Verzögerungsstufe, einer ersten Signalübertragungsstrecke, eine zweite Signalübertragungs­ strecke, die mit dem Ausgang der Verzögerungsschaltung ver­ bunden ist und eine phasenstarre Schleife, die mit ihrem ersten Eingang mit dem Eingang der Verzögerungsschaltung und ihrem zweiten Eingang mit der zweiten Signalübertra­ gungsstrecke verbunden ist und ein Ausgangssignal erzeugt, daß von der Phasendifferenz der ihr zugeführten Eingangssi­ gnale abhängig ist.

Ähnliche Schaltungen sind bekannt aus JP 5-235714A, US 5105108 und US 5087829.

Der Erfindung liegt die Aufgabe zugrunde, eine Verzöge­ rungsschaltung für eine Taktsignalverteilerschaltung sowie eine Taktsignalverteilerschaltung mit einer entsprechenden Verzögerungsschaltung zu schaffen, bei der nur eine ver­ nachlässigbar kleine Phasendifferenz zwischen den Aus­ gangstaktsignalen von einer Anzahl von Taktsignalausgangs­ leitungen bzw. zwischen dem Ausgangstaktsignal und dem Ein­ gangstaktsignal auftritt.

Diese Aufgabe wird erfindungsgemäß gelöst durch die Merk­ male des Anspruchs 1.

Anspruch 5 betrifft eine Taktsignalverteilerschaltung mit einer Verzögerungsschaltung nach Anspruch 1 gemäß der Er­ findung.

Die Unteransprüche beziehen sich auf weitere vorteilhafte Ausgestaltungen der Erfindung.

Ausführungsformen der Erfindung werden anhand der Zeichnun­ gen näher erläutert. Es zeigt:

Fig. 1 das Blockdiagramm einer Taktverteilerschaltung gemäß dem Stand der Technik.

Fig. 2 das Blockschaltbild einer Taktsignalverteilerschal­ tung gemäß einer ersten Ausführungsform der Erfindung.

Fig. 3 das Schaltbild der spannungsgesteuerten Verzöge­ rungsstufe von Fig. 1.

Fig. 4 das Schaltbild des Phasenvergleichers von Fig. 2.

Fig. 5 das Schaltbild der Ladungspumpenstufe von Fig. 2.

Fig. 6 das Schaltbild des Tiefpaßfilters von Fig. 2.

Fig. 7 das Blockschaltbild einer Taktsignal-Verteilerschal­ tung gemäß einer zweiten Ausführungsform der Erfindung.

Fig. 8 das Schaltbild einer Taktsignalverteilerschaltung gemäß einer dritten Ausführungsform der Erfindung.

Die in Fig. 2 dargestellte Taktsignalverteilerschaltung ge­ mäß einer ersten Ausführungsform der Erfindung ist auf und zwischen zwei Halbleiterchips 10 und 20 ausgebildet, die zusammen eine integrierte Schaltung bilden. Die Taktsignal­ verteilerschaltung weist auf dem ersten Chip 10 eine erste, zweite und dritte spannungsgesteuerte Verzögerungsstufe 100, 101 und 102, einen ersten und zweiten Phasenverglei­ cher 103 und 104, eine erste und zweite Ladungspumpe 104 und 107, ein erstes und ein zweites Tiefpaßfilter 105 und 108, einen ersten Ausgangspuffer 109 und einen ersten Ein­ gangspuffer 112 auf. Die Taktsignalverteilerschaltung um­ faßt ferner einen zweiten Eingangspuffer 110 und einen zweiten Ausgangspuffer 111 auf dem zweiten Chip 20 sowie eine erste und eine zweite Taktsignalübertragungsleitung 113 und 114, die zwischen dem ersten Chip 10 und dem zwei­ ten Chip 20 verlaufen und einander ähnliche Längen haben.

Die erste spannungsgesteuerte Verzögerungsstufe 100 ist eingangsseitig mit einem Taktgenerator (nicht dargestellt) über eine Taktsignaleingangsleitung 115 verbunden und er­ zeugt eine Verzögerung oder Phasendifferenz zwischen dem Eingangstaktsignal und dem Ausgang der ersten spannungsge­ steuerten Verzögerungsstufe 10, wobei die Phasendifferenz gesteuert wird durch ein Steuersignal, das dieser über einen Steuereingang zugeführt wird. Die zweite spannungsge­ steuerte Verzögerungsstufe 101 ist eingangsseitig mit dem Ausgang der ersten spannungsgesteuerten Verzögerungsstufe 100 und ausgangsseitig mit dem Eingang der dritten span­ nungsgesteuerten Verzögerungsstufe 102 verbunden. Der erste Phasenvergleicher 103, die erste Ladungspumpenstufe 104 und das erste Tiefpaßfilter 105 bilden eine erste phasenstarre Schleife, während der zweite Phasenvergleicher 106, die zweite Ladungspumpenstufe 107 und das zweite Tiefpaßfilter 108 eine zweite phasenverriegelte Schleife bilden.

Im einzelnen vergleicht der Phasenvergleicher 103 die an seinem ersten und zweiten Eingang zugeführten Taktsignale und führt der ersten Ladungspumpenstufe 104 zwei Phasendif­ ferenzsignale zu, von denen das eine eine Impulsbreite hat, die proportional zur Phasendifferenz zwischen dem ersten und zweiten Eingangssignal des ersten Phasenvergleichers 103 ist. Das Ausgangssignal der ersten Ladungspumpenstufe 104 wird über das erste Tiefpaßfilter 105 den Steuereingän­ gen der zweiten und dritten spannungsgesteuerten Verzöge­ rungsstufe 101 und 102 zugeführt, um deren veränderbare Verzögerungszeiten zu steuern.

Der zweite Phasenvergleicher 106 empfängt an seinem ersten Eingang das Eingangstaktsignal von der Taktsignaleingangs­ leitung 115 und an seinem zweiten Eingang das Ausgangssi­ gnal der zweiten spannungsgesteuerten Verzögerungsstufe 101 und vergleicht die Phasen beider Eingangssignale und lie­ fert, ähnlich wie der erste Phasenvergleicher 103, ein Pha­ sendifferenz-Ausgangssignal an die zweite Ladungspumpen­ stufe 107. Das Ausgangssignal der zweiten Ladungspumpen­ stufe 107 wird dem Steuereingang der ersten spannungsge­ steuerten Verzögerungsstufe 100 über das zweite Tiefpaßfil­ ter 108 zugeführt, um die Verzögerungszeit der ersten span­ nungsgesteuerten Verzögerungsstufe 100 zu steuern.

Das Ausgangssignal von der ersten spannungsgesteuerten Ver­ zögerungsstufe 100 wird ferner über den ersten Ausgangspuf­ fer 109 und die erste Taktsignalübertragungsleitung 113 zum zweiten Chip 20 übertragen. Der Eingangspuffer 110 des zweiten Chips 20 führt das Taktsignal über die Taktsignal­ ausgangsleitung 116 der internen Schaltung des Chips 20 zu. Das Taktsignal läuft auch über den Ausgangspuffer 111 des Chips 20, die zweite Signalübertragungsleitung 114 und den Eingangspuffer 112 des Chips 10 zum Chip 10 zurück. Das zu­ rückgeführte Ausgangstaktsignal wird dem ersten Eingang des ersten Phasenvergleichers 103 zugeführt, dessen zweiter Eingang mit dem Ausgang der dritten spannungsgesteuerten Verzögerungsstufe 102 verbunden ist.

Die Länge und die Kennwerte, d. h. parasitäre Widerstände und Kapazitäten, der ersten Taktsignalübertragungsleitung 113 zwischen dem ersten Chip 10 und dem zweiten Chip 20 sind so ausgelegt, daß sie gleich denen der zweiten Taktsi­ gnalübertragungsleitung 114 zwischen dem ersten Chip 10 und dem zweiten Chip 20 sind, um deren Übertragungsverzögerun­ gen einander gleich zu machen. In ähnlicher Weise sind die Kennwerte der Ausgangspuffer 109 und 110 gleich ausgelegt, um auch deren Komponentenverzögerungszeiten einander gleich zu machen, und ebenso sind die Kennwerte der Eingangspuffer 110 und 112 gleich ausgelegt. Durch eine derartige Ausle­ gung ist die Übertragungsverzögerung zwischen dem Ausgang der ersten spannungsgesteuerten Verzögerungsstufe 100 und der Taktsignalausgangsleitung 116 im wesentlichen gleich der Übertragungsverzögerung zwischen der Taktsignalaus­ gangsleitung 116 und dem ersten Eingang des ersten Phasen­ vergleichers 103. Die Kennwerte der zweiten und dritten spannungsgesteuerten Verzögerungsstufe 101 und 102 sind ebenfalls übereinstimmend ausgelegt.

Im Betrieb wird das über die Taktsignaleingangsleitung 115 des Chips 10 zugeführte Eingangstaktsignal durch die Takt­ signalverteilerschaltung über die Taktsignalausgangsleitung 116 als Ausgangstaktsignal zur inneren Schaltung auf den Chip 20 zugeführt, wobei die Phasen des Eingangstaktsignals und des Ausgangstaktsignals einander gleich sind, wodurch die inneren Schaltungen auf den Chips 10 und 20 durch ein gemeinsames Taktsignal im wesentlichen ohne Taktversatz be­ trieben werden.

Im einzelnen bewirkt die erste phasenstarre Schleife eine Egalisierung der Phasen am ersten und zweiten Eingang des Phasenvergleichers 103. Somit wird die von der zweiten und dritten spannungsgesteuerten Verzögerungsstufe 101 und 102 erzeugte Phasenverzögerung gleich der Übertragungsverzöge­ rung in der die Puffer 109 bis 112 und die Taktsignalüber­ tragungsleitung 113 und 114 enthaltenden Strecke. Durch dieses verhalten wird die Phase des Ausgangstaktsignals an dem Verzweigungspunkt 117 der Taktsignalausgangsleitung 116 gleich der Phase am Ausgangsknotenpunkt 118 der zweiten spannungsgesteuerten Verzögerungsschaltung 101, da diese beiden Phasen gegenüber der Phase des Ausgangssignals der ersten spannungsgesteuerten Verzögerungsstufe 100 einen Nachlauf haben, der die Hälfte der Phasendifferenz zwischen dem ersten oder zweiten Ausgang des ersten Phasenverglei­ chers 103 und dem Ausgang der ersten spannungsgesteuerten Verzögerungsschaltung 100 beträgt.

Die zweite phasenstarre Schleife bewirkt eine Steuerung der ersten spannungsgesteuerten Verzögerungsstufe 100 zum Ega­ lisieren der Phasen am ersten und zweiten Eingang des zwei­ ten Phasenvergleichers 106. Hierdurch wird die Phase am Ausgangsknotenpunkt 118 der zweiten spannungsgesteuerten Verzögerungsstufe 101 gleich der Phase des Eingangstaktsi­ gnals. Deshalb wird im ungestörten Dauerzustand die Phase des vom Punkt 117 über die Taktsignalausgangsleitung 116 gelieferten Ausgangstaktsignals gleich der Phase des durch die Taktsignaleingangsleitung 115 zugeführten Eingangstakt­ signals aufgrund der Wirkungsweise der ersten und zweiten phasenstarren Schleife.

In der erfindungsgemäßen Taktsignalverteilerschaltung ist es durch Optimierung des Layouts usw. leicht möglich, die Konfiguration so zu gestalten, daß die Kennwerte der ersten und zweiten Taktsignalübertragungsleitung 113 und 114 sehr nahe beieinander liegen und zwar auch dann, wenn diese Taktsignalübertragungsleitungen 113 und 114 eine große Länge haben, und daß die Kennwerte der zweiten und dritten spannungsgesteuerten Verzögerungsstufe nahe beieinander liegen, innerhalb der praktisch erforderlichen Genauigkeit.

Unter Verwendung der erfindungsgemäßen Taktsignalverteiler­ schaltung kann eine auf zwei Chips implementierte inte­ grierte Halbleiterschaltung durch ein gemeinsames Taktsi­ gnal im wesentlichen ohne Taktversatz betrieben werden. Die Taktsignalverteilerschaltung kann aber auch auf einem ein­ zigen Chip ausgebildet sein, oder auf mehr als zwei Chips, indem zwei oder mehr in Fig. 2 gezeigte Taktsignalvertei­ lerschaltungen in Kaskade angeordnet werden.

Fig. 3 bis 6 zeigen Beispiele der spannungsgesteuerten Ver­ zögerungsstufen 100, 101 und 102, der Phasenvergleicher 103 und 106, der Ladungspumpenstufen 104 und 107 sowie der Tiefpaßfilter 105 und 108, die in Fig. 2 verwendet werden.

Gemäß Fig. 3 hat die spannungsgesteuerte Verzögerungsstufe eine Anzahl von in Kaskade geschalteten CMOS-Invertern 201, 202, ... 20N, deren Ausgang mit je einer veränderbaren Last verbunden ist. Jede veränderbare Last besteht aus einem Kondensator 211, 212, ... 21N, und einem Schalttransistor 221, 222, ... 22N, der durch ein Steuersignal CC angesteuert wird, das von außerhalb der spannungsgesteuerten Verzöge­ rungsstufe zugeführt wird. Die Größe der veränderbaren Last wird bestimmt durch den Spannungspegel des Steuersignals CC derart, daß die Verzögerung an jedem der Verzögerungsgates der spannungsgesteuerten Verzögerungsstufe anhand des Steu­ ersignals CC gesteuert wird.

Gemäß Fig. 4 besteht der Phasenvergleicher aus NAND-Gates NA1 bis NA9, empfängt ein erstes und ein zweites Ein­ gangstaktsignal CK1 und CK2 und gibt zwei Phasendifferenz­ signale PDA und PDB aus. Die Phasendifferenzsignale PDA und PDB sind derart, daß die Impulsbreite eines der Phasendif­ ferenzsignale PDA und PDB von der Phasendifferenz zwischen dem ersten Taktsignal CK1 und dem zweiten Taktsignal CK2 abhängt, während das andere der beiden Phasendifferenzsi­ gnale PDA und PDB auf hohem Pegel bleibt.

Gemäß Fig. 5 besteht die Ladungspumpenstufe aus einem In­ verter INV1 und einem CMOS, der einen PMOS-Transistor P21 und einen NMOS-Transistor N22 enthält, und erzeugt ein Feh­ lersignal CD, dessen Spannungsänderung proportional zur Im­ pulsbreite des einen der beiden Phasendifferenzsignale PDA und PDB ist. Hierbei wird die Ausgangsleitung der Phasen­ pumpenstufe aus der Spannungsversorgungsleitung über den PMOS-Transistor P21 bei niedrigem Pegel des Phasendiffe­ renzsignals PDA aufgeladen und über den NMOS-Transistor N21 bei niedrigem Pegel des Phasendifferenzsignals PDB zur Er­ dungsleitung entladen. Die Ladungspumpenstufe wandelt die beiden Phasendifferensignale PDA und PDB in ein Fehlersi­ gnal CD um, dessen Spannungspegel von der Phasendifferenz zwischen dem ersten Taktsignal CK1 und dem zweiten Taktsi­ gnal CK2 abhängt.

Gemäß Fig. 6 besteht das Tiefpaßfilter aus Widerständen R31 und R32 und einem Kondensator C31 und erzeugt ein Steuersi­ gnal CC durch Glättung des Ausgangsfehlersignals CD von der Ladungspumpenstufe. Das Steuersignal CC wird der jeweils zugehörigen spannungsgesteuerten Verzögerungsstufe über de­ ren Steuereingang zugeführt, um deren Verzögerungszeit in Abhängigkeit vom Spannungspegel des Steuersignals CC zu steuern.

Die Eingangs- und Ausgangspuffer können bei der in Fig. 2 gezeigten Schaltung weggelassen werden, insbesondere wenn die Taktsignalverteilerschaltungen auf einem einzelnen Chip gebildet wird.

Fig. 7 zeigt eine Taktsignalverteilerschaltung gemäß einer zweiten Ausführungsform der Erfindung. Diese soll das Takt­ signal von einem ersten Chip 10 zu einem zweiten, dritten und vierten Chip 20, 30, bzw. 40 liefern. Die Taktsignal­ verteilerschaltung umfaßt eine erste spannungsgesteuerte Verzögerungsstufe 600, eine zweite spannungsgesteuerte Ver­ zögerungsstufe 601 mit einer Anzahl (in diesem Fall drei) von in Kaskade angeordneten Gates 601a, 601b und 601c mit veränderbarer Verzögerung, eine dritte spannungsgesteuerte Verzögerungsstufe 600 mit einer Anzahl drei von in Kaskade angeordneten Gates 602a, 602b und 602c mit veränderbarer Verzögerung, einen ersten und einen zweiten Phasenverglei­ cher 603 und 606, eine erste und eine zweite Ladungspumpen­ stufe 604 und 607, ein erstes und ein zweites Tiefpaßfilter 605 und 608, eine Anzahl von Zweigen, die je einen Ein­ gangs- und Ausgangspuffer, z. B. 609 und 610 für den Chip 20, enthalten sowie Taktsignalübertragungleitungen, z. B. 613, zwischen den Chips, z. B. 10 und 20, sowie eine Anzahl von in Kaskade geschalteten Puffern 609c, 610c, 611c und 612c. Diese liegen zwischen dem Ausgang des als letzte Stufe geschalteten verzögerungsvariabelen Gates 610 der zweiten spannungsgesteuerten Verzögerungsstufe 601 und dem Eingang des als erste Stufe geschalteten verzögerungsvari­ ablen Gates 602a der dritten spannungsgesteuerten Verzöge­ rungsstufe 602 zum Eliminieren der Komponentenverzögerungen der in den jeweiligen Zweigen enthaltenen Ausgangs- und Eingangspuffer.

Der erste Zweig der für den zweiten Chip 20 gebildeten Zweige umfaßt den Ausgangspuffer 609, die erste Übertra­ gungsleitung 613, den Eingangspuffer 610, den Ausgangspuf­ fer 611, die zweite Übertragungsleitung 614 und den Ein­ gangspuffer 612 und liegt zwischen dem Eingang der zweiten spannungsgesteuerten Verzögerungsstufe 601 und dem ersten Eingang des ersten Phasenvergleichers 603. Der zweite Zweig für den dritten Chip 30 umfaßt den Ausgangspuffer 609a, die erste Übertragungsleitung 613a, den Eingangspuffer 610a, den Ausgangspuffer 611a, die zweite Übertragungsleitung 614a und den Eingangspuffer 612a. Der erste, zweite bzw. dritte Zweig ist jeweils an einem mittleren Abgriffspunkt 617, 617a bzw. 617b mit einer Taktsignalausgangsleitung 616, 616a bzw. 616b jeweils des zweiten, dritten bzw. vier­ ten Chips 20, 30 bzw. 40 verbunden, um diesem das Aus­ gangstaktsignal zuzuführen. Jedes der verzögerungsvariablen Gates kann aus einem einzigen Verzögerungsgate oder einer Anzahl von Verzögerungsgates, wie in Fig. 3 gezeigt, beste­ hen.

Der erste Phasenvergleicher 603, die erste Ladungspumpen­ stufe 604 und das erste Tiefpaßfilter 605 bilden eine erste phasenstarre Schleife zum Steuern der zweiten und dritten spannnungsgesteuerten Verzögerungsstufe 601 und 602 derart, daß die Phasen der am ersten und zweiten Eingang des ersten Phasenvergleichers 603 zugeführten Eingangssignale einander gleichgemacht werden. Andererseits bilden der zweite Pha­ senvergleicher 606, die zweite Ladungspumpenstufe 607 und das zweite Tiefpaßfilter 608 eine zweite phasenstarre Schleife zum Steuern der ersten spannungsgesteuerten Verzö­ gerungsstufe 600 derart, daß die Phasen des ersten und zweiten Eingangssignals am zweiten Phasenvergleicher 606 einander gleichgemacht werden. Die Länge der Übertragungs­ leitungen zwischen den Chips ist so festgelegt, daß das Verhältnis zwischen den Längen der Übertragungsleitungen 613, 613a, 613b, 614, 614a und 614b sich wie 3 : 2 : 1 : 3 : 2 : 1 verhält. Die "Länge" jeder der Übertragungsleitungen ist im wesentlichen gleich der geschätzten Länge vom Ausgang der ersten spannungsgesteuerten Verzögerungsstufe 600 zu dem jeweils zugehörigen Abgriffspunkt 617, 617a und 617b, der mit der jeweiligen Taktsignalausgangsleitung 616, 616a und 616b verbunden ist, bzw. von dem jeweiligen Abgriffspunkt 617, 617a oder 617b zu dem ersten Eingang des ersten Pha­ senvergleichers 603. In Betrieb bewirkt die erste phasen­ starre Schleife, ähnlich wie bei der ersten Ausführungs­ form, eine Steuerung der zweiten spannungsgesteuerten Ver­ zögerungsstufe 601 und der dritten spannungsgesteuerten Verzögerungsstufe 602 derart, daß die Phase des Taktsignals an jedem der Abgriffspunkte 617, 617a und 617b und die Phase des Signals am Verbindungspunkt 618 zwischen dem Aus­ gang des Puffers 610c und dem Eingang des Puffers 611c ein­ ander gleich werden, wobei dieser Verbindungspunkt 618 den zweiten Eingang des zweiten Phasenvergleichers 606 dar­ stellt. Andererseits bewirkt die zweite phasenstarre Schleife eine Steuerung der ersten spannungsgesteuerten Verzögerungsstufe 600 derart, daß die Phase des Ein­ gangstaktsignals und die Phase des den Ausgang des Puffers 610c mit dem Eingang des Puffers 611c verbindenden Verbin­ dungspunktes 618 einander gleich werden. Somit wird die Phase des Taktsignals in jeder der Taktsignalausgangslei­ tungen 616, 616a und 616b gleich der Phase des über die Taktsignaleingangsleitung 615 zugeführten Eingangstaktsi­ gnals.

Jeder der Puffer 609c, 610c, 611c und 612c kompensiert die Komponentenverzögerung des jeweiligen Ausgangspuffers und Eingangspuffers auf den Chips. Somit entspricht das für die Übertragungsleitungen festgelegte Längenverhältnis (3 : 2 : 1 : 3 : 2 : 1) exakt dem Verhältnis, das durch die Anzahl der variablen Verzögerungsgates in den spannungsgesteuerten Verzögerungsstufen, die nicht in dem jeweiligen Zweig lie­ gen, bestimmt ist, so daß die nicht zugehörigen Verzöge­ rungsgates nur eine Phasenverzögerung für den zweiten Ein­ gang des ersten Phasenvergleichers bewirken.

Alternativ können auch sämtliche Ausgangspuffer, Eingangs­ puffer und Kompensationspuffer in der Schaltung gemäß Fig. 7 weggelassen werden. In diesem Fall werden jeweils die beiden mit dem Eingang und Ausgang jedes Puffers verbun­ denen Leitungen in Fig. 7 kurzgeschlossen. Die Anzahl der variablen Verzögerungsgates in der zweiten und dritten spannungsgesteuerten Verzögerungsstufe kann willkürlich festgelegt werden, unter der Bedingung, daß die Anzahl der variablen Verzögerungsgates in der zweiten und dritten spannungsgesteuerten Verzögerungsstufe gleich ist oder daß die Anzahl der variablen Verzögerungsgates dem Längenver­ hältnis der Zweige entspricht, oder daß ein Verhältnis der Phasenverzögerungen in den beiden Phasenverzögerungsstufen erhalten wird, das dem Verhältnis zwischen den Übertra­ gungsleitungen entspricht.

Fig. 8 zeigt eine Taktsignalverteilerschaltung gemäß einer dritten Ausführungsform der Erfindung.

Die Taktsignalverteilerschaltung umfaßt auf einem ersten Chip 10 eine spannungsgesteuerte Verzögerungsstufe 700, einen Phasenvergleicher 703, dessen erster Eingang mit der Taktsignaleingangsleitung 715 verbunden ist, eine Ladungs­ pumpenstufe 704, ein Tiefpaßfilter 705, einen ersten und einen zweiten Ausgangspuffer 709 und 711, von denen jeder eingangsseitig mit der spannungsgesteuerten Verzögerungs­ stufe 700 verbunden ist, und einen Eingangspuffer 712, des­ sen Ausgang mit einem zweiten Eingang des Phasenverglei­ chers 703 verbunden ist. Die Taktsignalverteilerschaltung umfaßt ferner einen Eingangspuffer 710 auf einem zweiten Chip 20, Übertragungsleitungen zwischen dem ersten Chip 10 und dem zweiten Chip 20, und eine Attrappen- oder Blind­ übertragungsleitung 714, die den Ausgang des zweiten Aus­ gangspuffers 711 mit dem Eingang des zweiten Eingangspuf­ fers 712 des Chips 10 verbindet. Die Länge der Blindüber­ tragungsleitung 714 ist so ausgelegt, daß sie gleich der Länge der Übertragungsleitung 713 zwischen den Chips 10 und 20 ist.

Der Phasenvergleicher 703, die Ladungspumpenstufe 704 und das Tiefpaßfilter 705 bilden eine phasenstarre Schleife zum Steuern der spannungsgesteuerten Verzögerungsstufe 700 der­ art, daß die Phasen an dem mit der Eingangssignalleitung 715 verbundenen ersten Eingang des Phasenvergleichers 703 und des zweiten Eingangs des Phasenvergleichers 703 einan­ der gleichgemacht werden. Durch diese Konfiguration kann das durch die Taktsignaleingangsleitung 715 zugeführte Ein­ gangstaktsignal von der Taktsignalverteilerschaltung auf die Signalausgangsleitung 716 auf dem zweiten Chip 20 über­ tragen werden.

Im Betrieb bewirkt die phasenstarre Schleife eine Steuerung der spannungsgesteuerten Verzögerungsstufe 700 derart, daß die Phase des zweiten Eingangs des Phasenvergleichers 703 gleich der Phase des Eingangstaktsignals gemacht wird. So­ mit wird die Phase des Ausgangstaktsignals gleich der des zweiten Eingangs des Phasenvergleichers 703, da die Aus­ breitungsverzögerung, die von dem den ersten Ausgangspuffer 709, die Übertragungsleitung 713 und den Eingangspuffer 710 enthaltenden ersten Zweig verursacht wird, gleich der Aus­ breitungsverzögerung ist, die von einem zweiten Zweig ver­ ursacht wird, der den zweiten Eingangspuffer 711, die Blin­ dübertragungsleitung 714 und den Eingangspuffer 712 ent­ hält. Somit wird die Phase des Ausgangstaktsignals gleich der des Eingangstaktsignals.

Bei den beschriebenen Ausführungsformen ist die Phase des Ausgangstaktsignals im wesentlichen gleich der des Ein­ gangstaktsignals, und zwar trotz einer großen Länge der Taktsignalübertragungsleitungen und trotz etwaiger Kompo­ nentenverzögerungen, die von den Ausgangspuffern oder Ein­ gangspuffern erzeugt werden. Somit kann die erfindungsge­ mäße Taktsignalverteilerschaltung ein Taktsignal für eine mit Hochgeschwindigkeit arbeitende integrierte Halbleiter­ schaltung im wesentlichen ohne Taktversatz liefern. Die er­ findungsgemäße Taktsignalverteilerschaltung kann verwendet werden bei integrierten Schaltungen auf einer Anzahl von Chips oder auf einem einzigen Chip.

Die Erfindung ist nicht auf die Einzelheiten der beschrie­ benen Ausführungsformen beschränkt. Änderungen und Ausge­ staltung der Schaltungen können vom Fachmann im Rahmen der durch die Ansprüche festgelegten Erfindung vorgenommen wer­ den.

Claims (9)

1. Verzögerungsschaltung für eine Taktsignalvertei­ lerschaltung mit einer ersten spannungsgesteuerten Verzöge­ rungsstufe (100, 600) mit einem Eingang (115, 615) zum Emp­ fang eines Eingangstaktsignals;
einer zweiten spannungsgesteuerten Verzögerungs­ stufe (101, 601), die eingangsseitig an den Ausgang der er­ sten spannungsgesteuerten Verzögerungsstufe (100, 600) an­ geschlossen ist;
einer dritten spannungsgesteuerten Verzögerungs­ stufe (102, 602), die eingangsseitig an den Ausgang der zweiten spannungsgesteuerten Verzögerungsstufe (101, 601) angeschlossen ist, wobei die erste, zweite und dritte span­ nungsgesteuerte Verzögerungsstufe (100, 101, 102, 600, 601, 602) je einen Steuereingang aufweisen und je ein Ausgangs­ signal erzeugen, das gegenüber dem eingangsseitigen Signal eine veränderliche Phasenverzögerung hat, die von der Span­ nung eines am jeweiligen Steuereingang zugeführten Steuer­ signals abhängt, wobei die zweite und dritte spannungsge­ steuerte Verzögerungsstufe (101 und 102, 601 und 602) im wesentlichen die gleiche Phasenverzögerung haben;
einer ersten Signalübertragungsstrecke (109, 113, 110, 613), deren Eingang an den Ausgang der ersten spannungsgesteuerten Verzögerungsstufe (100) angeschlossen ist, und die einen Ausgang (116) zur Abgabe eines Aus­ gangstaktsignals aufweist;
einer zweiten Signalübertragungsstrecke (111, 114, 112, 614), deren Eingang an den Ausgang der ersten Signal­ übertragungsstrecke (109, 113, 110) angeschlossen ist, wo­ bei die Ausbreitungsverzögerung der zweiten Signalübertra­ gungsstrecke im wesentlichen gleich der der ersten Signal­ übertragungsstrecke ist;
einer ersten phasenstarren Schleife (103-105, 603-605), die einen an den Ausgang der dritten spannungsgesteu­ erten Verzögerungsstufe (102) angeschlossenen Eingang, einen zweiten an den Ausgang der zweiten Signalübertra­ gungsstrecke angeschlossenen Eingang, und einen Ausgang aufweist, der an die Steuereingänge der zweiten und dritten spannungsgesteuerten Verzögerungsstufe (101, 102) ange­ schlossen ist, und
einer zweiten phasenstarren Schleife (106-108, 606-608), die einen an den Eingang der ersten spannungsge­ steuerten Verzögerungsstufe (100) angeschlossenen ersten Eingang und einen an den Ausgang der zweiten spannungsge­ steuerten Verzögerungsstufe (101) angeschlossenen zweiten Eingang sowie einen Ausgang aufweist, der an den Steuerein­ gang der ersten spannungsgesteuerten Verzögerungsstufe (100) angeschlossen ist,
wobei die erste und zweite phasenstarre Schleife (103-108, 603-608) je ein Ausgangssignal erzeugt, das von der Phasendifferenz zwischen den an ihrem ersten und zwei­ ten Eingang zugeführten Signalen abhängt.

2. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 1, die auf zwei Chips (10, 20) ausgebildet ist, die zusammen eine integrierte Schaltung bilden.

3. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 2, bei der die erste und zweite Signalübertragungsstrecke je eine Signalübertra­ gungsleitung (113, 114) zwischen den beiden Chips enthält.

4. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 3, bei der die erste und zweite Signalübertragungsstrecke jeweils mindestens einen mit der Signalübertragungsleitung (113, 114) verbundenen Ausgangspuffer (109, 111) und/oder Eingangspuffer (110, 112) aufweist.

5. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 1, wobei die zweite und dritte spannungsgesteuerte Verzögerungsstufe (601, 602) jeweils eine Anzahl von in Kaskade angeordneten variablen Verzöge­ rungsgates (601a, 601b, 601c, 602a, 602b, 602c) enthält, wobei jedes variable Verzögerungsgate einen Steuereingang hat, der mit dem Steuereingang der zugehörigen zweiten bzw. dritten spannungsgesteuerten Verzögerungsschaltung (601, 602) verbunden ist, und ein Ausgangssignal erzeugt, daß ge­ genüber dem am Eingang zugeführten Signal eine veränderbare Phasenverzögerung hat, die von der Spannung eines am Steuereingang zugeführten Steuersignals abhängt, wobei der Eingang der ersten Signalübertragungsstrecke (613, 613a, 613b) mit dem Eingang eines der veränderbaren Verzögerungs­ gates (601a, 601b, 601c) der zweiten spannungsgesteuerten Verzögerungsstufe (601) verbunden ist, und einen Ausgangs­ abgriff (617, 617a, 617b) zur Ausgabe eines Ausgangstaktsi­ gnals aufweist,
und wobei die zweite Signalübertragungsstrecke (614, 614a, 614b) jeweils einer ersten Signalübertragungs­ strecke zugeordnet ist und einen Eingang, der mit dem Aus­ gang der ersten Signalübertragungsstrecke verbunden ist so­ wie einen Ausgang aufweist, der mit dem Ausgang eines zuge­ ordneten variablen Verzögerungsgates (602a, 602b, 602c) der dritten spannungsgesteuerten Verzögerungsstufe (602) ver­ bunden ist.

6. Taktsignalverteilersschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 5, bei der der Eingang der dritten spannungsgesteuerten Verzögerungsstufe (602) mit dem Ausgang der zweiten spannungsgesteuerten Verzögerungs­ stufe (601) über einen oder mehrere Puffer (609, 610c, 611, 612c) verbunden ist, wobei die Anzahl dieser Puffer gleich der Anzahl von Puffern ist, die in einer der ersten Signal­ übertragungsstrecken (613, 613a, 613b) oder zweiten Signal­ übertragungsstrecken (614, 614a, 614b) enthalten sind.

7. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 5, die auf zwei oder mehr Chips ausgebildet ist, die zusammen eine integrierte Schal­ tung bilden.

8. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 7, bei der jede erste und zweite Signalübertragungsstrecke eine zwischen jeweils zwei Chips angeordnete Signalübertragungsleitung (613, 613a, 613b, 614, 614a, 614b) aufweist.

9. Taktsignalverteilerschaltung mit einer Verzöge­ rungsschaltung nach Anspruch 8, bei der jede erste und zweite Signalübertragungsstrecke jeweils mindestens einen mit der Signalübertragungsleitung verbundenen Ausgangspuf­ fer (609, 609a, 609b, 611, 611a, 611b) und Eingangpuffer (610, 610a, 610b, 612, 612a, 612b) aufweist.