JP3678570B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3678570B2 JP3678570B2 JP02023498A JP2023498A JP3678570B2 JP 3678570 B2 JP3678570 B2 JP 3678570B2 JP 02023498 A JP02023498 A JP 02023498A JP 2023498 A JP2023498 A JP 2023498A JP 3678570 B2 JP3678570 B2 JP 3678570B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- pulse width
- signal
- output signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス信号の発生技術において所望のデューティのパルス信号を得るために用いられる半導体集積回路に関し、特にデューティが５０パーセントのパルス信号を出力する半導体集積回路に関する。
【０００２】
【従来の技術】
従来、半導体技術において、所望のデューティのパルス信号を得るための種々の手段が提案されている。この種の従来技術として、例えば特開昭６０−２１７７２２号公報に開示されたパルス信号発生回路がある。図１３は同公報に記載された半導体集積回路の構成を示すブロック図、図１４は当該半導体集積回路の出力パルス信号の波形図である。図１３を参照すると、当該従来技術による半導体集積回路は、遅延時間ｔ１の遅延路Ｌ１と遅延時間ｔ２の遅延路Ｌ２とを直列に接続して遅延時間ｔ１＋ｔ２の遅延路Ｌ０を構成する。そして、遅延路Ｌ０の出力をインバータ１３０２で論理反転し、論理和回路１３０１を介して遅延路Ｌ０の入力に帰還させる。また、遅延路Ｌ０の中間タップ点、すなわち遅延路Ｌ１の出力もインバータ１３０３で論理反転して論理和回路１３０１を介して遅延路Ｌ０の入力に帰還させる。これにより、遅延時間ｔｌの遅延ループと遅延時間ｔｌ＋ｔ２の遅延ループが形成される。
【０００３】
次に、上記のように構成された従来の半導体集積回路の動作について説明する。上述したように、２つの遅延ループを伝達して循環する論理信号（パルス信号）は、論理和回路１３０１によって１つの論理信号にされてから遅延路Ｌ０の入力に戻されるようになっている。つまり、互いに遅延時間の異なる２種類の遅延ループを循環する信号を干渉させ合いながら発振動作を行ない、そうして発信されるパルス信号が出力される。この結果、２つの遅延時間ｔ１とｔ２とを操作することにより、出力パルス信号のデューティ、すなわちｔｍ＝ｔ１とｔｍ＝ｔ１＋ｔ２との比を制御して所望のデューティを得る。
【０００４】
また、この種の他の従来技術として、例えば特開昭６３−２３７６１０号公報に開示された半導体集積回路がある。図１５は同公報に記載された半導体集積回路の構成を示すブロック図、図１６は図１５のデューティ判定回路の構成を示すブロック図である。図１５及び図１６を参照すると、当該従来技術による半導体集積回路は、入力信号と当該入力信号を遅延した遅延信号とを、排他的論理和演算により逓倍した逓倍信号を得る排他的論理和回路１５０１と、遅延量の異なる複数個の遅延回路１５０２と、排他的論理和回路１５０１の出力を固定のデューティ値とするために遅延回路１５０２の遅延量の変化方向を指定する判定信号を出力するデューティ判定回路１５０３と、デューティ判定回路１５０３の判定信号を入力して指定された遅延量の変化方向にしたがって遅延回路1502の遅延量を切り換える選択器1504とを備える。
【０００５】
次に、上記のように構成された従来の半導体集積回路の動作について説明する。本従来技術において、入力信号と遅延信号とから排他的論理和回路１５０１により得られる逓倍信号の正のパルス幅は、遅延量により決定される。デューティ判定回路１５０３は、排他的論理和回路から出力される逓倍信号の正のパルス幅と負のパルス幅とを電圧として検出し、当該パルス幅が予め定められた値になるように遅延量を切り替えることによりデューティを調節することができる。これにより、入力信号を逓倍した出力信号のデューティを所望の値に設定することができる。
【０００６】
【発明が解決しようとする課題】
しかし、上述した従来技術において、特開昭６０−２１７７２２号公報に開示された従来の半導体集積回路は、動作周波数の下限が制限されるという欠点があった。その理由は、回路構成がリング発振器となっているため、回路を構成する遅延素子の遅延時間を長くするとパルス信号の波形がなまってしまい、ノイズが発生して誤動作を起こす原因となるからである。
【０００７】
また、当該従来の半導体集積回路は、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点があった。その理由は、半導体集積回路の回路構成がリング発振器となっているからである。
【０００８】
同様に、特開昭６３−２３７６１０号公報に開示された従来の半導体集積回路は、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点があった。その理由は、デューティ判定手段において積分回路を用いているからである。
【０００９】
さらに、当該従来の半導体集積回路は、入力信号と遅延信号の内のいずれか一方を出力するため、入力信号を逓倍した出力信号しか得られないという欠点があった。また、入力信号のデューティが５０パーセントの時以外は、出力信号のデューティが５０パーセントにならないという欠点があった。
【００１０】
本発明の目的は、入力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが異なっていても、出力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを等しくすることができる半導体集積回路を提供することにある。
【００１１】
また、本発明の他の目的は、入力信号の周期と出力信号の周期とを等しくすることができる半導体集積回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成する本発明は、入力信号の波形を整形して出力する半導体集積回路において、入力されるパルス幅制御信号に応じて、前記入力信号のパルス幅を調節して出力するパルス幅変換手段と、前記パルス幅変換手段の出力信号を、入力される遅延量制御信号に応じて遅延させて出力する遅延制御手段と、前記パルス幅変換手段の出力信号の立ち下がりエッジを検出し、前記遅延制御手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号の立ち下がりエッジと、当該立ち下がりエッジの直前の立ち上がりエッジが前記遅延制御手段により遅延されて出力された立ち上がりエッジとの位相差が小さくなるように、前記パルス幅変換手段を制御する第１の位相制御手段と、前記パルス幅変換手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相差を比較し、前記パルス幅変換手段の出力信号の立ち上がりエッジと、当該立ち上がりエッジの直前の立ち下がりエッジが前記遅延制御手段により遅延されて出力された立下りエッジとの位相差が小さくなるように、前記遅延制御手段を制御する第２の位相制御手段を備え、前記第１の位相制御手段は、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、前記パルス幅変換手段を制御するため前記パルス幅制御信号を生成する制御信号生成手段を備え、前記第２の位相制御手段は、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、前記遅延制御手段を制御するための前記遅延量制御信号を生成する制御信号生成手段を備え、前記入力信号のパルス幅を周期の１／２に整形した前記パルス幅変換手段または前記遅延制御手段の出力信号を出力することを特徴とする。
【００１３】
請求項２の本発明の半導体集積回路は、前記パルス幅変換手段の出力と前記遅延制御手段の入力との間に設けられ、前記パルス幅変換手段の出力信号を一定時間だけ遅延させるバッファ手段をさらに備えたことを特徴とする。
【００１４】
請求項３の本発明の半導体集積回路は、前記パルス幅変換手段の入力側に設けられ、前記入力信号を入力し位相を制御して前記パルス幅変換手段に出力し、かつ前記バッファ手段の出力信号をフィードバック入力信号として入力するＰＬＬ回路をさらに備えたことを特徴とする。
【００１５】
請求項４の本発明の半導体集積回路は、前記パルス幅変換手段が、前記第１の位相制御手段の制御により遅延量を変化させる可変遅延手段と、入力信号と前記可変遅延手段の出力信号との論理積を演算して出力する論理積手段と、入力信号と前記可変遅延手段の出力信号との論理和を演算して出力する論理和手段と、前記第１の位相制御手段の制御にしたがって、前記論理積手段の出力信号または前記論理和手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする。
【００１６】
請求項５の本発明の半導体集積回路は、前記遅延制御手段が、予め設定された遅延量を持つ遅延選択回路を、複数個直列に接続して備え、前記遅延選択回路が、前記第２の位相制御手段の制御にしたがって、入力信号をそのまま出力するか、または前記遅延量だけ遅延して出力することを特徴とする。
【００１７】
請求項６の本発明の半導体集積回路は、前記遅延選択回路が、入力信号を一定時間だけ遅延させるバッファ手段と、前記第２の位相制御手段の制御にしたがって、入力信号または前記バッファ手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について図面を参照して詳細に説明する。
【００２０】
図１は、本発明の第１の実施形態による半導体集積回路の構成を示すブロック図である。図１を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０とを備える。図示のように、パルス幅変換回路１０の出力は、遅延制御回路２０の入力に接続されると共に、パルス幅変換回路１０を制御する第１の位相制御回路３０の立ち下がりエッジを検出する端子、及び遅延制御回路２０を制御する第２の位相制御回路４０の立ち上がりエッジを検出するための端子に接続されている。また、遅延制御回路２０の出力は、第１の位相制御回路３０の立ち上がりエッジを検出するための端子、及び第２の位相制御回路４０の立ち下がりエッジを検出するための端子に接続されている。そして、第１の位相制御回路３０の制御出力がパルス幅変換回路１０の選択入力に接続され、第２の位相制御回路４０の制御出力が遅延制御回路１０の選択入力に接続されている。なお、図１には本実施形態における特徴的な構成のみを記載し、他の一般的な構成については記載を省略してある。
【００２１】
図４は、パルス幅変換回路１０の構成を示すブロック図である。図４を参照すると、パルス幅変換回路１０は、入力端子５１から入力した入力信号を遅延させて出力する可変遅延回路１１と、当該入力信号及び可変遅延回路１１の出力信号の論理積演算を行う論理積回路１２と、当該入力信号及び可変遅延回路１１の出力信号の論理和演算を行う論理和回路１３と、論理積回路１２の出力信号及び論理和回路１３の出力信号を入力していずれか一方を選択的に出力端子５２から出力する選択器１４とを備える。可変遅延回路１１は、制御信号ｓ５により遅延量を設定することができる。論理積回路１２は、入力端子５１から入力した入力信号と可変遅延回路１１により遅延された信号ｓ１とを論理積演算することにより、信号のハイレベルにおけるパルス幅が可変遅延回路１１の遅延量だけ狭くなった出力信号ｓ２を出力する。論理和回路１３は、入力端子５１から入力した入力信号と可変遅延回路１１により遅延された信号ｓ１とを論理和演算することにより、信号のハイレベルにおけるパルス幅が可変遅延回路１１の遅延量だけ広くなった出力信号ｓ３を出力する。選択器１４は、選択信号ｓ４により制御されて論理積回路１２の出力信号ｓ２と論理和回路１３の出力信号ｓ３のいずれかを出力端子５２から出力する。したがって、図５の波形図に示すように、可変遅延回路１１による遅延量を調節し、選択信号ｓ４を切り換えることによって、パルス幅変換回路１０の出力信号におけるパルス幅を任意に変更することができる。選択信号ｓ４及び制御信号ｓ５は第１の位相制御回路３０から送られる。
【００２２】
図６は、遅延制御回路２０の構成を示すブロック図である。図６を参照すると、遅延制御回路２０は、選択的に入力信号を遅延しまたはそのまま出力する遅延選択回路２１を複数個直列に接続してある。図６に示す例では、遅延選択回路２１を３個接続している。そして、例えば遅延選択回路２１ｂの遅延量を遅延選択回路２１ａの遅延量の２倍とし、遅延選択回路２１ｃの遅延量を遅延選択回路２１ｂの２倍として、各遅延選択回路２１ａ〜２１ｃを個別に制御することにより、きめ細かい遅延量の設定を行うことができる。なお、遅延選択回路２１の接続個数及び遅延量は、図示の例に限るものではなく、必要に応じて任意に設定することができる。
【００２３】
遅延選択回路２１は、例えば図７に示すように、バッファ回路２２と選択器２３との組合せで実現できる。図７を参照すると、遅延選択回路２１に入力された信号ｓ９は２つに分岐され、一方はそのまま選択器２３に入力され、他方はバッファ回路２２に入力される。そしてバッファ回路２２の出力信号ｓ１０が選択器２３に入力される。選択信号ｓ１２を切り換えることにより、入力信号またはバッファ回路２２の出力信号の一方が選択されて出力される（ｓ１１）。遅延選択回路２１の動作を示す図８の波形図を参照すると、選択信号ｓ１２がローレベルであれば、入力信号ｓ９が遅延選択回路２１の出力信号ｓ１１として出力され、選択信号ｓ１２がハイレベルであれば、バッファ回路２２の出力信号ｓ１０が遅延選択回路２１の出力信号ｓ１１として出力される。このようにして、遅延選択回路２１において信号を遅延させるかどうかを選択することができる。また、バッファ回路２２の記憶容量により遅延量を設定することができる。
【００２４】
図９は第１、第２の位相制御回路３０、４０のシンボル図である。第１、第２の位相制御回路３０、４０は、例えば図１０に示すように、位相比較回路３１とアップダウンカウンタ回路３２とを組み合わせて実現できる。図１０を参照すると、位相比較回路３１は、パルス信号の立ち上がりエッジを検出するための端子３３及びパルス信号の立ち下がりエッジを検出するための端子３４から信号を入力して位相を比較し、位相進みｓ１３及び位相遅れｓ１４を出力する。アップダウンカウンタ回路３２は、位相比較回路３１から出力された位相進みｓ１３または位相遅れｓ１４に基づいてパルス幅変換回路１０または遅延制御回路２０の制御信号を出力する。これにより、第１の位相制御回路３０においては、入力信号の位相差が小さくなるようにパルス幅変換回路１０を制御し、第２の位相制御回路４０においては、入力信号の位相差が小さくなるように遅延制御回路２０を制御する。
【００２５】
次に、本実施形態の動作について説明する。入力端子５１から入力したパルス信号は、パルス幅変換回路１０においてパルス幅を変更された後、遅延制御回路２０に送られ、遅延時間を制御されて出力される。また、パルス幅変換回路１０及び遅延制御回路２０の出力は、第１、第２の位相制御回路３０、４０を介してパルス幅変換回路１０及び遅延制御回路２０にフィードバックされる。これにより、端子５２、５３、５４において、ハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しい、デューティが５０パーセントのパルス信号を得ることができる。
【００２６】
図２は入力信号のハイレベルにおけるパルス幅が狭い場合の本実施形態の動作を示す波形図、図３は入力信号のハイレベルにおけるパルス幅が広い場合の本実施形態の動作を示すの波形図である。第１の位相制御回路３０において入力信号の位相差が小さくなるようにパルス幅変換回路１０を制御することにより、端子５２から得られる信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しくなっている。また、第２の第１の位相制御回路３０において入力信号の位相差が小さくなるように遅延制御回路２０を制御することにより、端子５４から得られる信号は、ハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しく、かつ端子５２から得られる信号を反周期分遅延した状態となっている。
【００２７】
また、入力端子５１における入力信号の周期をＴ、端子５２から得られる信号のハイレベルにおけるパルス幅をｔｗ、遅延制御回路２０による遅延時間をｔｄとすると、端子５２から得られる信号の立ち下がりエッジと端子５４から得られる信号の立ち上がりエッジとの位相差がなく、かつ端子５２から得られる信号の立ち上がりエッジと端子５４から得られる信号の立ち下がりエッジとの位相差がない場合は、
Ｔ＝ｔｗ＋ｔｄ
ｔｗ＝ｔｄ
が成り立ち、
Ｔ＝ｔｗ＋ｔｄ＝２ｔｗ
となるから、
ｔｗ＝Ｔ／２
となり、パルス幅ｔｗが周期Ｔの１／２、すなわち入力信号に対してデューティが５０パーセントのパルス信号を得ることができる。
【００２８】
図１１は、本発明の第２の実施形態による半導体集積回路の構成を示すブロック図である。図１１を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０と、パルス幅変換回路１０の出力信号を一定時間だけ遅延させて遅延制御回路２０へ送るバッファ回路７０とを備える。本実施形態において、バッファ回路７０以外の構成要素は、構成及び接続関係とも、図１に示した第１実施形態の対応する各構成要素と同様であるため、同一の符号を付して説明を省略する。
【００２９】
パルス幅変換回路１０の出力と遅延制御回路２０の入力との間にバッファ回路７０を設けたことにより、遅延制御回路２０における負担が少なくなるため、遅延制御回路２０の回路規模を小さくすることができる。これにより、デューティが５０パーセントの出力信号を多くの付加に分配することが可能となる。
【００３０】
図１２は、本発明の第３の実施形態による半導体集積回路の構成を示すブロック図である。図１２を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０と、パルス幅変換回路１０の出力信号を一定時間だけ遅延させて遅延制御回路２０へ送るバッファ回路７０とを備えると共に、パルス幅変換回路１０の入力端子５１に接続されたＰＬＬ回路８０を備える。本実施形態において、パルス幅変換回路１０、遅延制御回路２０及び第１、第２の位相制御回路３０、４０は、構成及び接続関係とも、図１に示した第１実施形態の対応する各構成要素と同様である。また、バッファ回路７０は、図１１に示した第２実施形態のバッファ回路７０と同様である。したがって、これらの構成要素に関しては、図１及び図１１と同一の符号を付して説明を省略する。
【００３１】
パルス幅変換回路１０の入力端子５１にＰＬＬ回路８０を接続したため、入力信号は、ＰＬＬ回路８０を経た後にパルス幅変換回路１０に入力されることとなる。また、遅延制御回路２０の入力端子５３がＰＬＬ回路８０のフィードバック入力に接続されている。そして、フィードバックされる端子５３から得られる信号、すなわちバッファ回路７０の出力信号と、ＰＬＬ回路８０の入力端子５５に入力される入力信号との位相差を合わせることにより、パルス幅変換回路１０及びバッファ回路７０の遅延によるスキューを低減することができる。
【００３２】
以上好ましい実施例をあげて本発明を説明したが、本発明は必ずしも上記実施例に限定されるものではない。
【００３３】
【発明の効果】
以上説明したように、本発明の半導体集積回路によれば、入力信号であるパルス信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを２つの位相制御回路で検出し、その結果をフィードバックして入力信号のパルス幅を調整することにより、入力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが異なっている場合であっても、出力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを等しくすることができるため、デューティが５０パーセントのパルス信号を得ることができるという効果がある。
【００３４】
そして、回路構成がリング発振器ではないため、遅延素子の遅延時間を長くしてもパルス信号の波形がなまって誤動作の原因となるノイズを発生することがないため、動作周波数の下限が制限されることがないという効果がある。
【００３５】
また、回路構成がリング発振器ではなく、積分回路も用いていないため、従来技術に存在した、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点を解消することができる。
【００３６】
さらに、入力信号を逓倍することがないため、入力信号の周期と出力信号の周期を等しくすることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体集積回路の構成を示すブロック図である。
【図２】 第１実施形態の動作を示す波形図であり、入力信号のハイレベルにおけるパルス幅が狭い場合の動作を示す図である。
【図３】 第１実施形態の動作を示す波形図であり、入力信号のハイレベルにおけるパルス幅が広い場合の動作を示す図である。
【図４】 第１実施形態におけるパルス幅変換回路の構成を示すブロック図である。
【図５】 図４のパルス幅変換回路の動作を示す波形図である。
【図６】 第１実施形態における遅延制御回路の構成を示すブロック図である。
【図７】 図６の遅延選択回路における構成を示すブロック図である。
【図８】 図７の遅延選択回路の動作を示す波形図である。
【図９】 第１実施形態の位相制御回路のシンボル図である。
【図１０】 第１実施形態における位相制御回路の構成を示すブロック図である。
【図１１】 本発明の第２実施形態による半導体集積回路の構成を示すブロック図である。
【図１２】 本発明の第３実施形態による半導体集積回路の構成を示すブロック図である。
【図１３】 従来の半導体集積回路の構成を示すブロック図である。
【図１４】 図１３の半導体集積回路の動作を示す波形図である。
【図１５】 従来の他の半導体集積回路の構成を示すブロック図である。
【図１６】 図１５の半導体集積回路に用いられたデューティ判定回路の構成を示すブロック図である。
【符号の説明】
１０ パルス幅変換回路
２０ 遅延制御回路
３０、４０ 位相制御回路
５１ 入力端子
５２、５３、５４ 端子
【発明の属する技術分野】
本発明は、パルス信号の発生技術において所望のデューティのパルス信号を得るために用いられる半導体集積回路に関し、特にデューティが５０パーセントのパルス信号を出力する半導体集積回路に関する。
【０００２】
【従来の技術】
従来、半導体技術において、所望のデューティのパルス信号を得るための種々の手段が提案されている。この種の従来技術として、例えば特開昭６０−２１７７２２号公報に開示されたパルス信号発生回路がある。図１３は同公報に記載された半導体集積回路の構成を示すブロック図、図１４は当該半導体集積回路の出力パルス信号の波形図である。図１３を参照すると、当該従来技術による半導体集積回路は、遅延時間ｔ１の遅延路Ｌ１と遅延時間ｔ２の遅延路Ｌ２とを直列に接続して遅延時間ｔ１＋ｔ２の遅延路Ｌ０を構成する。そして、遅延路Ｌ０の出力をインバータ１３０２で論理反転し、論理和回路１３０１を介して遅延路Ｌ０の入力に帰還させる。また、遅延路Ｌ０の中間タップ点、すなわち遅延路Ｌ１の出力もインバータ１３０３で論理反転して論理和回路１３０１を介して遅延路Ｌ０の入力に帰還させる。これにより、遅延時間ｔｌの遅延ループと遅延時間ｔｌ＋ｔ２の遅延ループが形成される。
【０００３】
次に、上記のように構成された従来の半導体集積回路の動作について説明する。上述したように、２つの遅延ループを伝達して循環する論理信号（パルス信号）は、論理和回路１３０１によって１つの論理信号にされてから遅延路Ｌ０の入力に戻されるようになっている。つまり、互いに遅延時間の異なる２種類の遅延ループを循環する信号を干渉させ合いながら発振動作を行ない、そうして発信されるパルス信号が出力される。この結果、２つの遅延時間ｔ１とｔ２とを操作することにより、出力パルス信号のデューティ、すなわちｔｍ＝ｔ１とｔｍ＝ｔ１＋ｔ２との比を制御して所望のデューティを得る。
【０００４】
また、この種の他の従来技術として、例えば特開昭６３−２３７６１０号公報に開示された半導体集積回路がある。図１５は同公報に記載された半導体集積回路の構成を示すブロック図、図１６は図１５のデューティ判定回路の構成を示すブロック図である。図１５及び図１６を参照すると、当該従来技術による半導体集積回路は、入力信号と当該入力信号を遅延した遅延信号とを、排他的論理和演算により逓倍した逓倍信号を得る排他的論理和回路１５０１と、遅延量の異なる複数個の遅延回路１５０２と、排他的論理和回路１５０１の出力を固定のデューティ値とするために遅延回路１５０２の遅延量の変化方向を指定する判定信号を出力するデューティ判定回路１５０３と、デューティ判定回路１５０３の判定信号を入力して指定された遅延量の変化方向にしたがって遅延回路1502の遅延量を切り換える選択器1504とを備える。
【０００５】
次に、上記のように構成された従来の半導体集積回路の動作について説明する。本従来技術において、入力信号と遅延信号とから排他的論理和回路１５０１により得られる逓倍信号の正のパルス幅は、遅延量により決定される。デューティ判定回路１５０３は、排他的論理和回路から出力される逓倍信号の正のパルス幅と負のパルス幅とを電圧として検出し、当該パルス幅が予め定められた値になるように遅延量を切り替えることによりデューティを調節することができる。これにより、入力信号を逓倍した出力信号のデューティを所望の値に設定することができる。
【０００６】
【発明が解決しようとする課題】
しかし、上述した従来技術において、特開昭６０−２１７７２２号公報に開示された従来の半導体集積回路は、動作周波数の下限が制限されるという欠点があった。その理由は、回路構成がリング発振器となっているため、回路を構成する遅延素子の遅延時間を長くするとパルス信号の波形がなまってしまい、ノイズが発生して誤動作を起こす原因となるからである。
【０００７】
また、当該従来の半導体集積回路は、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点があった。その理由は、半導体集積回路の回路構成がリング発振器となっているからである。
【０００８】
同様に、特開昭６３−２３７６１０号公報に開示された従来の半導体集積回路は、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点があった。その理由は、デューティ判定手段において積分回路を用いているからである。
【０００９】
さらに、当該従来の半導体集積回路は、入力信号と遅延信号の内のいずれか一方を出力するため、入力信号を逓倍した出力信号しか得られないという欠点があった。また、入力信号のデューティが５０パーセントの時以外は、出力信号のデューティが５０パーセントにならないという欠点があった。
【００１０】
本発明の目的は、入力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが異なっていても、出力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを等しくすることができる半導体集積回路を提供することにある。
【００１１】
また、本発明の他の目的は、入力信号の周期と出力信号の周期とを等しくすることができる半導体集積回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成する本発明は、入力信号の波形を整形して出力する半導体集積回路において、入力されるパルス幅制御信号に応じて、前記入力信号のパルス幅を調節して出力するパルス幅変換手段と、前記パルス幅変換手段の出力信号を、入力される遅延量制御信号に応じて遅延させて出力する遅延制御手段と、前記パルス幅変換手段の出力信号の立ち下がりエッジを検出し、前記遅延制御手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号の立ち下がりエッジと、当該立ち下がりエッジの直前の立ち上がりエッジが前記遅延制御手段により遅延されて出力された立ち上がりエッジとの位相差が小さくなるように、前記パルス幅変換手段を制御する第１の位相制御手段と、前記パルス幅変換手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相差を比較し、前記パルス幅変換手段の出力信号の立ち上がりエッジと、当該立ち上がりエッジの直前の立ち下がりエッジが前記遅延制御手段により遅延されて出力された立下りエッジとの位相差が小さくなるように、前記遅延制御手段を制御する第２の位相制御手段を備え、前記第１の位相制御手段は、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、前記パルス幅変換手段を制御するため前記パルス幅制御信号を生成する制御信号生成手段を備え、前記第２の位相制御手段は、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、前記遅延制御手段を制御するための前記遅延量制御信号を生成する制御信号生成手段を備え、前記入力信号のパルス幅を周期の１／２に整形した前記パルス幅変換手段または前記遅延制御手段の出力信号を出力することを特徴とする。
【００１３】
請求項２の本発明の半導体集積回路は、前記パルス幅変換手段の出力と前記遅延制御手段の入力との間に設けられ、前記パルス幅変換手段の出力信号を一定時間だけ遅延させるバッファ手段をさらに備えたことを特徴とする。
【００１４】
請求項３の本発明の半導体集積回路は、前記パルス幅変換手段の入力側に設けられ、前記入力信号を入力し位相を制御して前記パルス幅変換手段に出力し、かつ前記バッファ手段の出力信号をフィードバック入力信号として入力するＰＬＬ回路をさらに備えたことを特徴とする。
【００１５】
請求項４の本発明の半導体集積回路は、前記パルス幅変換手段が、前記第１の位相制御手段の制御により遅延量を変化させる可変遅延手段と、入力信号と前記可変遅延手段の出力信号との論理積を演算して出力する論理積手段と、入力信号と前記可変遅延手段の出力信号との論理和を演算して出力する論理和手段と、前記第１の位相制御手段の制御にしたがって、前記論理積手段の出力信号または前記論理和手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする。
【００１６】
請求項５の本発明の半導体集積回路は、前記遅延制御手段が、予め設定された遅延量を持つ遅延選択回路を、複数個直列に接続して備え、前記遅延選択回路が、前記第２の位相制御手段の制御にしたがって、入力信号をそのまま出力するか、または前記遅延量だけ遅延して出力することを特徴とする。
【００１７】
請求項６の本発明の半導体集積回路は、前記遅延選択回路が、入力信号を一定時間だけ遅延させるバッファ手段と、前記第２の位相制御手段の制御にしたがって、入力信号または前記バッファ手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について図面を参照して詳細に説明する。
【００２０】
図１は、本発明の第１の実施形態による半導体集積回路の構成を示すブロック図である。図１を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０とを備える。図示のように、パルス幅変換回路１０の出力は、遅延制御回路２０の入力に接続されると共に、パルス幅変換回路１０を制御する第１の位相制御回路３０の立ち下がりエッジを検出する端子、及び遅延制御回路２０を制御する第２の位相制御回路４０の立ち上がりエッジを検出するための端子に接続されている。また、遅延制御回路２０の出力は、第１の位相制御回路３０の立ち上がりエッジを検出するための端子、及び第２の位相制御回路４０の立ち下がりエッジを検出するための端子に接続されている。そして、第１の位相制御回路３０の制御出力がパルス幅変換回路１０の選択入力に接続され、第２の位相制御回路４０の制御出力が遅延制御回路１０の選択入力に接続されている。なお、図１には本実施形態における特徴的な構成のみを記載し、他の一般的な構成については記載を省略してある。
【００２１】
図４は、パルス幅変換回路１０の構成を示すブロック図である。図４を参照すると、パルス幅変換回路１０は、入力端子５１から入力した入力信号を遅延させて出力する可変遅延回路１１と、当該入力信号及び可変遅延回路１１の出力信号の論理積演算を行う論理積回路１２と、当該入力信号及び可変遅延回路１１の出力信号の論理和演算を行う論理和回路１３と、論理積回路１２の出力信号及び論理和回路１３の出力信号を入力していずれか一方を選択的に出力端子５２から出力する選択器１４とを備える。可変遅延回路１１は、制御信号ｓ５により遅延量を設定することができる。論理積回路１２は、入力端子５１から入力した入力信号と可変遅延回路１１により遅延された信号ｓ１とを論理積演算することにより、信号のハイレベルにおけるパルス幅が可変遅延回路１１の遅延量だけ狭くなった出力信号ｓ２を出力する。論理和回路１３は、入力端子５１から入力した入力信号と可変遅延回路１１により遅延された信号ｓ１とを論理和演算することにより、信号のハイレベルにおけるパルス幅が可変遅延回路１１の遅延量だけ広くなった出力信号ｓ３を出力する。選択器１４は、選択信号ｓ４により制御されて論理積回路１２の出力信号ｓ２と論理和回路１３の出力信号ｓ３のいずれかを出力端子５２から出力する。したがって、図５の波形図に示すように、可変遅延回路１１による遅延量を調節し、選択信号ｓ４を切り換えることによって、パルス幅変換回路１０の出力信号におけるパルス幅を任意に変更することができる。選択信号ｓ４及び制御信号ｓ５は第１の位相制御回路３０から送られる。
【００２２】
図６は、遅延制御回路２０の構成を示すブロック図である。図６を参照すると、遅延制御回路２０は、選択的に入力信号を遅延しまたはそのまま出力する遅延選択回路２１を複数個直列に接続してある。図６に示す例では、遅延選択回路２１を３個接続している。そして、例えば遅延選択回路２１ｂの遅延量を遅延選択回路２１ａの遅延量の２倍とし、遅延選択回路２１ｃの遅延量を遅延選択回路２１ｂの２倍として、各遅延選択回路２１ａ〜２１ｃを個別に制御することにより、きめ細かい遅延量の設定を行うことができる。なお、遅延選択回路２１の接続個数及び遅延量は、図示の例に限るものではなく、必要に応じて任意に設定することができる。
【００２３】
遅延選択回路２１は、例えば図７に示すように、バッファ回路２２と選択器２３との組合せで実現できる。図７を参照すると、遅延選択回路２１に入力された信号ｓ９は２つに分岐され、一方はそのまま選択器２３に入力され、他方はバッファ回路２２に入力される。そしてバッファ回路２２の出力信号ｓ１０が選択器２３に入力される。選択信号ｓ１２を切り換えることにより、入力信号またはバッファ回路２２の出力信号の一方が選択されて出力される（ｓ１１）。遅延選択回路２１の動作を示す図８の波形図を参照すると、選択信号ｓ１２がローレベルであれば、入力信号ｓ９が遅延選択回路２１の出力信号ｓ１１として出力され、選択信号ｓ１２がハイレベルであれば、バッファ回路２２の出力信号ｓ１０が遅延選択回路２１の出力信号ｓ１１として出力される。このようにして、遅延選択回路２１において信号を遅延させるかどうかを選択することができる。また、バッファ回路２２の記憶容量により遅延量を設定することができる。
【００２４】
図９は第１、第２の位相制御回路３０、４０のシンボル図である。第１、第２の位相制御回路３０、４０は、例えば図１０に示すように、位相比較回路３１とアップダウンカウンタ回路３２とを組み合わせて実現できる。図１０を参照すると、位相比較回路３１は、パルス信号の立ち上がりエッジを検出するための端子３３及びパルス信号の立ち下がりエッジを検出するための端子３４から信号を入力して位相を比較し、位相進みｓ１３及び位相遅れｓ１４を出力する。アップダウンカウンタ回路３２は、位相比較回路３１から出力された位相進みｓ１３または位相遅れｓ１４に基づいてパルス幅変換回路１０または遅延制御回路２０の制御信号を出力する。これにより、第１の位相制御回路３０においては、入力信号の位相差が小さくなるようにパルス幅変換回路１０を制御し、第２の位相制御回路４０においては、入力信号の位相差が小さくなるように遅延制御回路２０を制御する。
【００２５】
次に、本実施形態の動作について説明する。入力端子５１から入力したパルス信号は、パルス幅変換回路１０においてパルス幅を変更された後、遅延制御回路２０に送られ、遅延時間を制御されて出力される。また、パルス幅変換回路１０及び遅延制御回路２０の出力は、第１、第２の位相制御回路３０、４０を介してパルス幅変換回路１０及び遅延制御回路２０にフィードバックされる。これにより、端子５２、５３、５４において、ハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しい、デューティが５０パーセントのパルス信号を得ることができる。
【００２６】
図２は入力信号のハイレベルにおけるパルス幅が狭い場合の本実施形態の動作を示す波形図、図３は入力信号のハイレベルにおけるパルス幅が広い場合の本実施形態の動作を示すの波形図である。第１の位相制御回路３０において入力信号の位相差が小さくなるようにパルス幅変換回路１０を制御することにより、端子５２から得られる信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しくなっている。また、第２の第１の位相制御回路３０において入力信号の位相差が小さくなるように遅延制御回路２０を制御することにより、端子５４から得られる信号は、ハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが等しく、かつ端子５２から得られる信号を反周期分遅延した状態となっている。
【００２７】
また、入力端子５１における入力信号の周期をＴ、端子５２から得られる信号のハイレベルにおけるパルス幅をｔｗ、遅延制御回路２０による遅延時間をｔｄとすると、端子５２から得られる信号の立ち下がりエッジと端子５４から得られる信号の立ち上がりエッジとの位相差がなく、かつ端子５２から得られる信号の立ち上がりエッジと端子５４から得られる信号の立ち下がりエッジとの位相差がない場合は、
Ｔ＝ｔｗ＋ｔｄ
ｔｗ＝ｔｄ
が成り立ち、
Ｔ＝ｔｗ＋ｔｄ＝２ｔｗ
となるから、
ｔｗ＝Ｔ／２
となり、パルス幅ｔｗが周期Ｔの１／２、すなわち入力信号に対してデューティが５０パーセントのパルス信号を得ることができる。
【００２８】
図１１は、本発明の第２の実施形態による半導体集積回路の構成を示すブロック図である。図１１を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０と、パルス幅変換回路１０の出力信号を一定時間だけ遅延させて遅延制御回路２０へ送るバッファ回路７０とを備える。本実施形態において、バッファ回路７０以外の構成要素は、構成及び接続関係とも、図１に示した第１実施形態の対応する各構成要素と同様であるため、同一の符号を付して説明を省略する。
【００２９】
パルス幅変換回路１０の出力と遅延制御回路２０の入力との間にバッファ回路７０を設けたことにより、遅延制御回路２０における負担が少なくなるため、遅延制御回路２０の回路規模を小さくすることができる。これにより、デューティが５０パーセントの出力信号を多くの付加に分配することが可能となる。
【００３０】
図１２は、本発明の第３の実施形態による半導体集積回路の構成を示すブロック図である。図１２を参照すると、本実施形態の半導体集積回路は、入力信号のパルス幅を変化させるパルス幅変換回路１０と、入力信号を任意の遅延量で遅延させる遅延制御回路２０と、パルス幅変換回路１０及び遅延回路２０を制御する２つの位相制御回路３０、４０と、パルス幅変換回路１０の出力信号を一定時間だけ遅延させて遅延制御回路２０へ送るバッファ回路７０とを備えると共に、パルス幅変換回路１０の入力端子５１に接続されたＰＬＬ回路８０を備える。本実施形態において、パルス幅変換回路１０、遅延制御回路２０及び第１、第２の位相制御回路３０、４０は、構成及び接続関係とも、図１に示した第１実施形態の対応する各構成要素と同様である。また、バッファ回路７０は、図１１に示した第２実施形態のバッファ回路７０と同様である。したがって、これらの構成要素に関しては、図１及び図１１と同一の符号を付して説明を省略する。
【００３１】
パルス幅変換回路１０の入力端子５１にＰＬＬ回路８０を接続したため、入力信号は、ＰＬＬ回路８０を経た後にパルス幅変換回路１０に入力されることとなる。また、遅延制御回路２０の入力端子５３がＰＬＬ回路８０のフィードバック入力に接続されている。そして、フィードバックされる端子５３から得られる信号、すなわちバッファ回路７０の出力信号と、ＰＬＬ回路８０の入力端子５５に入力される入力信号との位相差を合わせることにより、パルス幅変換回路１０及びバッファ回路７０の遅延によるスキューを低減することができる。
【００３２】
以上好ましい実施例をあげて本発明を説明したが、本発明は必ずしも上記実施例に限定されるものではない。
【００３３】
【発明の効果】
以上説明したように、本発明の半導体集積回路によれば、入力信号であるパルス信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを２つの位相制御回路で検出し、その結果をフィードバックして入力信号のパルス幅を調整することにより、入力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とが異なっている場合であっても、出力信号のハイレベルにおけるパルス幅とローレベルにおけるパルス幅とを等しくすることができるため、デューティが５０パーセントのパルス信号を得ることができるという効果がある。
【００３４】
そして、回路構成がリング発振器ではないため、遅延素子の遅延時間を長くしてもパルス信号の波形がなまって誤動作の原因となるノイズを発生することがないため、動作周波数の下限が制限されることがないという効果がある。
【００３５】
また、回路構成がリング発振器ではなく、積分回路も用いていないため、従来技術に存在した、回路動作が安定し、入力信号の周期より長い時間停止した後、入力信号の入力を再開した場合に、当該入力信号を直ちに追従することができないという欠点を解消することができる。
【００３６】
さらに、入力信号を逓倍することがないため、入力信号の周期と出力信号の周期を等しくすることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体集積回路の構成を示すブロック図である。
【図２】 第１実施形態の動作を示す波形図であり、入力信号のハイレベルにおけるパルス幅が狭い場合の動作を示す図である。
【図３】 第１実施形態の動作を示す波形図であり、入力信号のハイレベルにおけるパルス幅が広い場合の動作を示す図である。
【図４】 第１実施形態におけるパルス幅変換回路の構成を示すブロック図である。
【図５】 図４のパルス幅変換回路の動作を示す波形図である。
【図６】 第１実施形態における遅延制御回路の構成を示すブロック図である。
【図７】 図６の遅延選択回路における構成を示すブロック図である。
【図８】 図７の遅延選択回路の動作を示す波形図である。
【図９】 第１実施形態の位相制御回路のシンボル図である。
【図１０】 第１実施形態における位相制御回路の構成を示すブロック図である。
【図１１】 本発明の第２実施形態による半導体集積回路の構成を示すブロック図である。
【図１２】 本発明の第３実施形態による半導体集積回路の構成を示すブロック図である。
【図１３】 従来の半導体集積回路の構成を示すブロック図である。
【図１４】 図１３の半導体集積回路の動作を示す波形図である。
【図１５】 従来の他の半導体集積回路の構成を示すブロック図である。
【図１６】 図１５の半導体集積回路に用いられたデューティ判定回路の構成を示すブロック図である。
【符号の説明】
１０ パルス幅変換回路
２０ 遅延制御回路
３０、４０ 位相制御回路
５１ 入力端子
５２、５３、５４ 端子
Claims (6)
- 入力信号の波形を整形して出力する半導体集積回路において、
入力されるパルス幅制御信号に応じて、前記入力信号のパルス幅を調節した信号を出力するパルス幅変換手段と、
前記パルス幅変換手段の出力信号を、入力される遅延量制御信号に応じて遅延させた信号を出力する遅延制御手段と、
前記パルス幅変換手段の出力信号の立ち下がりエッジを検出し、前記遅延制御手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号の立ち下がりエッジと、当該立ち下がりエッジの直前の立ち上がりエッジが前記遅延制御手段により遅延されて出力された立ち上がりエッジとの位相差が小さくなるように、前記パルス幅変換手段を制御する第１の位相制御手段と、
前記パルス幅変換手段の出力信号の立ち上がりエッジを検出し、前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相差を比較し、前記パルス幅変換手段の出力信号の立ち上がりエッジと、当該立ち上がりエッジの直前の立ち下がりエッジが前記遅延制御手段により遅延されて出力された立ち下がりエッジとの位相差が小さくなるように、前記遅延制御手段を制御する第２の位相制御手段を備え、
前記第１の位相制御手段は、
前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、
前記パルス幅変換手段を制御するため前記パルス幅制御信号を生成する制御信号生成手段を備え、
前記第２の位相制御手段は、
前記パルス幅変換手段の出力信号と前記遅延制御手段の出力信号の位相を比較する位相比較手段と、
前記遅延制御手段を制御するための前記遅延量制御信号を生成する制御信号生成手段を備え、
前記入力信号のパルス幅を周期の１／２に整形した前記パルス幅変換手段または前記遅延制御手段の出力信号を出力することを特徴とする半導体集積回路。 - 前記パルス幅変換手段の出力と前記遅延制御手段の入力との間に設けられ、前記パルス幅変換手段の出力信号を一定時間だけ遅延させるバッファ手段をさらに備えたことを特徴とする請求項１に記載の半導体集積回路。
- 前記パルス幅変換手段の入力側に設けられ、前記入力信号を入力し位相を制御して前記パルス幅変換手段に出力し、かつ前記バッファ手段の出力信号をフィードバック入力信号として入力するＰＬＬ回路をさらに備えたことを特徴とする請求項２に記載の半導体集積回路。
- 前記パルス幅変換手段が、
前記第１の位相制御手段の制御により遅延量を変化させる可変遅延手段と、
入力信号と前記可変遅延手段の出力信号との論理積を演算して出力する論理積手段と、
入力信号と前記可変遅延手段の出力信号との論理和を演算して出力する論理和手段と、
前記第１の位相制御手段の制御にしたがって、前記論理積手段の出力信号または前記論理和手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする請求項１ないし請求項３に記載の半導体集積回路。 - 前記遅延制御手段が、予め設定された遅延量を持つ遅延選択回路を、複数個直列に接続して備え、
前記遅延選択回路が、前記第２の位相制御手段の制御にしたがって、入力信号をそのまま出力するか、または前記遅延量だけ遅延して出力することを特徴とする請求項１ないし請求項４に記載の半導体集積回路。 - 前記遅延選択回路が、
入力信号を一定時間だけ遅延させるバッファ手段と、
前記第２の位相制御手段の制御にしたがって、入力信号または前記バッファ手段の出力信号のいずれか一方を選択的に出力する選択手段とを備えることを特徴とする請求項５に記載の半導体集積回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02023498A JP3678570B2 (ja) | 1998-01-17 | 1998-01-17 | 半導体集積回路 |
| CA002258939A CA2258939C (en) | 1998-01-17 | 1999-01-14 | Pulse signal output circuit |
| AU12111/99A AU748603B2 (en) | 1998-01-17 | 1999-01-15 | Semiconductor integrated circuit |
| EP99100394A EP0930709B1 (en) | 1998-01-17 | 1999-01-18 | Circuit for producing pulse signals with a desired duty cycle |
| DE69903074T DE69903074T2 (de) | 1998-01-17 | 1999-01-18 | Schaltungsanordnung zur Erzeugung von Pulssignalen mit einem gewünschten Tastverhältnis |
| DK99100394T DK0930709T3 (da) | 1998-01-17 | 1999-01-18 | Kredsløb for tilvejebringelse af impulssignaler med et ønsket impulsforhold |
| US09/233,103 US6157234A (en) | 1998-01-17 | 1999-01-19 | Pulse signal output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02023498A JP3678570B2 (ja) | 1998-01-17 | 1998-01-17 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205100A JPH11205100A (ja) | 1999-07-30 |
| JP3678570B2 true JP3678570B2 (ja) | 2005-08-03 |
Family
ID=12021506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02023498A Expired - Fee Related JP3678570B2 (ja) | 1998-01-17 | 1998-01-17 | 半導体集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6157234A (ja) |
| EP (1) | EP0930709B1 (ja) |
| JP (1) | JP3678570B2 (ja) |
| AU (1) | AU748603B2 (ja) |
| CA (1) | CA2258939C (ja) |
| DE (1) | DE69903074T2 (ja) |
| DK (1) | DK0930709T3 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030222803A1 (en) * | 1999-12-28 | 2003-12-04 | Shai Cohen | Duty cycle adapter |
| JP3888603B2 (ja) * | 2000-07-24 | 2007-03-07 | 株式会社ルネサステクノロジ | クロック生成回路および制御方法並びに半導体記憶装置 |
| DE10043730C1 (de) | 2000-09-05 | 2002-04-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zur zeitlichen Korrektur eines Datensignals |
| US6518811B1 (en) * | 2000-12-29 | 2003-02-11 | Cisco Technology, Inc. | Software programmable delay circuit |
| US6549046B1 (en) | 2000-12-29 | 2003-04-15 | Cisco Technology, Inc. | Method and apparatus for phase aligning two clock signals utilizing a programmable phase adjustment circuit |
| DE10146080A1 (de) * | 2001-09-19 | 2002-10-31 | Infineon Technologies Ag | Treiberschaltung und elektronische Schaltung zum Ausgleichen einer Phasendifferenz |
| JP3545743B2 (ja) * | 2001-12-13 | 2004-07-21 | 株式会社東芝 | 特徴抽出システム及び半導体集積回路装置 |
| KR100486268B1 (ko) | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
| US7019574B2 (en) * | 2004-01-29 | 2006-03-28 | Schroedinger Karl | Circuit and method for correction of the duty cycle value of a digital data signal |
| DE102004063198B4 (de) * | 2004-12-23 | 2009-04-30 | Atmel Germany Gmbh | Treiberschaltung, insbesondere für Laser-Dioden und Verfahren zur Bereitstellung einer Treiberpulsfolge |
| JP2006217162A (ja) * | 2005-02-02 | 2006-08-17 | Kawasaki Microelectronics Kk | リングオシレータ回路 |
| JP6676166B2 (ja) * | 2016-07-08 | 2020-04-08 | 三菱電機株式会社 | パルス幅補正回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217722A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | パルス信号発生回路 |
| CA1254957A (en) * | 1986-11-07 | 1989-05-30 | Mitel Corporation | Frequency doubler |
| JPS63237610A (ja) * | 1987-03-25 | 1988-10-04 | Nec Corp | 半導体集積回路 |
| JP2635778B2 (ja) * | 1989-09-21 | 1997-07-30 | 株式会社東芝 | パルス回路 |
| US5059818A (en) * | 1990-06-01 | 1991-10-22 | Advanced Micro Devices, Inc. | Self-regulating clock generator |
| US5105108A (en) * | 1990-11-14 | 1992-04-14 | Zenith Electronics Corporation | Delay circuit with phase locked loop control |
| SG49826A1 (en) * | 1992-12-22 | 1998-06-15 | Motorola Inc | Clock signal conditioning circuit |
| AU1841895A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
| JP2561037B2 (ja) * | 1994-08-30 | 1996-12-04 | 日本電気株式会社 | クロック信号分配回路 |
| US5917353A (en) * | 1995-02-15 | 1999-06-29 | Stmicroelectronics, Inc. | Clock pulse extender mode for clocked memory devices having precharged data paths |
| JP3561792B2 (ja) * | 1995-09-06 | 2004-09-02 | 株式会社ルネサステクノロジ | クロック発生回路 |
-
1998
- 1998-01-17 JP JP02023498A patent/JP3678570B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-14 CA CA002258939A patent/CA2258939C/en not_active Expired - Fee Related
- 1999-01-15 AU AU12111/99A patent/AU748603B2/en not_active Ceased
- 1999-01-18 DK DK99100394T patent/DK0930709T3/da active
- 1999-01-18 DE DE69903074T patent/DE69903074T2/de not_active Expired - Fee Related
- 1999-01-18 EP EP99100394A patent/EP0930709B1/en not_active Expired - Lifetime
- 1999-01-19 US US09/233,103 patent/US6157234A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6157234A (en) | 2000-12-05 |
| EP0930709B1 (en) | 2002-09-25 |
| EP0930709A1 (en) | 1999-07-21 |
| AU1211199A (en) | 1999-08-05 |
| CA2258939C (en) | 2002-10-22 |
| DK0930709T3 (da) | 2002-12-16 |
| CA2258939A1 (en) | 1999-07-17 |
| JPH11205100A (ja) | 1999-07-30 |
| DE69903074D1 (de) | 2002-10-31 |
| DE69903074T2 (de) | 2003-02-06 |
| AU748603B2 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355894B2 (ja) | 可変遅延回路 | |
| JP3678570B2 (ja) | 半導体集積回路 | |
| US6882196B2 (en) | Duty cycle corrector | |
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| JPH04505539A (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US7525364B2 (en) | Delay control circuit | |
| US6918050B2 (en) | Delay adjustment circuit and a clock generating circuit using the same | |
| JP3487533B2 (ja) | 逓倍回路及び半導体集積回路装置 | |
| JPH09266444A (ja) | 組合せロジックを利用した電圧制御発振器を有するフェーズロックループ | |
| US6707330B2 (en) | Semiconductor device having internal circuit operating in synchronization with internal clock signal | |
| EP0881767A1 (en) | Combinational delay circuit for a digital frequency multiplier | |
| US6737901B2 (en) | Integrable, controllable delay device, delay device in a control loop, and method for delaying a clock signal using a delay device | |
| US6147532A (en) | PLL circuit capable of preventing malfunction of FF circuits connected thereto and semiconductor integrated circuit including the PLL circuit | |
| US20040027181A1 (en) | Clock multiplying PLL circuit | |
| JP3854065B2 (ja) | 位相補償用クロック同期回路 | |
| JP3821825B2 (ja) | タイミング発生回路 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| JP2003008411A (ja) | 遅延同期回路用遅延調整回路 | |
| JP3786540B2 (ja) | タイミング制御回路装置 | |
| US7477714B2 (en) | Phase adjusting circuit for minimized irregularities at phase steps | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2007228145A (ja) | 半導体集積回路 | |
| JP3772668B2 (ja) | 位相同期ループを用いた発振回路 | |
| KR100506177B1 (ko) | 디지털 지연 동기 루프 회로 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |