DE60114965T2

DE60114965T2 - Phasenregelschleife und Verzögerungsregelschleife

Info

Publication number: DE60114965T2
Application number: DE60114965T
Authority: DE
Inventors: Hirochi Yokohama-Shi Tachimori
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-09-21
Filing date: 2001-09-20
Publication date: 2006-07-27
Anticipated expiration: 2021-09-21
Also published as: US6954511B2; US20020051508A1; JP4407031B2; KR100849476B1; KR20020023124A; DE60114965D1; EP1193874A1; JP2002100984A; EP1193874B1

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Phasenregelschleifenschaltung und eine Verzögerungsregelschleifenschaltung, betrifft zum Beispiel eine Phasenregelschleifenschaltung und eine Verzögerungsregelschleifenschaltung in einem digitalen Fernsehgerät zum Erzeugen von Punkttakten.
2. Beschreibung anderer Bauformen
Zum Anzeigen eines Videosignals auf einer Anzeige eines Personal Computers oder zum Anzeigen von OSD (Bildschirmanzeigen)-Text auf einem Fernsehmonitor wird von Punkttakten Gebrauch gemacht, die man durch Multiplizieren durch eine PLL (Phasenregelschleifen)-Schaltung erhält, welche das horizontale Synchronisationssignal HSYNC als ein Referenztaktsignal verwendet. Falls der Jitter der PLL-Schaltung groß ist, erscheint ein Flackern oder eine Wellenlinie auf dem Schirm und wird schließlich visuell erkannt, sodass eine PLL-Schaltung mit kleinem Jitter für eine Punkttakterzeugungsschaltung als notwendig angesehen wird.
Eine Änderung von Spannungszuständen kleiner als das Referenztaktsignal oder die Eigenfrequenz einer PLL-Schaltung wird durch die Rückkopplungsschleife der PLL-Schaltung selbst korrigiert. In kürzeren Perioden als jene des Referenztaktsignals erzeugtes digitales Rauschen kann jedoch als Zufallskomponenten in jedem Zyklus des Referenztaktsignals angesehen werden und kann durch die Rückkopplungsschleife nicht ausreichend korrigiert werden, womit ein Jitter bewirkt wird, nachdem die PLL verriegelt ist.
Für einen zufälligen Jitter, der auftritt, nachdem die PLL verriegelt ist, und der selten lang dauert, ist es effektiv, anstatt eine Änderung der Frequenz hauptsächlich durch ein Frequenzansprechen durch Laden oder Entladen einer Kapazität eines Schleifenfilters zu bewirken, die Phase des Jitteranteils in jedem Zyklus hauptsächlich durch ein Phasenansprechen zu korrigieren, das in jedem Zyklus des Referenztaktsignals durchgeführt wird. Da jedoch die Änderung der Spannung des einer VCO-Schaltung eingegebenen Impulssignals während eines Phasenansprechens nicht zu groß gemacht werden kann, ist es schwierig, die Schaltung so zu konstruieren, dass sie exakt 100% des Jitters allein durch das Phasenansprechen korrigiert. Deshalb wird es als optimal angesehen, das Verfahren eines digitalen Korrigierens der Phase des Jitters beim Erzeugen von Punkttakten zusammen mit einer Phasenkorrektur durch ein Phasenansprechen einer PLL-Schaltung zu verwenden. Zum Beispiel wird die Phase der Jitters durch Auswählen des Takts, der am frühesten von einer Abfallkante (dem linken Ende des Schirms) des horizontalen Synchronisationssignals HSYNC ansteigt, aus mehreren Takten unterschiedlicher Phase und Verwenden dieses Takts zum Erzeugen von Punkttakten korrigiert.
Beim Korrigieren der Phase hauptsächlich durch ein Phasenansprechen ist ein Nacheil/Voreil-Filter für das Schleifenfilter in einer PLL-Schaltung oder einer DLL (Verzögerungsregelschleifen)-Schaltung geeignet. Ein Nacheil/Voreil-Filter ist zum Beispiel ein Filter, das aus einer Reihenschaltung eines Widerstands und einer Kapazität besteht und eine Phaseneigenschaft einer an einem unteren Band verzögerten Phase, die an einem hohen Band wiederhergestellt wird, besitzt.
Beim Verwenden eines Nacheil/Voreil-Filters als Schleifenfilter wird eine Steuerspannung mit einer kombinierten Signalform einer Rechtecksignalform entsprechend durch einen Phasenvergleicher ausgegeben Impulssignalen (Aufwärtssignal und Abwärtssignal) und einer flachen Signalform entlang einer Zeitachse, die durch das Laden und Entladen einer Kapazität durch eine Ladungspumpenschaltung erzeugt wird, erzeugt. In der Rechtecksignalform wird hauptsächlich das Phasenansprechen durchgeführt, während in der flachen Signalform entlang der Zeitachse ein Frequenzansprechen zusammen mit einem indirekten Phasenansprechen durchgeführt wird. Aufgrund dessen kann im Vergleich zu dem Fall des Benutzens eines Nacheilfilters, in dem die Signalform am hohen Band stumpf ist, ein größeres Phasenansprechen erzielt werden, sodass der Ausgangsstrom der Ladungspumpe so konstruiert werden kann, dass er klein ist, und die Änderung einer Steuerspannung durch ein Laden und Entladen der Kapazität eines Schleifenfilters wird klein. Als Ergebnis kann die Änderung der Steuerspannung nach einem Phasenansprechen durch eine Steuerspannung mit einer Rechtecksignalform kleiner gemacht werden, und der Jitter der Frequenz kann kleiner gemacht werden.
Außerdem beeinflusst die große Änderung der Taktphase, die beim Verwenden eines Nacheil/Voreil-Filters auftritt, durch Vergleichen der Phasen an der Anstiegskante (dem rechten Ende eines Schirms) eines horizontalen Synchronisationssignals HSYNC, da die Ladungspumpenschaltung in der Austastperiode arbeitet, die Anzeige auf dem Schirm nicht. Ferner kann, nachdem der Betrieb der Ladungspumpenschaltung beendet ist und die Steuerspannung ausreichend stabil wird, durch digitales Korrigieren der Phase des Jitters und Erzeugen von Punkttakten an einer Abfallflanke (dem linken Ende eines Schirms) des horizontalen Synchronisationssignals HSYNC ein Bild mit wenig Flackern und Wellenlinien erzielt werden.
Wenn jedoch ein Tiefpassfilter nach dem Nacheil/Voreil-Filter vorgesehen ist, um den Einfluss von Rauschen zu verringern, oder wenn eine Kapazität vorgesehen ist, um die Steuerspannung zwischen einem Ausgang einer Vorspannungsschaltung und einer Masseleitung oder einer Netzleitung zu stabilisieren, werden die Rechtecksignalform der Steuerspannung eines spannungsgesteuerten Oszillators oder einer spannungsgesteuerten Verzögerungsschaltung schließlich abgestumpft. Aufgrund dessen endet die Änderung der Steuerspannung selbst nach der Abfallflanke (dem linken Ende des Schirms) des horizontalen Synchronisationssignals HSYNC nicht, sodass sich die Phase schließlich ändert. Deshalb gibt es einen Nachteil, dass der Effekt einer digitalen Phasenkorrektur sich schließlich an der Abfallkante des horizontalen Synchronisationssignals HSYNC vermindert, und der Vorteil der Verwendung eines Nacheil/Voreil-Filters geht verloren.
Es folgt nun eine detaillierte Erläuterung des obigen Problems in einer PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter.
11 ist eine Darstellung des Aufbaus einer ersten Weise einer PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter.
Die in 11 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 101, eine Ladungspumpenschaltung 102, ein Nacheil/Voreil-Filter 103, ein Tiefpassfilter 104, einen spannungsgesteuerten Oszillator 105 und einen Frequenzteiler 106.
Der Phasenvergleicher 101 vergleicht Phasen eines Referenzsignals φREF und eines Ausgangssignals NOUT des Frequenzteilers 106 und gibt ein Aufwärtssignal /UP oder ein Abwärtssignal DOWN entsprechend dem Vergleichsergebnis aus.
Die Ladungspumpenschaltung 102 empfängt das Aufwärtssignal /UP oder das Abwärtssignal DOWN von dem Phasenvergleicher 101 und gibt einen Lade- und Entladestrom ICP an das Nacheil/Voreil-Filter 3 aus.
Das Nacheil/Voreil-Filter 103 besteht zum Beispiel aus einem Widerstand RF1 und einer Kapazität CF1, die in Reihe zwischen dem Ausgang der Ladungspumpenschaltung 102 und der Masseleitung geschaltet sind. Es empfängt den Lade- und Entladestrom ICP und gibt die erzeugte Spannung FIL der Reihenschaltung an das Tiefpassfilter 104 aus.
Das Tiefpassfilter 104 besteht zum Beispiel aus einem Widerstand RLP und einer Kapazität CLP, die in Reihe zwischen dem Ausgang des Ladungspumpenschaltung 102 und der Masseleitung geschaltet sind. Es empfängt die Spannung FIL des Nacheil/Voreil-Filters 103 und gibt eine Spannung LPO der Kapazität CLP entsprechend der Spannung FIL an den spannungsgesteuerten Oszillator 105 aus.
Der spannungsgesteuerte Oszillator 105 empfängt die Ausgangsspannung LPO des Tiefpassfilters 104 und gibt ein Signal φVCO mit einer Frequenz, die dieser entspricht, aus.
Der Frequenzteiler 106 teilt das Ausgangssignal φVCO des spannungsgesteuerten Oszillators 105 in einem bestimmten Teilungsverhältnis und gibt ein Signal NOUT an den Phasenvergleicher 101 aus.
Falls das Referenztaktsignal φREF von einer niedrigen Frequenz zum Beispiel des horizontalen Synchronisationssignals HSYNC von 12 kHz bis 106 kHz oder so ist, wird es schwierig, die Kapazität CF1 des Nacheil/Voreil-Filters 103 in einem Halb leiterchip zu integrieren, und so ist es bevorzugt, ihn als ein externes Teil zu machen.
Der Massepunkt des spannungsgesteuerten Oszillators 105 in einem Halbleiterchip und der Massepunkt der externen Kapazität CF1 des Nacheil/Voreil-Filters 103 sind verschieden, sodass, falls die Spannung FIL des Nacheil/Voreil-Filters 103 direkt als Steuerspannung des spannungsgesteuerten Oszillators 105 benutzt wird, die Potentialdifferenz der zwei Massepunkte aus Sicht des spannungsgesteuerten Oszillators 105 zu einem Rauschen wird, das der Steuerspannung überlagert ist, wobei der Jitter der PLL-Schaltung schließlich größer wird. Deswegen ist vorzugsweise ein in den Halbleiterchip eingebautes Tiefpassfilter 104 zwischen dem Nacheil/Voreil-Filter 103 und dem spannungsgesteuerten Oszillator 105 vorgesehen. Da der Massepunkt der Kapazität CLP und der Massepunkt des spannungsgesteuerten Oszillators 105 von der gleichen Stelle sind, ist das vorgenannte Rauschen durch die Potentialdifferenz der zwei Massepunkte reduziert.
In dem Rauschen der Steuerspannung durch die Potentialdifferenz zwischen dem Massepunkt der externen Kapazität CF1 und dem Massepunkt des spannungsgesteuerten Oszillators 105 wird die von dem Tiefpassfilter 104 ausgegebene Rauschspannung ΔVNOISE_LP wie folgt aus der Amplitude ΔVNOISE des Rauschens im Eingang des Tiefpassfilters 104, der zeitlichen Breite τNOISE des Rauschens, der Frequenz fNOISE des Rauschens, der Abschirmfrequenz fLP1 des Tiefpassfilters 104 und der Zeitkonstanten τLP1 ausgedrückt: ΔVNOISE_LP ≡ ΔVNOISE/(fNOISE/fLP1) ≅ ΔVNOISE × (τNOISE/τLP1) (1)
Falls zum Beispiel die Rauschspannung ΔVNOISE 10 mV beträgt, die Zeitkonstante τNOISE 2,8 ns beträgt und die Zeitkonstante τLP1 280 ns beträgt, beträgt die Rauschspannung ΔVNOISE_LP etwa 100 μV.
12A bis 12F geben Signalformdiagramme zum Erläutern der Funktionsweise der ersten Form der PLL-Schaltung des Standes der Technik an.
Das Signalformdiagramm von 12A zeigt die Signalform des Referenztaktsignals φREF.
Das Signalformdiagramm von 12B zeigt die Signalform des Ausgangssignals NOUT des Frequenzteilers 106.
Das Signalformdiagramm von 12C zeigt die Signalform des Signals /UP des Phasenvergleichers 101.
Das Signalformdiagramm von 12D zeigt die Signalform des Signals DOWN des Phasenvergleichers 101.
Das Signalformdiagramm von 12E zeigt die Signalform der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103.
Das Signalformdiagramm von 12F zeigt die Signalform der Ausgangsspannung LPO des Tiefpassfilters 104.
Der Phasenvergleicher 101 vergleicht die zeitliche Abstimmung zwischen der Anstiegsflanke des Referenztaktsignals φREF und der Abfallflanke des Ausgangssignals NOUT des Frequenzteilers 106. Falls die Abfallflanke des Signals NOUT relativ zur Anstiegsflanke des Referenztaktsignals φREF spät ist, wird ein Impulssignal eines niedrigen Niveaus, d.h. das Aufwärtssignal UP, ausgegeben. Falls die Abfallflanke des Signals NOUT früher ist, wird ein Impulssignal mit hohem Pegel, d.h. das Abwärtssignal DOWN, ausgegeben.
Das Aufwärtssignal /UP wird zum Beispiel dem Gate-Anschluss eines pMOS-Transistors auf der Seite der nicht dargestellten Netzleitung der Ladungspumpenschaltung 102 eingegeben. Durch Eingeben eines Impulssignals niedrigen Niveaus auf das Aufwärtssignal /UP, wird der pMOS-Transistor eingeschaltet, und der Ladestrom ICP wird dem Nacheil/Voreil-Filter 103 zugeführt.
Zusätzlich wird das Abwärtssignal DOWN zum Beispiel dem Gate-Anschluss eines nMOS-Transistors auf einer nicht dargestellten Masseleitungsseite der Ladungspumpenschaltung 102 eingegeben. Durch Eingeben eines Impulssignals hohen Niveaus auf das Abwärtssignal DOWN wird der nMOS-Transistor eingeschaltet, und der Entlandestrom ICP wird dem Nacheil/Voreil-Filter 103 zugeführt.
Durch den von der Ladungspumpenschaltung 102 ausgegebenen Lade- und Entladestrom ICP ändern sich die Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 und das Ausgangssignal LPO des Tiefpassfilters 104. Hierdurch wird die Oszillationsfrequenz des spannungsgesteuerten Oszillators 105 größer oder kleiner.
In der Periode Δt, wenn das Aufwärtssignal /UP oder das Abwärtssignal DOWN erzeugt wird, gelangt der Ausgangsstrom ICP von der Ladungspumpenschaltung 102 durch den Widerstand RF1 des Nacheil/Voreil-Filters 103 und den Widerstand RLP des Tiefpassfilters 104 und lädt oder entlädt die Kapazität CF1 des Nacheil/Voreil-Filters 103 und die Kapazität CLP des Tiefpassfilters 104. Die Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 hat eine kombinierte Signalform einer Rechteckspannungssignalform S1FIL, die durch Leiten des Stroms ICP durch den Parallelwiderstand des Widerstands RF1 und des Widerstands RLP erzeugt wird, und einer flachen Signalform entlang der Zeitachse, die durch Laden und Entladen der Parallelkapazität der Kapazität CF1 und der Kapazität CLP und Aufrechterhalten der Ladung erzeugt wird.
In der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 werden, falls der Widerstand RF1 im Vergleich zum Widerstand RLP ausreichend klein ist und die Kapazität CF1 im Vergleich zur Kapazität CLP ausreichend groß ist, die Spannungsänderung ΔV1FIL der Spannungssignalform S1FIL und die Spannungsänderung ΔV2FIL der Spannungssignalform S2FIL wie folgt ausgedrückt: ΔV1FIL = ICP/{(1/RF1) + (1/RLP)} ≅ ICP × RF1 (2) ΔV2FIL = (ICP × Δt)/(CF1 + CLP) ≅ (ICP × Δt)/CF1 (3)
Deshalb erscheint die Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 beinahe mit der gleichen Signalform wie jene, wenn es kein Tiefpassfilter 104 gibt.
Außerdem werden der Bereich ZS1FIL der Spannungssignalform S1FIL und der Bereich ZS2FIL der Spannungssignalform S2FIL wie folgt ausgedrückt: ZS1FIL = ΔV1FIL × Δt (4) ZS2FIL = ΔV2FIL × T (5)
Hierbei steht die Summe des Bereichs ZS1FIL und des Bereichs ZS2FIL (ZS1FIL + ZS2FIL) in Beziehung zum Phasenansprechen, und der Bereich ZS2FIL ist proportional zur Spannungsschwankung ΔV2FIL, sodass er zur Phasenänderung (Ansprechen) in Beziehung steht. Falls zum Beispiel die Frequenzänderung so konstruiert ist, dass sie eine Hälfte des Phasenansprechens ist, sind der Bereich ZS1FIL und der Bereich ZS2FIL im Wesentlichen gleich, sodass die folgende Gleichung gilt: ΔV2FIL ≅ ΔV1FIL × (Δt/T) (6)
Da die Zeit Δt kürzer als die Periode T ist, wird die Spannung ΔV2FIL kleiner als die Spannung ΔV1FIL.
Die Ausgangsspannung LPO des Tiefpassfilters 104 erscheint als abgestumpfte Signalform der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103, aber durch Bearbeiten der Spannungssignalform S1FIL und der Spannungssignalform S2FIL in der gleichen Weise kann die Ausgangsspannung LPO in eine Spannungssignalform S1LP entsprechend der Rechteckspannungssignalform S1FIL und eine Spannungssignalform S2LP entsprechend der flachen Spannungssignalform S2FIL für Überlegungen getrennt werden.
Die Spannungssignalform S1FIL hat eine abgestumpfte Anstiegsflankensignalform, die sich mit einer Zeitkonstanten des Tiefpassfilters 104 exponentiell ändert. Die Spannung ΔV1LPO, die von der Spannung 0 zur Spannung ΔV1FIL exponentiell ansteigt, kann durch die folgende Gleichung angenähert werden: ΔV1LPO(t) = ΔV1FIL × {1 – exp(–t/τLP1)} ≅ ΔV1FIL × (t/τLP1) (7)mit τLP1 = CLP × RLP.
Deshalb wird, falls die Zeit Δt ausreichend kürzer als die Zeitkonstante τLP1 des Tiefpassfilters 104 ist, die Spitzenspannung ΔV1LPO durch die folgende Gleichung ausgedrückt: ΔV1LPO ≅ ΔV1FIL × (Δt/τLP1) (8)
Andererseits kann die fallende Signalform der Spannungssignalform S1LP, die von der Spitzenspannung ΔV1LPO zur Spannung ΔV2FIL exponentiell abfällt, durch die folgende Gleichung angenähert werden: ΔV1LPO(t) = (ΔV1LPO – ΔV2FIL) × exp(–t/τLP2) + ΔV2FIL ≅ ΔV1LPO × exp(-t/τLP2) (9)mit τLP2 ≅ CLP × (RLP + RF1).
Außerdem kann an der Abfallflanke des Referenztaktsignals φREF, d.h. zur Zeit t = αT(α ≈ 1/10), die Spannung, nachdem die abgestumpfte Spannungssignalform S1LP exponentiell gedämpft worden ist, durch die folgende Gleichung ausgedrückt werden: ΔV1LPO(αT) ≅ ΔV1LPO × exp(–αT/τLP2) ≅ ΔV1FIL × (Δt/τLP1) × exp(–αT/τLP2) (10)
Zum Anzeigen von Bildern oder Texten muss die Spannungssignalform S1LP an der Abfallflanke des Referenztaktsignals φREF, d.h. am linken Ende des Schirms, ausreichend gedämpft werden. Deshalb ist es ein Konstruktionskriterium, dass die folgende Gleichung erfüllt wird: ΔV1LPO(αT) ≤ ΔV2FIL (11)
Durch Einsetzen von Gleichung (10) und Gleichung (6) in Gleichung (11), um sie zu Modifizieren, erhält man die folgende Gleichung: T/τLP1 ≤ exp(αt/τLP2) (12)
Aus Gleichung (12) gilt mit α = 1/10 die nächste Gleichung: τLP1 ≅ τLP2 ≤ 35,8 (13)
Zum Beispiel gilt
für T = 64 μs: τLP1 ≤ 1,8 μs
für T = 10 μs: τLP1 ≤ 280 ns
Aus Gleichung (1) ist es notwendig, um den Wert der Rauschspannung ΔVNOISE_LP klein zu machen, den Wert der Zeitkonstanten τLP1 um ein gewisses Maß zu erhöhen. In diesem Fall wird es jedoch schwierig, Gleichung (11) zu erfüllen.
Das heißt, falls die Zeitkonstante τLP1 des Tiefpassfilters 104 erhöht wird, um den Einfluss des Rauschens zu reduzieren, ändert sich die Steuerspannung selbst nach der Abfallflanke des Referenztaktsignals φREF weiter, sodass ein Problem entsteht, dass der Effekt der an der Abfallflanke des Referenztaktsignals φREF durchgeführten Phasenkorrektur schließlich reduziert wird.
Man beachte, dass, falls die Zeitkonstante τLP1 ausreichend kleiner als die Periode T ist, der Bereich der abgestumpften Spannungssignalform S1LP grob durch die folgende Gleichung gegeben ist:
Aus der obigen Gleichung ist klar, dass der Bereich der abgestumpften Spannungssignalform S1LP mit dem Bereich des rechteckigen Anfangsimpulses des Nacheil/Voreil-Filters zusammenfällt, wenn es kein Tiefpassfilter 104 gibt.
Als nächstes wird eine Erklärung einer zweiten Form der PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter gegeben.
13 ist eine Darstellung des Aufbaus der zweiten Form einer PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter.
Die gleichen Bezugsziffern in 11 und 13 geben die gleichen Bauelemente an. Außerdem enthält die in 13 dargestellte PLL-Schaltung eine Vorspannungsschaltung 7, eine Kapazität CPB und eine Kapazität CNB.
Der Unterschied der zweiten Form bezüglich der ersten Form liegt in dem Punkt, dass anstelle eines Tiefpassfilters 104 zwischen dem Nacheil/Voreil-Filter 103 und dem spannungsgesteuerten Oszillator 105 eine Vorspannungsschaltung 107 integriert ist.
Die Vorspannungsschaltung 107 empfängt die Ausgangsspannung FIL des Nacheil/Voreil-Filters 103, erzeugt eine Vorspannung NBIAS und eine Vorspannung PBIAS, und gibt sie an den spannungsgesteuerten Oszillator 105 aus. Die Vorspannungsschaltung besteht zum Beispiel aus einer Kombination von Stromspiegelschaltungen.
Hier werden die Vorspannungsschaltung 107 und der spannungsgesteuerten Oszillator 105 erläutert.
15 ist eine Darstellung eines Beispiels einer Schaltung eines spannungsgesteuerten Oszillators.
Der in 15 dargestellte spannungsgesteuerte Oszillator weist Verzögerungsblöcke 51-1 bis 51-n und eine NAND-Schaltung 56 auf.
Außerdem hat jeder der Verzögerungsblöcke 51-1 bis 51-n eine zweistufige Verzögerungsstufe des Invertertyps, bestehend aus einem pMOS-Transistor Qp50, einem pMOS-Transistor Qp51, einem nMOS-Transistor Qn50 und einem nMOS-Transistor Qn51, und hat einen Ausgangspuffer BUF.
Der pMOS-Transistor Qp51 und der nMOS-Transistor Qn50 empfangen als Eingang ein Signal von der früheren Stufe an ihren gegenseitig verbundenen Gate-Anschlüssen und geben ein Signal an die nächste Stufe von ihren gegenseitig verbundenen Drain-Anschlüssen aus. Der Source-Anschluss des pMOS-Transistors Qp51 ist mit der Netzleitung Vdd durch den Drain-Anschluss und den Source-Anschluss des pMOS-Transistors Qp50 verbunden, während der Source-Anschluss des nMOS-Transistors Qn50 mit der Masseleitung durch den Drain-Anschluss und den Source-Anschluss des nMOS-Transistors Qn51 verbunden ist. Eine Vorspannung PBIAS wird an den Gate-Anschluss des pMOS-Transistors Qp50 angelegt, während eine Vorspannung NBIAS an den Gate-Anschluss des nMOS-Transistors Qn51 angelegt wird.
In jedem Verzögerungsblock sind zwei Stufen des Invertertyps kaskadierend geschaltet. Ein Puffer BUF ist am Ausgang des Verzögerungsblocks eingesetzt.
Wie in dem Schaltungsbeispiel von 15 gezeigt, weist jeder in dem spannungsgesteuerten Oszillator 105 enthaltene Verzögerungsblock zum Beispiel zwei Verzögerungsstufen des Invertertyps, die jeweils mit einem Stromquellentransistor (dem pMOS-Transistor Qp50) auf der Netzleitungsseite, der durch die Vorspannung PBIAS gesteuert wird, und einen Stromquellentransistor (dem nMOS-Transistor Qp51) auf der Masseleitungsseite, der durch die Vorspannung NBIAS gesteuert wird, versehen sind, und einen Inverter (Ausgangspuffer BUF) zur Verwendung als Puffer auf.
Falls das Signal PWON auf einen hohen Pegel gesetzt ist, wird der Gate-Anschluss der NAND-Schaltung 56 eingeschaltet, ein Signal von der letzten Stufe der kaskadierend geschalteten Verzögerungsblöcke wird zur ersten Stufe zurückgeleitet, und eine Oszillation beginnt. Zu diesem Zeitpunkt werden Taktsignale φ{0} bis φ{π} von den Verzögerungsblöcken ausgegeben.
16 ist ein Schaltungsdiagramm eines Beispiels einer Vorspannungsschaltung.
Die in 16 dargestellte Vorspannungsschaltung weist einen pMOS-Transistor Qp101, einen pMOS-Transistor Qp102, einen nMOS-Transistor Qn101 und einen nMOS-Transistor Qn102 auf.
Der nMOS-Transistor Qp101 empfängt an seinem Gate-Anschluss eine Spannung FIL, ist mit seinem Source-Anschluss mit der Masseleitung verbunden, und ist an seinem Drain-Anschluss mit dem Drain-Anschluss des pMOS-Transistors Qp101 verbunden.
Der pMOS-Transistor Qp101 ist an seinem Source-Anschluss mit der Netzleitung Vdd verbunden, ist an seinem Gate-Anschluss mit seinem eigenen Drain-Anschluss verbunden, und gibt an seinem Gate-Anschluss die Vorspannung PBIAS aus.
Der pMOS-Transistor Qp102 empfängt an seinem Gate-Anschluss die Vorspannung PBIAS, ist an seinem Source-Anschluss mit der Netzleitung Vdd verbunden, und ist an seinem Drain-Anschluss mit dem Drain-Anschluss des nMOS-Transistors Qn102 verbunden.
Der nMOS-Transistor Qn102 ist an seinem Source-Anschluss mit der Masseleitung verbunden, ist an seinem Gate-Anschluss mit seinem eigenen Drain-Anschluss verbunden, und gibt an seinem Gate-Anschluss die Vorspannung NBIAS aus.
Die in 16 dargestellte Vorspannungsschaltung des Stromspiegeltyps erzeugt zum Beispiel eine Vorspannung PBIAS durch die erste Stromspiegelschaltung (den nMOS-Transistor Qn101 und den pMOS-Transistor Qp101), der die Spannung FIL eingegeben wird, und erzeugt ferner eine Vorspannung NBIAS durch die zweite Stromspiegelschaltung (den pMOS-Transistor Qp102 und den nMOS-Transistor Qn102), der die Vorspannung PBIAS eingegeben wird.
Durch Zuführen der durch die in 16 dargestellten Vorspannungsschaltung erzeugten Vorspannungen zu dem spannungsgesteuerten Oszillator 105 werden, selbst wenn sich die Ausgangsspannung FIL des Nacheil/Voreil-Filter 103 ändert, der zu dem Stromquellentransistor der Netzleitungsseite (dem pMOS-Transistor Qp50), der gemäß der Vorspannung PBIAS gesteuert wird, fließende Strom und der zu dem Stromquellentransistor der Masseleitungsseite (dem nMOS-Transistor Qn51), der gemäß der Vorspannung NBIAS gesteuert wird, fließende Strom so gesteuert, dass sie sich allgemein ausgleichen. Außerdem verändern sich unter Standardbedingungen die Verzögerungszeit jeder Verzögerungsstufe des Inverter typs an der Anstiegsflanke des Ausgangs und die Verzögerungszeit an der Abfallflanke des Ausgangs in der gleichen Weise, um einander auszugleichen, selbst wenn sich die Spannung FIL etwas ändert. Ferner wird für den Inverter für den Puffergebrauch das Verhältnis der Größen der pMOS- und der nMOS-Transistoren entschieden, um die Verzögerungszeit an der Anstiegsflanke und die Verzögerungszeit an der Abfallflanke auszugleichen. Folglich können die Schwankung des Betriebs der von dem spannungsgesteuerten Oszillator 105 ausgegebenen Taktsignale, die durch eine Änderung der Spannung FIL verursacht wird, eine Variabilität in den Prozessen und eine Änderung der Leistungsspannung verhindert werden.
Wenn jedoch ein großer Stromverbrauch in die obige Vorspannungsschaltung 107 injiziert wird, wird der gesamte Stromverbrauch der PLL-Schaltung schließlich stark erhöht, sodass üblicherweise der Stromverbrauch der Vorspannungsschaltung 107 niedriger als der Stromverbrauch des spannungsgesteuerten Oszillators 105 gehalten werden muss. Aufgrund dessen müssen die Werte der Ausgangsimpedanz RNBO und RPBO der Vorspannungsschaltung 107 relativ groß sein.
Wenn dagegen der spannungsgesteuerten Oszillator in Betrieb ist, schreiten Änderungen der Ausgangsspannungen aller Verzögerungsstufen über die Kapazität des Gate-Anschlusses der Stromquellentransistoren oder die in den Verzögerungsstufen enthaltenden Verzweigungstransistoren, in welche die Vorspannung NBIAS und die Vorspannung PBIAS eingegeben werden, fort. Als Ergebnis weicht schließlich, wenn die Ausgangsimpedanz RNBO und die Ausgangsimpedanz RPBO der Vorspannungsschaltung von relativ großem Wert sind, die Charakteristik der Oszillationsfrequenz gegenüber der Steuerspannung des spannungsgesteuerten Oszillators schließlich ab, und der Ausgang der Vorspannungsschaltung löst sich in manchen Fällen schließlich in Rauschen auf (siehe die ungeprüfte japanische Patentveröffentlichung (Kokai) Nr. 11-27106, „spannungsgesteuerte Oszillationsschaltung„).
Um ein solches Problem ohne Erhöhen des Stromverbrauchs zu verhindern, war es Praxis, wie in 13 dargestellt, eine Kapazität CNP oder eine Kapazität CPB zwischen den Ausgang der Vorspannungsschaltung 107 und die Netzleitung oder die Masseleitung vorzusehen, um die Vorspannung NBIAS oder die Vorspannung PBIAS zu stabilisieren.
Angenommen, dass sich die Spannung unter dem Gate-Anschluss des Stromquellentransistors durch die sich zu einer Zwischenspannung ändernden, d.h. um exakt die Netzspannung Vdd/2 ändernden Drain-Spannung des Stromquellentransistors ändert, wenn die Verzögerungsstufen in Betrieb sind, kann, wenn keine Kapazität zur Stabilisierung vorgesehen ist, die auf die Gate-Spannung überlagerte Oszillationsspannung ΔVOSC durch die folgende Gleichung aus der Gate-Kapazität der in den Verzögerungsstufen des spannungsgesteuerten Oszillators 105 enthaltenen Stromquellentransistoren und die Anzahl N der Verzögerungsstufen ausgedrückt werden: ΔVOSC ≅ {(Cg/2)/(N × Cg)} × (Vdd/2) ≅ Vdd/4N (15)
Falls zum Beispiel die Netzspannung Vdd 3,3 V beträgt und die Anzahl N der Verzögerungsstufen 17 ist, wird die auf die Gate-Spannung überlagerte Oszillationsspannung ΔVOSC zu etwa 50 mV. Dieser Wert ist grob drei Größenordnungen größer als die durch die Steuerspannung des spannungsgesteuerten Oszillators 105 erforderliche Genauigkeit.
Außerdem wird, falls die Kapazität CBO für eine Stabilisierung der Steuerspannung vorgesehen ist, die Gleichung zu: ΔVOSC ≅ {(Cg/2)/(N × Cg + CBO)} × (Vdd/2) ≅ (Cg/4CBO) × Vdd (16)
Da die Gate-Kapazität Cg mehrere zehn fF beträgt, falls die Kapazität CBO zu 10 pF oder so gemacht ist, wird die Oszillationsspannung ΔVOSC zu wenigen hundert μV und wird auf einen Wert eine Größenordnung größer als die für die Steuerspannung des spannungsgesteuerten Oszillators 105 gesuchte Genauigkeit reduziert.
14 gibt Signalformdiagramme zum Erläutern des Betriebs der zweiten Form der PLL-Schaltung des Standes der Technik.
Das Signalformdiagramm von 14 zeigt die Signalform des Referenztaktsignals φREF.
Das Signalformdiagramm von 14B zeigt die Signalform des Ausgangssignals NOUT des Frequenzteilers 106.
Das Signalformdiagramm von 14C zeigt die Signalform des Aufwärtssignals /UP des Phasenvergleichers 101.
Das Signalformdiagramm von 14D zeigt die Signalform des Abwärtssignals DOWN des Phasenvergleichers 101.
Das Signalformdiagramm (E) von 14 zeigt die Signalform der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103.
Das Signalformdiagramm (F) von 14 zeigt die Signalform der Vorspannung PBIAS.
Das Signalformdiagramm (G) von 14 zeigt die Signalform der Vorspannung NBIAS.
In der Zeit Δt, wenn das Aufwärtssignals /UP oder das Abwärtssignals DOWN erzeugt wird, fließt der Ausgangsstrom ICP von der Ladungspumpenschaltung 102 durch den Widerstand RF1 des Nacheil/Voreil-Filters 103 und lädt oder entlädt die Kapazität CF1 des Nacheil/Voreil-Filters 103. In der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 wird durch den durch den Widerstand RF1 fließenden Strom ICP eine Rechteckimpulsspannungssignalform S1 erzeugt, während entlang der Zeitachse durch das Laden und Entladen und Aufrechterhalten der Ladung ICP × Δt in der Kapazität CF1 eine flache Signalformspannung S2 erzeugt wird.
Die Spannungsänderung ΔV1 der Spannungssignalform S1 und die Spannungsänderung ΔV2 der Spannungssignalform S2 in der Ausgangsspannung FIL des Nacheil/Voreil-Filters 103 werden durch die folgenden Gleichungen ausgedrückt: ΔV1 = ICP × RF1 (17) ΔV2 = (ICP × Δt)/CF1 (18)
Außerdem werden der Bereich ZS1 der Spannungssignalform S1 und der Bereich ZS2 der Spannungssignalform S2 durch die folgenden Gleichungen ausgedrückt: ZS1 = ΔV1 × Δt (19) ZS2 ≅ ΔV2 × T (20)
Hierbei steht die Summe des Bereichs ZS1 und des Bereichs ZS2 (ZS1 + ZS2) in Beziehung zum Phasenansprechen, und der Bereich ZS2 steht in Beziehung zur Frequenzänderung (Ansprechen). Falls zum Beispiel die Frequenzänderung so konstruiert ist, dass sie einer Hälfte des Phasenansprechens entspricht, gilt, da der Bereich ZS1FIL und der Bereich ZS2FIL im Wesentlichen gleich sind, die folgende Gleichung: ΔV2 ≅ ΔV1 × (Δt/T) (21)
Da die Zeit Δt kürzer als die Periode T ist, wird die Spannung ΔV2 ausreichend kleiner als die Spannung ΔV1.
Der Ausgang der Vorspannungsschaltung 107, d.h. die Vorspannung NBIAS, wird als eine abgestumpfte Rechtecksignalform S1NB und eine flache Signalform S2NB erzeugt. Die Spannungssignalform S1NB ist die Rechteckimpulssignalform der durch die Kapazität CNB abgestumpften Spannung FIL und ändert sich mit einer durch den Ausgangswiderstand RNBO der Vorspannungsschaltung 107 und die Kapazität CNB zur Spannungsstabilisierung bestimmten Zeitkonstanten exponentiell. Die Spannungssignalform S2NB ist eine Signalform entsprechend der Spannungssignalform S2.
Es wird nun zur Vereinfachung der Erläuterung der Fall erläutert, bei dem der Verstärkungsfaktor der Vorspannungsschaltung 107 1 ist. Die Anstiegsflanke der sich exponentiell ändernden, abgestumpften Impulsspannungssignalform S1NB kann durch die folgende Gleichung angenähert werden: ΔV1NB(t) = ΔV1 × {1 – exp(–t/τNB)} ≅ ΔV1 × (t/τNB)} (22)mit τNB = CNB × RNBO.
Deshalb kann die Spitzenspannung ΔV1NB durch die folgende Gleichung ausgedrückt werden: ΔV1NB ≅ ΔV1 × (Δt/τNB)} (23)
Andererseits kann die abfallende Signalform der abgestumpften Spannungssignalform S1NB durch die folgende Gleichung angenähert werden: ΔV1NB(t) = (ΔV1NB – ΔV2) × exp(–t/τNB) + ΔV2 ≅ ΔV1NB × exp(–t/τNB)} (24)
An der Abfallflanke des Referenztaktsignals φREF, d.h. zur Zeit t = αt(≅ T/10), kann die Spannung, bei welcher die Spannungssignalform S1NB exponentiell gedämpft worden ist, durch die folgenden Gleichung ausgedrückt werden: ΔV1NB(αT) ≅ ΔV1NB × exp{–(αT)/τNB} ≅ ΔV1 × (Δt/τNB) × exp{–(αT)/τNB} (25)
Zum Anzeigen von Bildern oder Texten muss an der Abfallflanke des Referenztaktsignals φREF, d.h. am linken Ende des Schirms, die Spannungssignalform S1NB ausreichend gedämpft sein, sodass es ein Konstruktionskriterium ist, dass die folgende Gleichung erfüllt wird: ΔV1NB(αT) ≤ ΔV2 (26)
Durch Einsetzen von Gleichung (25) und Gleichung (21) in Gleichung (26), um sie zu modifizieren, erhält man die folgende Gleichung: T/τNB ≤ exp(αT/τNB) (27)
Deshalb kann man die gleiche Gleichung wie Gleichung (12) der ersten Form erhalten. Für α = 1/10 gilt die nächste Gleichung: τNB ≤ T/35,8 (28)
Wenn jedoch die Vorspannung NBIAS und die Vorspannung PBIAS in der Vorspannungsschaltung 107 wie in der zweiten Form erzeugt werden, ist es eine häufige Praxis, die eine Vorspannung zu empfangen und die andere Vorspannung zu erzeugen, wie in dem Schaltungsbeispiel von 16 dargestellt. Das Signalformdiagramm von 14 ist von dem Fall, wenn die Vorspannung NBIAS empfangen wird und die Vorspannung PBIAS erzeugt wird.
In diesem Fall hat die Signalform der Vorspannung PBIAS eine kombinierte Signalform einer weiter abgestumpften Spannungssignalform S1PB, die durch Invertieren der abgestumpften Impulssignalform S1NB der Vorspannung NBIAS erzeugt wird, und einer flachen Spannungssignalform S2PNB entsprechend der flachen Spannungssignalform S2NB der Vorspannung NBIAS.
Hier wird zum Vereinfachen des Verständnisses der Erläuterung die folgende Erläuterung unter der Annahme gegeben, dass die Vorspannung PBIAS nicht invertiert wird, und mit einem Wechseln der Begriffe „Anstiegsflanke„ und „Abfallflanke„.
Die Anstiegsflanke der sich exponentiell ändernden, stark abgestumpften Signalform S1PB steigt zuerst bis zur Spitzenspannung ΔV1NB der Vorspannung NBIAS und kann so durch die folgende Gleichung angenähert werden: |ΔV1PB(t)| ≅ ΔV1NB × {1 – exp(–t/τPB1)} (29)mit τPB1 = CPB × RPBO.
Da jedoch die Spannung der Vorspannung NBIAS allmählich sinkt, gleicht sich die Spannungsänderung der Vorspannung PBIAS allmählich aus. Wenn die Zeitkonstante τNB ≅ τPB1, kreuzen sich die Vorspannung NBIAS und die Vorspannung PBIAS nahe der Zeit t ≅ τNB. Zu dieser Zeit wird die Vorspannung PBIAS zur Spitzenspannung ΔV1NB. Das heißt, nahe der Zeit t ≅ τNB gilt die Spannung ΔV1NB(τNB) = ΔV1NB(0)/e, sodass die Spannungsänderung ΔV1PB der Vorspannung PBIAS durch die folgende Gleichung ausgedrückt werden kann: |ΔV1PB(t)| ≅ ΔV1NB/e (30)
Die Spannungssignalform S1PB zu der Zeit, wenn die Vorspannung PBIAS von der Spitze abzufallen beginnt, kann grob durch die folgende Gleichung angenähert werden: |ΔV1PB(t)| ≅ |ΔV1PB| × exp{–(t – τPB2)/τPB2} ≅ ΔV1NB × exp(–t/τPB2) (31)mit τPB2 ≈ √e × τPB1 ≈ √e × CPB × RPBO.
Weiter kann die Signalform des Teils der Spannungssignalform S1PB nach Entfernen des Endes grob durch die folgende Gleichung angenähert werden: |ΔV1PB(t)| ≈ ΔV1NB × [exp(–t/τNB) + exp{–t/√(τNB2 + τPB12)}] ≈ ΔV1NB × [exp(–t/τNB) + exp{–t/(√2 × τPB1)}] (32)
Zum Anzeigen von Bildern oder Text muss an der Abfallflanke des Referenztaktsignal φREF, d.h. am linken Ende des Schirms, die stark abgestumpfte Spannung S1PB ausreichend gedämpft sein, sodass es ein Konstruktionskriterium ist, dass die folgende Gleichung erfüllt ist: ΔV1PB(αT) ≤ ΔV2 (33)
Unter der Annahme, dass die Zeitkonstante τNB ≅ τPB1 ≅ τB0, und durch Einfügen von Gleichung (32) und Gleichung (21) in Gleichung (33), um sie zu modifizieren, erhält man die folgende Gleichung: T/τB0 ≤ 1/[exp(–αT/τB0) + exp{–αT/(√2 × τB0)}] (34)
Deshalb kann man die gleiche Gleichung wie Gleichung (12) der ersten Form erhalten. Für α = 1/10 gilt die nächste Gleichung: τB0 ≤ T/60,2 (35)
In Gleichung (35) gilt zum Beispiel
für T = 64 μs: τB0 ≤ 1,06 μs
für T = 10 μs: τB0 ≤ 166 ns
Falls der Wert des Ausgangswiderstandes RNB0 oder des Ausgangswiderstandes RPB0 der Vorspannungsschaltung 107 groß eingestellt ist, um den Stromverbrauch der Vorspannungsschaltung 107 zu verringern, wird auch der Wert der Zeitkonstanten τB0 größer und es wird schwierig, Gleichung (33) zu erfüllen. Das heißt, die Vorspannung ändert sich selbst nach der Abfallkante des Referenztaktsignal φREF weiter, sodass ein Problem entsteht, dass die Wirkung der an der Abfallkante des Referenztaktsignals φREF durchgeführten Phasenkorrektur schließlich verringert wird.
Unter einer Standardbedingung stellt die Konstruktion der Schaltung zum Erfüllen von Gleichung (11) oder Gleichung (33) kein besonders großes Problem dar, aber bei einer Berücksichtigung der Leistungsspannung oder der Temperatur und der Variabilität in den Prozessen ist es notwendig, zum Beispiel einen Rand von etwa 200% sicherzustellen. Dies ist nicht einfach. Außerdem wird, obwohl nicht dargestellt, wenn sowohl das Tiefpassfilter 104 als auch die Vorspannungsschaltung 107 eine Doppelabstumpfung der Eingangsspannungssignalform des spannungsgesteuerten Oszillators 105 verursachen, das obige Problem, unnötig zu erwähnen, ernster.
Die EP-A-0 833 452 beschreibt eine Phasenregelschleifenschaltung mit einer Phasenvergleichseinrichtung, einer Glättungseinrichtung und zwei Überlagerungseinrichtungen mit Kapazitäten. Eine Oszillationsschaltung empfängt die überlagerten Signale. Spannungsquellen können über Schalter an die Kapazitäten gekoppelt werden und werden in Abhängigkeit von Phasenbeziehungen der Eingangssignale zu dem Phasendetektor und von ihrem Vorzeichen aktiviert.
Die EP-A-0 373 750 beschreibt eine Phasenregelschleifenschaltung, bei der der spannungsgesteuerte Oszillator (VCO) nur einen einzelnen Eingang empfängt, der seinen Ursprung im Phasendetektor hat und der in aufeinander folgenden Stufen gebildet worden ist; es gibt keine direkte Eingabe vom Phasendetektor an den VCO.
Die EP-A-0 312 141 beschreibt eine Phasenregelschleifenschaltung mit einem Phasendetektor, dessen zwei Ausgänge zu zwei unterschiedlichen Zielen gerichtet sind. Die zwei Ausgänge sind nicht einem am Eingang des VCO vorhandenen Steuersignal überlagert.
Die US 4,156,855 beschreibt eine Phasenregelschleifenschaltung mit einer Impulsvergleichsschaltung. Die zwei Ausgänge der Impulsvergleichsschaltung werden einer Strompumpe mit variablem Verstärkungsfaktor eingegeben, sie werden nicht auf ein am Eingang des VCO vorhandenes Steuersignal überlagert.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, eine Phasenregelschleifenschaltung und eine Verzögerungsregelschleifenschaltung vorzusehen, die in der Lage sind, eine Frequenzänderung durch Rauschen zu reduzieren, und in der Lage sind, eine Frequenzänderung nach einem in jedem Zyklus eines Referenztaktsignals durchgeführten Phasenansprechvorgang zu reduzieren.
Um die obige Aufgabe zu lösen, sieht die vorliegende Erfindung eine Phasenregelschleifenschaltung vor, mit
einer Phasenvergleichseinrichtung zum Erfassen einer Größe einer Anstiegsphase oder einer verzögerten Phase eines Rückkopplungssignals bezüglich eines Referenzsignals und Ausgeben eines Anstiegsphasensignals mit einer Pulsweite entsprechend der Größe der Anstiegsphase oder eines Verzögerungsphasensignals mit einer Pulsweite entsprechend der Größe der verzögerten Phase,
einer Glättungseinrichtung zum Glätten des Anstiegsphasensignals oder des Verzögerungsphasensignals, die von der Phasenvergleichseinrichtung ausgegeben werden, und Ausgeben des Ergebnisses als ein Steuersignal,
einer Vorspannungssignalerzeugungseinrichtung zum Ausgeben eines ersten Vorspannungssignals und eines zweiten Vorspannungssignals entsprechend dem Steuersignal,
einem Rauschfilter zum Entfernen von Rauschkomponenten, die in dem ersten Vorspannungssignal und dem zweiten Vorspannungssignal enthalten sind, und
einem Schwingkreis, der als ein Eingang ein erstes Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anfangsphasensignal oder Verzögerungsphasensignal auf dem ersten Vorspannungssignal überlagert ist, und ein zweites Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anfangsphasensignal oder Verzögerungsphasensignal auf dem zweiten Vorspannungssignal überlagert ist, empfängt, und welcher Schwingkreis:
mehrere Verzögerungsstufen zum Austauschen und Ausgeben einer ersten Stromvariablen gemäß dem ersten Überlagerungssignal und einer zweiten Stromvariablen gemäß dem zweiten Überlagerungssignal enthält,
zum Rückkoppeln eines Ausgangssignals einer letzten Verzögerungsstufe zu einem Eingang einer ersten Verzögerungsstufe ausgebildet ist, und
zum Ausgeben eines Ausgangssignals einer der Verzögerungsstufen als das Rückkopplungssignal zu der Phasenvergleichseinrichtung ausgebildet ist.
Ferner kann das erste Überlagerungssignal mittels eines Kondensators erzeugt werden, der das Anfangsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung am anderen Anschluss verbunden ist, und das zweite Überlagerungssignal wird mittels eines Kondensators erzeugt, der das Anfangsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist.
Die Glättungseinrichtung enthält eine Stromausgabeeinrichtung zum Ausgeben eines Stroms entsprechend dem Anfangsphasensignal oder eines Stroms entsprechend dem Verzögerungsphasensignal, und eine Reihenschaltung mit einem Widerstand und einem Kondensator, die den Ausgangsstrom von der Stromausgabeeinrichtung empfängt. Die Vorspannungssignalerzeugungseinrichtung erzeugt das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung der Reihenschaltung.
Gemäß der die obige Konstruktion verwendenden Phasenregelschleifenschaltung wird in der obigen Phasenvergleichseinrichtung die Größe einer Anfangsphase oder einer verzögerten Phase eines Rückkopplungssignals bezüglich eines Referenzsignals erfasst, und ein Anfangsphasensignal mit einer Pulsweite entsprechend der Größe der Anfangsphase oder ein Verzögerungsphasensignal mit einer Pulsweite entsprechend der Größe der verzögerten Phase wird ausgegeben.
In der Stromausgabeeinrichtung der Glättungseinrichtung wird ein Strom entsprechend dem Anfangsphasensignal oder ein Strom entsprechend dem Verzögerungsphasensignal ausgegeben, und das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend der Spannung der Reihenschaltung, die den Ausgangsstrom von der Stromausgabeeinrichtung empfängt, werden in der Vorspannungssignalerzeugungseinrichtung erzeugt.
Das erste Vorspannungssignal, aus dem die Rauschkomponenten im Rauschfilter entfernt worden sind, wird mit dem Anfangsphasensignal oder dem Verzögerungsphasensignal durch den Kondensator der ersten Überlagerungseinrichtung überlagert und dem Schwingkreis eingegeben. Das zweite Vorspannungssignal, aus dem die Rauschkomponenten im Rauschfilter entfernt worden sind, wird mit dem Anfangsphasensignal oder dem Verzögerungsphasensignal durch den Kondensator der zweiten Überlagerungseinrichtung überlagert und dem Schwingkreis eingegeben.
In den Verzögerungsstufen des Schwingkreises werden eine erste Stromvariable gemäß dem ersten Vorspannungssignal und eine Stromvariable gemäß dem zweiten Vorspannungssignal entsprechend Pegeln von Eingangssignalen ausgetauscht und ausgegeben. Das Ausgangssignal der letzten Stufe der Verzögerungsstufen wird auf den Eingang der ersten Stufe der Verzögerungsstufen rückgekoppelt, wodurch eine Oszillation initiiert wird. Das Ausgangssignal einer der Verzögerungsstufen wird als das Rückkopplungssignal ausgegeben.
Eine Verzögerungsregelschleifenschaltung der vorliegenden Erfindung besitzt eine Phasenvergleichseinrichtung zum Erfassen einer Größe einer Anfangsphase oder einer verzögerten Phase eines Rückkopplungssignals bezüglich eines Referenzsignals und Ausgeben eines Anfangsphasensignals mit einer Pulsweite entsprechend der Größe der Anfangsphase oder eines Verzögerungsphasensignals mit einer Pulsweite entsprechend der Größe der Verzögerungsphase,
eine Glättungseinrichtung zum Glätten des Anfangsphasensignals oder des Ver zögerungsphasensignals, die von der Phasenvergleichseinrichtung ausgegeben werden und Ausgeben des Ergebnisses als ein Steuersignal,
eine Vorspannungssignalerzeugungseinrichtung zum Ausgeben eines ersten Vorspannungssignals und eines zweiten Vorspannungssignals entsprechend dem Steuersignal,
ein Rauschfilter zum Entfernen von Rauschkomponenten, die in dem ersten Vorspannungssignal und dem zweiten Vorspannungssignal enthalten sind, und
eine Verzögerungsschaltung, die als einen Eingang ein erstes Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anfangsphasensignal oder Verzögerungsphasensignal auf dem ersten Vorspannungssignal überlagert ist, und ein zweites Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anfangsphasensignal oder Verzögerungsphasensignal auf dem zweiten Vorspannungssignal überlagert ist, empfängt und welche Verzögerungsschaltung:
mehrere Verzögerungsstufen zum Austauschen und Ausgeben einer ersten Stromvariablen gemäß dem ersten Überlagerungssignal und einer zweiten Stromvariablen gemäß dem zweiten Überlagerungssignal enthält,
zum Eingeben des Referenzsignals zu einer ersten Verzögerungsstufe ausgebildet ist, und
zum Ausgeben eines Ausgangssignals einer der Verzögerungsstufen als das Rückkopplungssignal zu der Phasenvergleichseinrichtung ausgebildet ist.
Außerdem kann das erste Überlagerungssignal mittels eines Kondensators erzeugt werden, der das Anfangsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und an seinem anderen Anschluss mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist, und das zweite Überlagerungssignal wird mittels eines Kondensators erzeugt, der das Anfangsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist. Die Glättungseinrichtung enthält eine Stromausgabeeinrichtung zum Ausgeben eines Stroms entsprechend dem Anfangsphasensignal oder dem Verzögerungsphasensignal, eine Reihenschaltung mit einem Widerstand und einem Kondensator, die den Ausgangsstrom von der Stromausgabeeinrichtung empfängt, und die Vorspannungssignalerzeugungseinrichtung, die das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung der Reihenschaltung ausgibt.
Gemäß der die obige Konstruktion einsetzenden Verzögerungsregelschleifenschaltung wird in der obigen Phasenvergleichseinrichtung die Größe einer Anfangsphase oder einer verzögerten Phase eines Rückkopplungssignals bezüglich eines Referenzsignals erfasst, und ein Anfangsphasensignal mit einer Pulsweite entsprechend der Größe der Anfangsphase oder ein Verzögerungsphasensignal mit einer Pulsweite entsprechend der Größe der verzögerten Phase wird ausgegeben.
In der Stromausgabeeinrichtung der Glättungseinrichtung wird ein Strom entsprechend dem Anfangsphasensignal oder ein Strom entsprechend dem Verzögerungsphasensignal ausgegeben, und ein erstes Vorspannungssignal und ein zweites Vorspannungssignal entsprechend der Spannung der Reihenschaltung, die den Ausgangsstrom von der Stromausgebeinrichtung empfängt, werden in der Vorspannungssignalerzeugungseinrichtung erzeugt.
Das erste Vorspannungssignal, aus dem die Rauschkomponenten im Rauschfilter entfernt worden sind, wird mit dem Anfangsphasensignal oder dem Verzögerungsphasensignal durch den Kondensator der ersten Überlagerungseinrichtung überlagert und dem Schwingkreis eingegeben. Das zweite Vorspannungssignal, aus dem die Rauschkomponenten im Rauschfilter entfernt worden sind, wird mit dem Anfangsphasensignal oder dem Verzögerungsphasensignal durch den Kondensator der zweiten Überlagerungseinrichtung überlagert und dem Schwingkreis eingegeben.
In den Verzögerungsstufen der Verzögerungsschaltung werden eine erste Stromvariable entsprechend dem ersten Vorspannungssignal und eine zweite Stromvariable entsprechend dem zweiten Vorspannungssignal gemäß Pegeln von Eingangssignalen ausgetauscht und ausgegeben. Das Referenztaktsignal wird der ersten Stufe der Verzögerungsstufen eingegeben, während das Ausgangssignal einer der Verzögerungsstufen als das Rückkopplungssignal ausgegeben wird.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die anhängenden Zeichnungen klarer. Darin zeigen:
1 eine für das Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer PLL-Schaltung;
2A bis 2H Signalformdiagramme zum Erläutern der Funktionsweise der PLL-Schaltung gemäß 1;
3 eine Darstellung des Aufbaus eines ersten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung;
4A bis 4G Signalformdiagramme zum Erläutern der Funktionsweise des ersten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung;
5 eine zum Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer weiteren PLL-Schaltung;
6 eine zum Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer noch weiteren PLL-Schaltung;
7 eine Darstellung des Aufbaus eines zweiten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung;
8 eine Darstellung des Aufbaus eines dritten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung;
9 eine Darstellung des Aufbaus eines vierten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung;
10 eine Darstellung des Aufbaus einer Punkttakterzeugungsschaltung und einer VBI-Abtasttakterzeugungsschaltung zur Verwendung in einem digitalen Fernseher, bei denen die PLL-Schaltung der vorliegenden Erfindung angewendet ist;
11 eine Darstellung des Aufbaus einer ersten Form einer PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter;
12A bis 12F Signalformdiagramme zum Erläutern der Funktionsweise der ersten Form der PLL-Schaltung des Standes der Technik;
13 eine Darstellung eines Aufbaus einer zweiten Form einer PLL-Schaltung des Standes der Technik mit einem Nacheil/Voreil-Filter;
14A bis 14G Signalformdiagramme zum Erläutern der Funktionsweise der zweiten Form der PLL-Schaltung des Standes der Technik;
15 eine Darstellung eines Beispiel einer Schaltung eines spannungsgesteuerten Oszillators; und
16 ein Schaltungsdiagramm eines Beispiels einer Vorspannungsschaltung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Es werden nun bevorzugte Ausführungsbeispiele Bezug nehmend auf die beiliegenden Zeichnungen beschrieben.
1 ist eine zum Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer PLL-Schaltung.
Die in 1 gezeigte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Ladungspumpenschaltung 2, ein Nacheil/Voreil-Filter 3, ein Tiefpassfilter 4, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CU und einen Kondensator CD.
Der Phasenvergleicher 1 vergleicht Phasen eines Referenzsignals φREF und eines Ausgangssignals NOUT des Frequenzteilers 6 und gibt ein Aufwärtssignal und ein invertiertes Aufwärtssignal /UP und ein Abwärtssignals und invertiertes Abwärtssignal /DOWN gemäß dem Vergleichsergebnis aus.
Die Ladungspumpenschaltung 2 empfängt das Aufwärtssignal /UP und das Abwärtssignal DOWN von dem Phasenvergleicher 1 und gibt einen Lade- und Entladestrom ICP an das Nacheil/Voreil-Filter 3 aus.
Das Nacheil/Voreil-Filter besteht zum Beispiel aus einem Widerstand RF1 und einem Kondensator CF1, die in Reihe zwischen dem Ausgang der Ladungspumpenschaltung 2 und der Masseleitung verbunden sind. Es empfängt den Lade- und Entladestrom ICP und gibt die erzeugte Spannung FIL der Reihenschaltung an das Tiefpassfilter 4 aus.
Das Tiefpassfilter 4 besteht zum Beispiel aus einem Widerstand RLP und einem Kondensator CLP, die in Reihe zwischen dem Ausgang der Ladungspumpenschaltung 2 und der Masseleitung verbunden sind. Es empfängt die Spannung FIL des Nacheil/Voreil-Filters 3 und gibt eine Spannung LPO des Kondensators CLP entsprechend dieser an den spannungsgesteuerten Oszillator 5 aus.
Der spannungsgesteuerte Oszillator 5 empfängt die Ausgangsspannung LPO des Tiefpassfilters 4 und gibt ein Signals φVCO mit einer Frequenz entsprechend dazu aus.
Der Frequenzteiler 6 teilt das Ausgangssignal φVCO des spannungsgesteuerten Oszillators 5 durch ein bestimmtes Teilungsverhältnis und gibt ein Signal NOUT an den Phasenvergleicher 1 aus.
Der Kondensator CU und der Kondensator CD überlagern das Aufwärtssignal UP und das Abwärtssignal /DOWN auf die Ausgangsspannung des Tiefpassfilters 4.
Die in 1 dargestellte PLL-Schaltung unterscheidet sind von der in 9 gezeigten PLL-Schaltung des Standes der Technik in den Punkten, dass in der PLL-Schaltung in 1 der Kondensator CU und der Kondensator CD auf der Ausgangsleitung des Tiefpassfilters 4 vorgesehen sind, die Ausgänge des Phasenvergleichers 1, d.h. das Aufwärtssignal UP und das Abwärtssignal /DOWN diesen Kondensatoren eingegeben werden, und eine Rechteckpulssignalform dem spannungsgesteuerten Oszillator entsprechend dem Spannungsteilungsverhältnis der Kapazitäten des Kondensators CLP des Tiefpassfilters und dieser Kondensatoren eingegeben wird.
2 gibt Signalformdiagramme zum Erläutern der Funktionsweise der PLL-Schaltung gemäß 1 an.
Das Signalformdiagramm von 2A zeigt die Signalform des Referenztaktsignals φREF.
Das Signalformdiagramm von 2B zeigt die Signalform des Ausgangssignals NOUT des Frequenzteilers 6.
Das Signalformdiagramm von 2C zeigt die Signalform des Aufwärtssignals /UP des Phasenvergleichers 1.
Das Signalformdiagramm von 2D zeigt die Signalform des Abwärtssignals DOWN des Phasenvergleichers 1.
Das Signalformdiagramm von 2E zeigt die Signalform der Ausgangsspannung FIL des Nacheil/Voreil-Filters 3.
Das Signalformdiagramm von 2F zeigt die Signalform des Aufwärtssignals UP des Phasenvergleichers 1.
Das Signalformdiagramm von 2G zeigt die Signalform des Abwärtssignals /DOWN des Phasenvergleichers 1.
Das Signalformdiagramm von 2H zeigt die Signalform der Ausgangsspannung VCNT des Tiefpassfilters 4.
Der Phasenvergleicher 1 vergleicht die zeitliche Abstimmung der Anstiegsflanke des Referenztaktsignals φREF und der Abfallflanke des Ausgangssignals NOUT des Frequenzteilers 6. Falls die Abfallflanke des Signals NOUT relativ zu der Anstiegsflanke des Referenztaktsignal φREF spät ist, wird ein Impulssignal mit niedrigem Pegel, d.h. das Aufwärtssignal /UP ausgegeben. Falls die Abfallflanke des Signals NOUT früher ist, wird ein Impulssignal mit hohem Pegel, d.h. das Abwärtssignal DOWN ausgegeben.
Das Aufwärtssignal /UP wird zum Beispiel dem Gate-Anschluss eines pMOS-Transistors auf einer nicht dargestellten Netzleitungsseite der Ladungspumpenschaltung eingegeben. Durch Eingeben eines Impulssignals mit niedrigem Pegel auf das Aufwärtssignal /UP wird der pMOS-Transistor eingeschaltet und der Lade- und Entladestrom ICP dem Nacheil/Voreil-Filter 3 zugeführt.
Außerdem wird zum Beispiel das Abwärtssignal DOWN dem Gate-Anschluss eines nMOS-Transistors auf einer nicht dargestellten Masseleitungsseite der Ladungspumpenschaltung eingegeben. Durch Eingeben eines Impulssignals mit hohem Pegel auf das Abwärtssignal DOWN wird der nMOS-Transistor eingeschaltet, und der Lade- und Entlade-Strom ICP wird dem Nacheil/Voreil-Filter 3 zugeführt.
Durch den von der Ladungspumpenschaltung 2 ausgegebenen Lade- und Entlade-Strom ICP ändern sich die Ausgangsspannung FIL des Nacheil/Voreil-Filters 3 und die Ausgangsspannung VCNT des Tiefpassfilters 4. Hierdurch wird die Oszillationsfrequenz des spannungsgesteuerten Oszillators 5 größer oder kleiner.
In der Zeit Δt, wenn das Aufwärtssignal /UP oder das Abwärtssignal DOWN erzeugt wird, fließt der Ausgangsstrom ICP von der Ladungspumpenschaltung 2 durch den Widerstand RF1 des Nacheil/Voreil-Filters 3 und den Widerstand RLP des Tiefpassfilters 4 und lädt oder entlädt den Kondensator CF1 des Nacheil/Voreil-Filters 3 und den Kondensator CLP des Tiefpassfilters 4. Die Ausgangsspannung FIL des Nacheil/Voreil-Filters 3 hat eine kombinierte Signalform einer Rechteckspannungssignalform S1, die durch den Fluss des Stroms ICP durch den Parallelwiderstand des Widerstands RF1 und des Widerstands RLP erzeugt wird, und einer flachen Signalform entlang der Zeitachse, die durch Laden und Entladen der Parallelkapazität des Kondensators CF1 und des Kondensators CLP und Halten der Ladung erzeugt wird.
Außerdem ist es in der PLL-Schaltung von 1 möglich, weil der Ausgangsimpuls des Phasenvergleichers 1 auf die Ausgangsspannung des Tiefpassfilters 4 durch den Kondensator CU und CD überlagert wird, das Abstumpfen der Impulsform der Ausgangsspannung FIL des Tiefpassfilters 4 im Vergleich zu der ersten Form des Standes der Technik stark zu verringern.
Falls CU = CD = CAC, kann die Anstiegszeit und die Abfallzeit τAC der Impulssignalform S1VC der Ausgangsspannung FIL des Tiefpassfilters 4 mittels der Ausgangsimpedanz RBF0 des Phasenvergleichers 1 durch die folgende Gleichung ausgedrückt werden: τAC ≅ CAC × RBF0 (36)
Andererseits kann die über den Kondensator verbreitete Spannungsänderung Δ V1AC der Impulssignalform S1VC mittels der Ausgangsamplitude VB0 des Phasenvergleichers 1 durch die folgende Gleichung ausgedrückt werden: ΔV1AV = {CAC/(CLP + 2CAC)} × VB0 (37)
Falls zum Beispiel die Amplitude VB0 des Phasenvergleichers 1 gleich der Netzspannung Vdd = 2 V bis 3,6 V ist und die Spannungsänderung ΔV1AC des Impulses S1VC = 0,1 V bis 0,2 V, wird aus Gleichung (37) für (CLP + 2CAC) = 10 pF der Kondensator CAC zu 0,3 pF bis 1 pF. Deshalb ergibt sich zum Beispiel für die Kapazität CAC = 0,5 pF und die Impedanz RBF0 = 2,2 kΩ aus Gleichung (36) die Zeitkonstante τAC ≅ 1,1 ns.
Die Spannungssignalform ΔVtail des Teils der Spannungssignalform S1VC, der übrig bleibt, nachdem der Ausgangsimpuls des Phasenvergleichers 1 vorüber ist, minus dem Ende kann durch die folgende Gleichung angenähert werden: ΔVtail(t) ≅ (ΔV1 – ΔV1AC) × exp(–t/τLP2) (38)
Das Rauschen durch die unterschiedlichen Massepunkte des Kondensators CF1 und des spannungsgesteuerten Oszillators 5 wird durch das Tiefpassfilter 4 einer Zeitkonstanten τLP2 reduziert. Ferner ist es durch Konstruieren der Schaltung derart, dass unter Standardbedingungen oder schlechtesten Bedingungen ΔV1 = ΔV1AC, möglich, die Signalform ΔVtail(t) des Teils des Referenztaktsignal φREF nach Entfernen des Endes von der Abfallkante ≅ 0 zu machen.
Die Variabilität der Spannungsänderung ΔV1 des Ausgangs des Nacheil/Voreil-Filters 3 wird hauptsächlich durch die Schwankung des Ausgangsstroms der Ladungspumpenschaltung 2 verursacht und kann auf zum Beispiel –33% bis +55% gedrückt werden. Außerdem wird die Variabilität der Spannungsänderung ΔV1 des Ausgangs des Tiefpassfilters 4 hauptsächlich durch die Variabilität der Netzspannung verursacht und kann auf zum Beispiel –10% bis +10% gedrückt werden. Außerdem kann die Netzspannung als –10% angesehen werden, wenn der Ausgangsstrom der Ladungspumpenschaltung 2 –33%, und als +10%, wenn der Ausgangsstrom der Ladungspumpenschaltung +50% beträgt, sodass die folgende Gleichung gilt: ΔVtail = –0,23 × ΔV1 ~ 0,4 × ΔV1 (39)
Das heißt, die Spannungsänderung der Impulssignalform am Ausgang des Tiefpassfilters 4 an der Abfallflanke des Referenztaktsignals φREF kann selbst unter Berücksichtigung der Variabilität auf etwa 1/3 verringert werden.
(Erstes Ausführungsbeispiel)
3 ist eine Darstellung des Aufbaus eines ersten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung.
Die in 3 gezeigte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Ladungspumpenschaltung 2, ein Nacheil/Voreil-Filter 3, eine Vorspannungsschaltung 7, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CPB, einen Kondensator CNB, einen Kondensator CPU, einen Kondensator CPD, einen Kondensator CNU und einen Kondensator CND.
Die gleichen Bezugsziffern in 3 und 1 beziehen sich auf die gleichen Bauelemente.
Der spannungsgesteuerte Oszillator 5 hat zum Beispiel eine Schaltung, wie sie in der oben beschriebenen 15 gezeigt ist.
Die Vorspannungsschaltung 7 hat zum Beispiel eine Schaltung, wie sie in der oben beschriebenen 16 gezeigt ist.
Die in 3 dargestellt PLL-Schaltung der vorliegenden Erfindung unterscheidet sich von der in 13 dargestellten PLL-Schaltung des Standes der Technik in dem Punkt, dass in der PLL-Schaltung in 3 ein Kondensator CNU und ein Kondensator CND auf der Ausgangsleitung der Vorspannung NBIAS vorgesehen sind, dass die Ausgänge des Phasenvergleicher 1, d.h. das Aufwärtssignal UP und das Abwärtssignal /DOWN diesen Kondensatoren eingegeben werden, und dass diese Impulse entsprechend dem Spannungsteilungsverhältnis der Kapazitäten dieser Kondensatoren und des Kondensators CNB auf die Vorspannung NBIAS überlagert werden, und in dem Punkt, dass ein Kondensator CPU und ein Kondensator CPD auf der Ausgangsleitung der Vorspannung PBIAS vorgesehen sind und das Aufwärtssignal /UP und das Abwärtssignal DOWN auf die Vorspannung PBIAS überlagert werden.
4 gibt Signalformdiagramme zum Erläutern der Funktionsweise des ersten Ausführungsbeispiels der PLL-Schaltung gemäß der vorliegenden Erfindung an.
Das Signalformdiagramm von 4A zeigt die Signalform des Referenztaktsignals φREF.
Das Signalformdiagramm von 4B zeigt die Signalform des Ausgangssignals NOUT des Frequenzteilers 6.
Das Signalformdiagramm von 4C zeigt die Signalform des Aufwärtssignals /UP des Phasenvergleichers 1.
Das Signalformdiagramm von 4D zeigt die Signalform des Abwärtssignals DOWN des Phasenvergleichers 1.
Das Signalformdiagramm von 4E zeigt die Signalform der Ausgangsspannung FIL des Nacheil/Voreil-Filters 3.
Das Signalformdiagramm von 4F zeigt die Signalform der Vorspannung PBIAS.
Das Signalformdiagramm von 4G zeigt die Signalform der Vorspannung NBIAS.
Im ersten Ausführungsbeispiel der vorliegenden Erfindung ist es möglich, weil der Ausgangsimpuls des Phasenvergleichers 1 durch den Kondensator CNU, den Kondensator CND, den Kondensator CPU und den Kondensator CPD übertragen wird, das Abstumpfen der Impulssignalform des Ausgangs der Vorspannungsschaltung 7 im Vergleich zur zweiten Form des Standes der Technik stark zu verringern.
Falls der Ausgangswiderstand RBF0 des Phasenvergleichers 1 im Vergleich zu den Ausgangswiderständen RNB0 und RPB0 der Vorspannungsschaltung 7 ausreichend klein ist und falls CNU = CND = CAC oder CPU = CPD = CAC, sind die Anstiegszeit und die Abfallzeit τAC der Impulssignalform S1NB der Vorspannung NBIAS und der Impulssignalform S1PB der Vorspannung PBIAS durch die gleiche Gleichung wie Gleichung (36) gegeben, τAC ≅ CAC × RBFO.
Andererseits können die Spannungsänderung ΔV1NAC des Impulses S1NB, der über die Kondensatoren übertragen wird, und die Spannungsänderung ΔV1PAC der Impulssignalform S1NB mittels der Ausgangsamplitude VB0 des Phasenvergleichers 1 durch die folgenden Gleichungen ausgedrückt werden: ΔV1NAC = {CAC/(CNB + 2CAC)} × VBO (40) |ΔV1PAC| = {CAC/(CPB + 2CAC)} × VBO (41)
Die Signalform ΔVtailN des Teils der Impulssignalform S1NB, der bleibt, nachdem der Ausgangsimpuls des Phasenvergleichers 1 vorüber ist, minus dem Ende kann durch die folgende Gleichung angenähert werden: ΔVtailN(t) ≅ (ΔV1 – ΔV1NAC) × exp(–t/τNB) (42)mit τNB = (CNB + 2CAC) × RNBO
Ferner kann die Signalform ΔVtailP des Teils der Impulssignalform S1PB, der bleibt, nachdem der Ausgangsimpuls des Phasenvergleichers 1 vorüber ist, minus dem Ende durch die folgende Gleichung angenähert werden: |ΔVtailP(t)| ≅ (ΔV1 – |ΔV1PAC|) × exp(–t/τPB) (43)
Da hier das Abstumpfen der Signalform der Vorspannung NBIAS auch die Vorspannung PBIAS beeinflusst, kann die Zeitkonstante τPB von Gleichung (43) durch die folgende Gleichung ausgedrückt werden: τPB ≅ k × (CPB + 2CAC) × RPBO (44)mit k = √e ~ √2
Wenn der Verstärkungsfaktor der Vorspannungsschaltung 7 1 beträgt, vorzugsweise durch Konstruieren der Schaltung derart, dass unter Standardbedingungen oder schlechtesten Bedingungen ΔV1 = ΔV1NAC = ΔV1PAC auch im Ausgang der Vorspannungsschaltung 7, ist es möglich, die Spannungsänderung der Impulssignalform der Abfallflanke des Referenztaktsignals φREF zu reduzieren.
5 ist eine zum Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer weiteren PLL-Schaltung.
Die in 5 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Ladungspumpenschaltung 2, ein Nacheilfilter 4, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CU und einen Kondensator CD.
Die gleichen Bezugsziffern in 5 und 1 beziehen sich auf die gleichen Bauelemente.
Der Unterschiedspunkt der in 1 dargestellten PLL-Schaltung und der in 5 dargestellten PLL-Schaltung liegt in der Tatsache, dass das Nacheil/Voreil-Filter 3, das zwischen das Tiefpassfilter 4 und die Ladungspumpe 2 in der PLL-Schaltung in 1 eingesetzt worden ist, aus der PLL-Schaltung in 5 entfernt ist.
In der PLL-Schaltung in 5 sind ein Kondensator CU und ein Kondensator CD am Ausgang des Nacheilfilters (Tiefpassfilters) 4 vorgesehen, und die Ausgänge des Phasenvergleichers 1, d.h. das Aufwärtssignal UP und das Abwärtssignal /DOWN werden entsprechend dem Spannungsteilungsverhältnis der Kapazitäten mit dem Kondensator CLP übertragen. Hierdurch erzeugt der Nacheilfilter 4 die Ausgangsspannung VCNT mit einer Rechtecksignalform und arbeitet in der gleichen Weise wie ein Nacheil/Voreil-Filter. In der vorliegenden PLL-Schaltung verbleibt nach dem Entfernen des Endes beinahe keine Signalform, nachdem der Ausgangsimpuls des Phasenvergleichers 1 vorüber ist. Ferner ist es in der gleichen Weise wie bei dem Nacheil/Voreil-Filter eines Zweifachladungspumpenschaltungstyps (siehe IEEE 1993, CUSTOM INTERGRATED CIRCUITS CONFERENCE 10.2.1, 13), da die Spannungsänderung einer Impulssignalform und die Spannungsänderung durch Laden und Entladen unabhängig konstruiert werden können, einfach, eine PLL-Schaltung für ein Referenztaktsignal φREF eines breiten Frequenzbandes zu konstruieren.
Außerdem kann, weil die Spannungsänderung der dem spannungsgesteuerten Oszillator 5 eingegebenen Impulssignalform durch Gleichung (37) ausgedrückt werden kann, die Variabilität im Vergleich zu dem System des Erzeugens einer Rechteckimpulssignalform durch den Fluss des Stroms ICP durch den Widerstand RF1 des Nacheil/Voreil-Filters 3 in der PLL-Schaltung in 1 kleiner gemacht werden.
Da es jedoch denkbar ist, dass CU = CD = CAC:CLP ≅ 1:20 oder so, wäre eine Anwendung schwierig, sofern das Nacheilfilter 4 nicht in dem Halbleiterchip enthalten ist.
6 ist eine zum Verständnis der vorliegenden Erfindung nützliche Darstellung des Aufbaus einer weiteren PLL-Schaltung.
Die in 6 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Ladungspumpenschaltung 21, eine Ladungspumpenschaltung 22, ein Nacheil/Voreil-Filter 3, ein Tiefpassfilter 4, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CU und einen Kondensator CD.
Die gleichen Bezugsziffern in 6 und 1 beziehen sich auf die gleichen Bauteile.
Der Unterschiedspunkt der in 1 dargestellten PLL-Schaltung und der in 6 dargestellten PLL-Schaltung liegt in der Tatsache, dass im Beispiel von 6 zwei Ladungspumpenschaltung zur Verwendung eines so genannten Zweifachladungspumpenschaltungssystems vorgesehen sind. Es ist unnötig zu erwähnen, dass selbst mit einem Zweifachladungspumpenschaltungssystem die gleichen Effekte wie bei der PLL-Schaltung von 1 erzielt werden können. Das heißt, die Spannungsänderung am Ausgang des Tiefpassfilters 4 nach der Abfallflanke des Referenztaktsignals φREF kann kleiner gemacht werden.
Wenn ein Zweifachladungspumpenschaltungssystem eingesetzt wird, ist es einfach, eine PLL-Schaltung für ein Referenztaktsignal φREF eines weiten Frequenzbandes zu konstruieren.
(Zweites Ausführungsbeispiel)
7 ist eine Darstellung des Aufbaus eines zweiten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung.
Die in 7 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Ladungspumpenschaltung 21, eine Ladungspumpenschaltung 22, ein Nacheil/Voreil-Filter 3, eine Vorspannungsschaltung 7, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CPB, einen Kondensator CNB, einen Kondensator CPU, einen Kondensator CPD, einen Kondensator CNU und einen Kondensator CND.
Die gleichen Bezugsziffern in 7 und 3 beziehen sind auf die gleichen Bauelemente.
Der unterschiedliche Punkt des in 3 gezeigten ersten Ausführungsbeispiels der vorliegenden Erfindung und des in 7 gezeigten zweiten Ausführungsbeispiels der vorliegenden Erfindung liegt in der Tatsache, dass im Beispiel der Erfindung von 7 zwei Ladungspumpenschaltungen für ein so genanntes Zweifachladungspumpenschaltungssystem vorgesehen sind. Es ist unnötig zu erwähnen, dass man selbst mit einem Zweifachladungspumpenschaltungssystem die gleichen Wirkungen wie beim ersten Ausführungsbeispiel der vorliegenden Erfindung erzielen kann. Das heißt, die Spannungsänderung am Ausgang der Vorspannungsschaltung 7 nach der Abfallflanke des Referenztaktsignals φREF kann kleiner gemacht werden.
Wenn ein Zweifachladungspumpenschaltungssystem eingesetzt wird, ist es einfach, eine PLL-Schaltung für ein Referenztaktsignal φREF eines weiten Frequenzbandes zu konstruieren.
(Drittes Ausführungsbeispiel)
8 ist eine Darstellung des Aufbaus eines dritten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung.
Die in 8 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Impulssteuerschaltung 8, eine Ladungspumpenschaltung 21, eine Ladungspumpenschaltung 22, ein Nacheil/Voreil-Filter 3, ein Tiefpassfilter 4, eine Vorspannungsschaltung 7, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CPB, einen Kondensator CNB, einen Kondensator CPU, einen Kondensator CPD, einen Kondensator CNU und einen Kondensator CND.
Die gleichen Bezugsziffern in 8 und 7 bezeichnen die gleichen Bauelemente.
Die unterschiedlichen Punkte des in 8 gezeigten dritten Ausführungsbeispiels der vorliegenden Erfindung und des in 7 gezeigten zweiten Ausführungsbeispiels der vorliegenden Erfindung liegen in der Tatsache, dass bei dem in 7 gezeigten vorliegenden Ausführungsbeispiel zwischen dem Phasenvergleicher 1 und den Ladungspumpenschaltungen eine Impulssteuerschaltung 8 vorgesehen ist und die Amplitude des Ausgangsstroms ICP2 der Ladungspumpe 22 entsprechend den aktuellen Auswahlsignalen SELICPn-1 bis SELICP0 variabel ist, und in der Tatsache, dass zwischen dem Nacheil/Voreil-Filter 3 und der Vorspannungsschaltung 7 ein Tiefpassfilter 4 vorgesehen ist und man vom Ausgang des Tiefpassfilters 4 ein Vorspannungssignal erhalten kann.
Im dritten Ausführungsbeispiel der vorliegenden Erfindung wird Gebrauch gemacht von einem Zweifachladungspumpenschaltungssystem, das ein Referenztaktsignal φREF eines weiten Frequenzbandes bearbeiten kann, wenn es in einer integrierten Halbleiterschaltung verwirklicht ist. Die Ladungspumpenschaltung besteht aus einer Ladungspumpenschaltung 21 zum Zuführen eines festen Ladungspumpenausgangsstroms ICP1 und einer Ladungspumpenschaltung 22 zum Zuführen eines variablen Ladungspumpenausgangsstroms ICP2.
Das Nacheil/Voreil-Filter 3 empfängt den Ausgangsstrom ICP1 der Ladungspumpenschaltung 21 und den Ausgangsstrom ICP2 der Ladungspumpenschaltung 22 und gibt an das Tiefpassfilter 4 eine Spannung mit einer kombinierten Signalform einer Rechteckimpulssignalform und einer flachen Spannungssignalform aus.
Der Ausgangsstrom ICP1 der Ladungspumpenschaltung 21 fließt durch den Widerstand RF1 des Nacheil/Voreil-Filters 3, wodurch am Ausgang des Nacheil/Voreil-Filters 3 eine Rechteckimpulssignalform erzeugt wird. Außerdem wird der Kondensator CF1 des Nacheil/Voreil-Filters 3 durch den durch den Widerstand RF1 fließenden Strom ICP1 und den Ausgangsstrom ICP2 der Ladungspumpenschaltung 22 geladen und entladen, wodurch am Ausgang des Nacheil/Voreil-Filters 3 eine Rechteckimpulssignalform erzeugt wird.
Wenn die Periode des Referenztaktsignals φREF länger als das horizontale Synchronisationssignal zum Anzeigen von Bildern ist, wird der Kondensator CF1 des Nacheil/Voreil-Filters 3 einer von einem großen Wert, sodass der Kondensator CF1 zu einem externen Teil wird.
Das Tiefpassfilter 4 führt dem spannungsgesteuerten Oszillator 5 und der Vorspannungsschaltung 7 als Vorspannung NBIAS eine Spannung zu, die in dem in der Ausgangsspannung des Nacheil/Voreil-Filters 3 enthaltenen Rauschen reduziert ist. Das Tiefpassfilter 4 ist vorzugsweise im gleichen Halbleiterchip wie der spannungsgesteuerte Oszillator 5 eingebaut und entfernt das Rauschen der Steuerspannung aus Sicht des spannungsgesteuerten Oszillators 5, das wegen des Unterschieds der Massepunkte eines externen Kondensators CF1 und des spannungsgesteuerten Oszillators 5 erzeugt wird.
Die Vorspannungsschaltung 7 empfängt den Ausgang des Tiefpassfilters 4, erzeugt eine Vorspannung PBIAS durch Invertieren der Vorspannung NBIAS relativ zu einer durch die folgende Gleichung beschriebenen Referenzspannung, und führt selbige dem spannungsgesteuerten Oszillator 5 zu. Hierbei stellt Vthn die Schwellwertspannung eines nMOS-Transistors (z.B. des nMOS-Transistors Qn51 in 15) dar, die den in die Masseleitungsseite in jeder Verzögerungsstufe des spannungsgesteuerten Oszillators 5 fließenden Stroms steuert, während Vthp die Schwellwertspannung eines pMOS-Transistors (z.B. des pMOS-Transistors Qp50 in 15) darstellt, die den in die Netzleitungsseite in jeder Verzögerungsstufe des spannungsgesteuerten Oszillators 5 fließenden Strom steuert. VL = {(Vdd – Vthn – |Vthp|)/2 + Vthn} ≅ Vdd/2 (45)
Der Kondensator CNU und der Kondensator CND sind mit dem Ausgang des Tiefpassfilters 4 verbunden. Das Aufwärtssignal UPn + 1 und das Abwärtssignal /DOWNn + 1, die durch die Impulssteuerschaltung 8 ausgegeben werden, werden diesen Kondensatoren eingegeben. Hierdurch wird eine Impulssignalform, die durch das Spannungsteilungsverhältnis der Kapazitäten des Kondensators CNU und des Kondensators CND sowie des Kondensators CLP bestimmt wird, auf die Vorspannung NBIAS überlagert.
Der Kondensator CPU und der Kondensator CPD sind mit dem Ausgang der Vorspannungsschaltung 7 verbunden. Das Aufwärtssignal /UPn + 1 und das Abwärtssignal DOWNn + 1, die durch die Impulssteuerschaltung 8 ausgegeben werden, werden diesen Kondensatoren eingegeben. Hierdurch wird eine Impulssignalform, die durch das Spannungsteilungsverhältnis der Kapazitäten des Kondensators CPU und des Kondensators CPD sowie des Kondensators CPB bestimmt wird, auf die Vorspannung PBIAS überlagert.
Die Impulssteuerschaltung 8 empfängt das Aufwärtssignal UP und das Abwärtssignal DOWN des Phasenvergleichers 1 und führt das Aufwärtssignal /UPn und das Abwärtssignal DOWNn der Ladungspumpenschaltung 21 zu.
Außerdem setzt die Impulssteuerschaltung 8 die Stromauswahlsignale SELICPn-1 bis SELICP0 entsprechend der Frequenz des Referenztaktsignals φREF und benutzt diese, um verschiedene Kombinationen des Aufwärtssignals /UPn – 1 bis /UP0 und des Abwärtssignals DOWNn – 1 bis DOWN0 der Ladungspumpenschaltung 22 zuzuführen. Als Ergebnis kann die Amplitude des von der Ladungspumpenschaltung 22 ausgegebenen Stroms ICP2 verändert werden.
Wenn zum Beispiel ein Rauschen einer Frequenz niedriger als die Frequenz des Referenztaktsignals φREF ausreichend klein ist, kann, indem der Wert des Ausgangsstrom ICP2 der Ladungspumpenschaltung 22 klein gemacht wird, nachdem die PLL-Schaltung verriegelt ist, der Frequenz-Jitter nach dem Verriegeln klein gemacht werden.
Außerdem empfängt die Impulssteuerschaltung 8 das Aufwärtssignal UP und das Abwärtssignal DOWN des Phasenvergleichers 1, führt das Aufwärtssignal UPn + 1 und das Abwärtssignal /DOWNn + 1 dem Kondensator CNU und dem Kondensator CND, die mit dem Ausgang des Tiefpassfilters 4 verbunden sind, zu und führt das Aufwärtssignal /UPn + 1 und das Abwärtssignal DOWNn + 1 dem Kondensator CPU und dem Kondensator CPD, die mit dem Ausgang der Vorspannungsschaltung 7 verbunden sind, zu.
Außerdem aktiviert oder deaktiviert die Impulssteuerschaltung 8 entsprechend dem Modusauswahlsignal SELMODm – 1 bis SELMOD0 die Ausgänge des Aufwärtssignals UPn + 1, des Aufwärtssignals /UPn + 1, des Abwärtssignals DOWNn + 1 und des /DOWNn + 1, die die Kondensatoren antreiben.
Wenn zum Beispiel die PLL-Schaltung für Anwendungen zum Anzeigen von Bildern, Text und dergleichen benutzt wird, werden die Ausgänge des Aufwärtssignals UPn + 1, des Aufwärtssignals /UPn + 1, des Abwärtssignals DOWNn + 1 und des Abwärtssigals /DOWNn + 1, die die Kondensatoren antreiben, durch die Modusauswahlsignale aktiviert. Hierdurch kann die Spannungsänderung der Impulssignalformen der Vorspannung NBIAS und der Vorspannung PBIAS an der Abfallflanke des Referenztaktsignals φREF reduziert werden.
Ferner werden beim Benutzen der PLL-Schaltung für einen Abtasttakt zum Wiedergeben aufgezeichneter Daten, weil die dem spannungsgesteuerten Oszillator 5 eingegebene Impulssignalform nicht abgestumpft sein muss, die Ausgänge der die Kondensatoren antreibenden Signale durch die Modusauswahlsignale deaktiviert.
Das heißt, gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung kann die PLL-Schaltung durch Verändern von Einstellungen mittels der Modusauswahlsignale für eine Vielzahl von Anwendungen verwendet werden.
Außerdem empfängt die Impulssteuerschaltung 8 das Aufwärtssignal UP und das Abwärtssignal DOWN des Phasenvergleichers 1 und stellt die Impulsweiten zum Beispiel entsprechend der Abstumpfungsweise der Antriebssignale der Ladungspumpenschaltung oder der Antriebssignale der Kondensatoren vorzugsweise so ein, dass das unempfindliche Band am Ausgang der Ladungspumpenschaltung zu Null wird.
Außerdem verlängert oder verkürzt die Impulssteuerschaltung 8 Impulsweiten von zum Beispiel dem Aufwärtssignal UPn + 1, dem Aufwärtssignal /UPn + 1, dem Abwärtssignal DOWNn + 1 und dem Abwärtssignal /DOWNn + 1, die die Kondensatoren antreiben, oder die Impulsweiten des Aufwärtssignals /UPn und des Abwärtssignals DOWNn, die die Ladungspumpenschaltung 21 antreiben, d.h. nur die Impulsweiten der dem spannungsgesteuerten Oszillator 5 eingegebenen Rechteckvorspannungssignale, entsprechend dem Modusauswahlsignal SELMODm – 1 bis SELMOD0. Hierdurch kann die Korrektur des Phasenjitters nach dem Verriegeln leistungsstärker gemacht werden.
Außerdem erzwingt die Impulssteuerschaltung 8 entsprechend dem Modusauswahlsignal SELMODm – 1 bis SELMOD0, wenn sich eine LSI mit einer PLL-Schaltung im Bereitschaftsmodus befindet, eine Ausgabe einer Spannung, um einen Durchgreifstrom in der Vorspannungsschaltung 7 oder dem spannungsgesteuerten Oszillator 5 zum Ausgang der Ladungspumpenschaltungen 21 und 22 zu blockieren. Alternativ erzwingt sie, dass die Ausgangsimpedanz hoch ist Zum ein Hinzufügen eines Schaltelements zum Blockieren eines Durchgreifstroms in der Vorspannungsschaltung 7 und dem spannungsgesteuerten Oszillator 5 zu vermeiden zu versuchen). Das Vorsehen einer solchen Funktion trägt zum Reduzieren des Stromverbrauchs eines Systems im Standby bei.
Außerdem erzwingt die Impulssteuerschaltung 8 entsprechend dem Modusauswahlsignal SELMODm – 1 bis SELMOD0 zum Beispiel beim Testen einer LSI mit einer PLL-Schaltung den Fluss eines Ladungspumpenausgangsstroms zur Zeit eines UP- oder DOWN-Vorgangs oder führt eine Spannung von außen zu, um die Ausgangsimpedanz hoch zu machen, um den Test des spannungsgesteuerten Oszillators 5 zu ermöglichen.
Das Vorsehen einer Testfunktion macht es einfach, die Kennlinie des Ausgangsstroms gegenüber der Spannung der Ladungspumpenschaltung und die Kennlinie der Oszillationsfrequenz gegenüber der Steuerspannung des spannungsgesteuerten Oszillators 5 zu testen.
(Viertes Ausführungsbeispiel)
9 ist eine Darstellung des Aufbaus eines vierten Ausführungsbeispiels einer PLL-Schaltung gemäß der vorliegenden Erfindung.
Die in 9 dargestellte PLL-Schaltung enthält einen Phasenvergleicher 1, eine Impulssteuerschaltung 8, eine Ladungspumpenschaltung 21, eine Ladungspumpenschaltung 22, ein Nacheil/Voreil-Filter 3, ein Tiefpassfilter 4, eine Vorspannungsschaltung 7, einen spannungsgesteuerten Oszillator 5, einen Frequenzteiler 6, einen Kondensator CPB, einen Kondensator CPU1, einen Kondensator CPD1, einen Kondensator CPU2, einen Kondensator CPD2, einen Kondensator CNU1, einen Kondensator CND1, einen Kondensator CNU2 und einen Kondensator CND2.
Die gleichen Bezugsziffern in 9 und 8 bezeichnen die gleichen Bauelemente.
Die Punkte des Unterschieds des in 8 gezeigten dritten Ausführungsbeispiels der vorliegenden Erfindung und des in 9 gezeigten vierten Ausführungsbeispiels der vorliegenden Erfindung liegen in der Tatsache, dass im vierten Ausführungsbeispiel die Anzahl der Kondensatoren, die Impulse auf die Vorspannung NBIAS und die Vorspannung PBIAS überlagern, erhöht ist, und in der Tatsache, dass die Anzahl der Stromauswahlsignale SELICPn erhöht ist.
Der Kondensator CPU1, der Kondensator CPD1, der Kondensator CPD2 und der Kondensator CPD2 sind mit dem Ausgang der Vorspannungsschaltung 7 verbunden. Das Aufwärtssignal /UPn + 1, das Aufwärtssignal /UPn + 2, das Abwärtssignal DOWNn + 1 und das Abwärtssignal DOWNn + 2, die durch die Impulssteuerschaltung 8 ausgegeben werden, werden jeweils diesen Kondensatoren eingegeben. Außerdem ist ein Kondensator CPB zum Stabilisieren der Vorspannung PBIAS mit der Netzleitung verbunden.
Der Kondensator CNU1, der Kondensator CND1, der Kondensator CNU2 und der Kondensator CND2 sind mit dem Ausgang des Tiefpassfilters 4 verbunden. Das Aufwärtssignal UPn + 1, das Aufwärtssignal UPn + 2, das Abwärtssignal /DOWNn + 1 und das Abwärtssignal /DOWNn + 2, die durch die Impulssteuerschaltung 8 ausgegeben werden, werden jeweils diesen Kondensatoren eingegeben.
Außerdem steuert die Impulssteuerschaltung 8 entsprechend dem Modusauswahlsignal SELMODn den Ausgangsstrom ICP1 der Ladungspumpenschaltung 21 und die Spannungsänderung ΔV1AC einer Impulssignalform, die durch das Spannungsteilungsverhältnis der Kapazitäten erzeugt wird.
Wenn zum Beispiel SELICPn von einem niedrigen Pegel ist, wird ein kleiner Strom ICP1S als Ausgangsstrom ICP1 ausgegeben. Außerdem werden nur das Aufwärtssignal UPn + 1, das Aufwärtssignal /UPn + 1, das Abwärtssignal DOWNn + 1 und das Abwärtssignal /DOWNn + 1 aktiviert, und eine kleine Impulsspannung ΔV1ACS wird erzeugt.
Wenn dagegen SELICPn auf einem hohen Pegel ist, wird in Vergleich zum Ausgangsstrom ICP1S ein großer Strom ICP1L ausgegeben. Zusätzlich zu dem Aufwärtssignal UPn + 1, dem Aufwärtssignal /UPn + 1, dem Abwärtssignal DOWNn + 1 und dem Abwärtssignal /DOWNn + 1 werden das Aufwärtssignal UPn + 2, das Aufwärtssignal /UPn + 2, das Abwärtssignal DOWNn + 2 und das Abwärtssignal /DOWNn + 2 aktiviert, sodass eine große Impulsspannung ΔV1ACL erzeugt wird.
Falls zum Beispiel CLP = CPB = C1, CNU1 = CND1 = CPU1 = CPD1 = CAC1, CNU2 = CND2 = CPU2 = CPD2 = CAC2und die Amplitude des die Kondensatoren antreibenden Impulses Vdd ist, ist die Schaltung vorzugsweise so konstruiert, dass die folgenden Gleichungen gelten: ICP1S × RF1 ≅ {CAC/(C1 + 2CAC1 + 2CAC2)} × Vdd (46) ICP1L × RF1 ≅ {(CAC1 + CAC2)/(C1 + 2CAC1 + 2CAC2)} × Vdd (47)
Indem die Schaltung so konstruiert wird, dass sie die obigen Gleichungen erfüllt, kann, selbst wenn die Spannungen der dem spannungsgesteuerten Oszillator 5 eingegebenen Impulssignalformen verschieden sind, die Spannungsänderung der Impulssignalformen nach der Abfallflanke des Referenztaktsignals φREF klein gemacht werden.
Außerdem offenbaren die ungeprüfte japanische Patenveröffentlichung (Kokai) Nr. 10-242851 und die ungeprüfte japanische Patentveröffentlichung (Kokai) 11-195982 PLL-Schaltungen, bei denen, wenn eine Phasendifferenz klein wird, die Rückkopplung der Schleife automatisch klein wird. Im vorliegenden Ausführungsbeispiel ist es jedoch zum Beispiel durch Einstellen der Pulsweiten des Aufwärtssignals UPn + 1, des Aufwärtssignals /UPn + 1, des Abwärtssignals DOWNn + 1 und des Abwärtssignals /DOWNn + 1 und der Pulsweiten des Aufwärtssignals UPn + 2, des Aufwärtssignals /UPn + 2, des Abwärtssignals DOWNn + 2 und des Abwärtssignals /DOWNn + 2 auf verschiedene Pulsweiten durch die Impulssteuerschaltung 8 oder durch Einstellen der Pulsweiten des Aufwärtssignals /UPn und des Abwärtssignals DOWNn und der Pulsweiten des Aufwärtssignals /UPn – 1 bis /UP0 und des Abwärtssignals DOWNn-1 bis DOWN0 auf verschiedene Impulsweiten durch die Impulssteuerschaltung 8 möglich, eine PLL-Schaltung oder eine DLL-Schaltung zu realisieren, die automatisch das Maß des mit einer Frequenzänderung einhergehenden Phasenansprechens auf einem Schirm durch eine Impulssignalform S1 und das Maß des mit einer Frequenzänderung einhergehenden Phasenansprechens auf einem Schirm durch eine Impulssignalform S2 zum Beispiel durch unabhängige Phasenunterschiede schalten kann.
Oben wurde eine detailliert Erläuterung der vorliegenden Erfindung anhand einer PLL-Schaltung als Beispiel gegeben, aber es ist unnötig zu erwähnen, dass die Erfindung auch auf andere Schaltungen mit einem Nacheil/Voreil-Filter, zum Beispiel eine DLL-Schaltung angewendet werden kann.
Außerdem ist es unnötig zu erwähnen, dass die Erfindung auf PLL-Schaltungen oder DLL-Schaltungen angewendet werden kann, die nicht als Ausführungsbeispiele der vorliegenden Erfindung eingeführt wurden, aber mit Rückkopplungsschleifen mit mehren Zweigen mit mehreren Phasenvergleichern, Ladungspumpenschaltungen, Filtern, Vorspannungsschaltungen oder Schaltungen mit Zweigen in diesen Schaltungen.
(Anwendungsbeispiele der vorliegenden Erfindung)
10 ist eine Darstellung eines Aufbaus einer Punkttakterzeugungsschaltung und einer VBI-Abtasttakterzeugungsschaltung zur Verwendung im digitalen Fernsehen, auf welche die PLL-Schaltung der vorliegenden Erfindung angewendet ist.
Die Punkttakterzeugungsschaltung und die VBI-Abtasttakterzeugungsschaltung, die in 10 gezeigt sind, enthalten eine Steuerschaltung 10, einen VBI-Abtasttaktgenerator 11, einen Punkttaktgenerator 12A, einen Punkttaktgenerator 12B, einen Systemtaktfrequenzteiler 9 und eine PLL-Schaltung 100.
Die PLL-Schaltung 100 ist zum Beispiel die in 8 dargestellte PLL-Schaltung. Sie empfängt ein Referenztaktsignal HSCSL von der Steuerschaltung 10, gibt ein damit synchronisiertes Taktsignals φVCO10 an den VBI-Abtasttaktgenerator 11 aus und gibt ein Taktsignal VCO20 und ein Taktsignal VCO21 an den Punkttaktgenerator 12A und den Punkttaktgenerator 12B aus.
Die Steuerschaltung 10 wählt ein Referenztaktsignal HSYNCSL der PLL-Schaltung aus dem horizontalen Synchronisationssignal HSYNC0 und dem horizontalen Synchronisationssignal HSYNC1 und einem Ausgangstaktsignal QN des Systemstaktfrequenzteilers 9 aus und gibt dieses an den Phasenvergleicher 1 aus. Außerdem werden entsprechend der Frequenz des Referenztaktsignals HSYNCSL der Teilungsfaktor des Frequenzteilers 6 und der Ausgangsstrom der Ladungspumpenschaltung 23 auf optimale Werte eingestellt. Eine Veränderung aus den alten Einstellungen in die neuen Einstellungen wird synchron zu dem horizontalen Synchronisationssignal HSYNCSL0, dem horizontalen Synchronisationssignal HSYNC1, dem vertikalen Synchronisationssignal VSYNC0 und dem vertikalen Synchronisationssignal VSYNC1 gemacht.
Falls zum Beispiel ein horizontales Synchronisationssignal als das Referenztaktsignal ausgewählt wird, werden das Aufwärtssignal UPn + 1, das Abwärtssignal /DOWNn + 1, das Aufwärtssignal /UPn + 1 und das Abwärtssignal DOWNn + 1, die Impulssignale auf die Vorspannung NBIAS und die Vorspannung PBIAS überlagern, aktiviert. Hierdurch werden in der Vorspannung NBIAS und der Vorspannung PBIAS abstumpfungsfreie, scharfe Impulssignalformen synchron zur Anstiegsflanke des Referenztaktsignals HSNCSL erzeugt, und eine Frequenzschwankung nach der Abfallflanke des Referenztaktsignals HSNCSL wird unterdrückt.
Außerdem werden zum Beispiel auf einem Computerbildschirm, wenn das frequenzgeteilte Systemtaktsignals als das Referenztaktsignal ausgewählt wird, das Aufwärtssignal UPn + 1, das Abwärtssignal /DOWNn + 1, das Aufwärtssignal /UPn + 1 und das Abwärtssignal DOWNn + 1 deaktiviert. Hierdurch wird an der Anstiegsflanke des Referenztaktsignals HSNCSL eine stark abgestumpfte Impulssignalform erzeugt, um das Erscheinen eines Bereichs zu verhindern, in dem sich die Breite des Punkttaktes an einer Schräge auf dem Schirm verändert.
Beim Erzeugen von VBI-Abtasttakten beim Senden von TV-Untertiteln wird ein Taktsignals φVCO10 mit einer Frequenz von (Frequenz der VBI-Daten) × (Anzahl der Abtastungen) × NVBI in dem spannungsgesteuerten Oszillator mittels des horizontalen Synchronisationssignals als ein Referenztaktsignal erzeugt. Das Taktsignal φVCO10 wird in dem VBI-Abtasttaktgenerator 11 durch NVBI geteilt, um den VBI-Abtasttakt zu erhalten.
Die Punkttaktgeneratoren 12A und 12B erzeugen unabhängig Punkttakte zum Bearbeiten der Hauptbildes und des Unterbildes. Sie empfangen zwei Ausgangssignale φVCO20 und φVCGO21 unterschiedlicher Phasen von dem spannungsgesteuerten Oszillator und wählen aus vier Taktsignalen einschließlich ihren inversen Signalen die Taktsignale aus, die nach der Abfallflanke des Pufferausgangs HSYNC0B oder HSYNC1B der horizontalen Synchronisationssignale am schnellsten ansteigen. Die ausgewählten Taktsignale werden geteilt, um eine geeignete Breite von Buchstaben zu ergeben, und ein Punkttakt 0 oder Punkttakt 1 wird erzeugt.
Durch Verwenden der PLL-Schaltung der vorliegenden Erfindung wird ein Jitter der dem VBI-Abtasttaktgenerator 11 und den Punkttaktgeneratoren 12A und 12B zugeführten Taktsignale reduziert, sodass man ein Bild erhalten kann, in dem kein Flackern und keine Wellenlinienbildung sichtbar ist.
Gemäß der vorliegenden Erfindung wird, selbst wenn ein Tiefpassfilter in einem Schleifenfilter zum Reduzieren von Rauschen enthalten ist oder wenn ein Konden sator zum Stabilisieren einer Steuerspannung in einer Steuerspannungsleitung eines spannungsgesteuerten Oszillators vorgesehen ist, eine Steuerspannung mit einer abstumpfungsfreien, scharfen Impulssignalform dem spannungsgesteuerten Oszillator im Phasenansprechvorgang, der in jedem Zyklus eines Referenztaktsignals durchgeführt wird, eingegeben, und nach dem Phasenansprechvorgang kann die Steuerspannung in einer kurzen Zeit stabilisiert werden. Das heißt, die Frequenzänderung nach dem Phasenansprechvorgang, der in jedem Zyklus des Referenztaktsignals durchgeführt wird, kann reduziert werden.
Außerdem ist es in dem Phasenansprechvorgang, der in jedem Zyklus des Referenztaktsignals durchgeführt wird, möglich, frei auszuwählen, entweder eine Steuerspannung mit einer abstumpfungsfreien scharfen Impulssignalform zu erzeugen oder eine stark abgestumpfte Steuerspannung zu erzeugen. Deshalb ist es möglich, geeignete Einstellungen entsprechend der Frequenz oder dem Betrieb des Referenztaktsignals, dem Benutzungsverfahren der Schaltungen oder dem Rauschpegel auszuwählen, sodass die PLL-Schaltung in einer Vielzahl von Anwendungen verwendet werden kann.
Es ist zu beachten, dass die vorliegende Erfindung nicht auf die obigen Ausführungsbeispiele beschränkt ist und Modifikationen im Schutzumfang der Ansprüche enthält.

Claims

Phasenregelschleifenschaltung, mit einer Phasenvergleichseinrichtung (1) zum Erfassen einer Größe einer Anstiegsphase oder einer verzögerten Phase eines Rückkopplungssignals (NOUT) bezüglich eines Referenzsignals (φREF) und Ausgeben eines Anstiegsphasensignals (DOWN) mit einer Pulsweite entsprechend der Größe der Anstiegsphase oder eines Verzögerungsphasensignals (UP) mit einer Pulsweite entsprechend der Größe der verzögerten Phase, einer Glättungseinrichtung (2, 3) zum Glätten des Anstiegsphasensignals (DOWN) oder des Verzögerungsphasensignals (UP), das von der Phasenvergleichseinrichtung (1) ausgegeben wird, und Ausgeben des Ergebnisses als ein Steuersignal (FIL), einer Vorspannungssignalerzeugungseinrichtung (7) zum Ausgeben eines ersten Vorspannungssignals und eines zweiten Vorspannungssignals entsprechend dem Steuersignal (FIL), einem Rauschfilter (4) zum Entfernen von in dem ersten Vorspannungssignal und dem zweiten Vorspannungssignal enthaltenen Rauschkomponenten, und einem Schwingkreis (5), der als einen Eingang ein erstes Überlagerungssignal (NBIAS), bei dem das von der Phasenvergleichseinrichtung (1) ausgegebene Anstiegsphasensignal oder Verzögerungsphasensignal auf dem ersten Vorspannungssignal überlagert ist, und ein zweites Überlagerungssignal (PBIAS), bei dem das von der Phasenvergleichseinrichtung (1) ausgegebene Anstiegsphasensignal oder Verzögerungsphasensignal auf dem zweiten Vorspannungssignal überlagert ist, empfängt, wobei der Schwingkreis (5): mehrere Verzögerungsstufen (51-1 bis 51-n) zum Austauschen und Ausgeben einer ersten Stromvariablen gemäß dem ersten Überlagerungssignal (NBIAS) und einer zweiten Stromvariablen gemäß dem zweiten Überlagerungssignal (PBIAS) enthält, zum Rückkoppeln eines Ausgangssignals einer letzten Verzögerungsstufe zu einem Eingang einer ersten Verzögerungsstufe ausgebildet ist, und zum Ausgeben eines Ausgangssignals einer der Verzögerungsstufen als das Rückkopplungssignal (NOUT) zu der Phasenvergleichseinrichtung (1) ausgebildet ist.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher das erste Überlagerungssignal mittels eines Kondensators (CND) erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung (7) verbunden ist, und das zweite Überlagerungssignal mittels eines Kondensators (CPU) erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung (7) verbunden ist.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Glättungseinrichtung enthält: eine Stromausgabeeinrichtung (2) zum Ausgeben eines Stroms entsprechend dem Anstiegsphasensignal (DOWN) oder eines Stroms entsprechend dem Verzögerungsphasensignal (UP), und eine Reihenschaltung (3) mit einem Widerstand (RF1) und einem Kondensator (CF1), der den Ausgangsstrom (ICP) von der Stromausgabeeinrichtung (2) empfängt; und die Vorspannungssignalerzeugungseinrichtung das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung (FIL) der Reihenschaltung (3) erzeugt.
Phasenregelschleifenschaltung nach Anspruch 3, bei welcher die Stromausgabeeinrichtung (2) eine Amplitude des Ausgangsstroms (ICP) entsprechend einem Stromeinstellsignal einstellt.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Glättungseinrichtung enthält: eine erste Stromausgabeeinrichtung (21) und eine zweite Stromausgabeeinrichtung (22) zum Ausgeben eines Stroms entsprechend dem Anstiegsphasensignal oder eines Stroms entsprechend dem Verzögerungsphasensignal, und eine Reihenschaltung (3) mit einem Widerstand (RF1), der den Ausgangsstrom von der ersten Stromausgabeeinrichtung (21) empfängt, und einem Kondensator (CF1), der einen Strom des Widerstandes (RF1) und den Ausgangsstrom von der zweiten Stromausgabeeinrichtung (22) empfängt; und die Vorspannungssignalerzeugungseinrichtung (7) das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung (FIL) der Reihenschaltung (3) erzeugt.
Phasenregelschleifenschaltung nach Anspruch 5, bei welcher die erste Stromausgabeeinrichtung (21) eine Amplitude des Ausgangsstroms entsprechend einem Stromeinstellsignal (SELICP) einstellt.
Phasenregelschleifenschaltung nach Anspruch 5, bei welcher die zweite Stromausgabeeinrichtung (22) eine Amplitude des Ausgangsstroms entsprechend einem Stromeinstellsignal (SELICP) einstellt.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Phasenvergleichseinrichtung (1) entsprechend einem Modusauswahlsignal (SELMOD) Ausgänge aktiviert oder deaktiviert, die die Überlagerung des Anstiegsphasensignals und des Verzögerungsphasensignals auf das erste Vorspannungssignal und das zweite Vorspannungssignal ermöglichen.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Phasenvergleichseinrichtung (1) Amplituden des Anstiegsphasensignals und des Verzögerungsphasensignals entsprechend einem Pulsamplitudeneinstellsignal einstellt.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Phasenvergleichseinrichtung (1) wenigstens ein Anstiegsphasensignal oder Verzögerungsphasensignal aus mehreren Anstiegsphasensignalen oder Verzögerungsphasensignalen entsprechend einem Pulsamplitudeneinstellsignal auswählt und das ausgewählte Signal zur Überlagerung auf das erste Vorspannungssignal und das zweite Vorspannungssignal ausgibt, das erste Überlagerungssignal mittels wenigstens eines Kondensators (CND) erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung (7) verbunden ist, und das zweite Überlagerungssignal mittels wenigstens eines Kondensators (CPU) erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung (7) verbunden ist.
Phasenregelschleifenschaltung nach Anspruch 1, bei welcher die Phasenvergleichseinrichtung (1) Pulsweiten des Anstiegsphasensignals und des Verzögerungsphasensignals entsprechend einem Pulsweiteneinstellsignal einstellt.
Verzögerungsregelschleifenschaltung, mit einer Phasenvergleichseinrichtung zum Erfassen einer Größe einer Anstiegsphase oder einer verzögerten Phase eines Rückkopplungssignals bezüglich eines Referenzsignals und Ausgeben eines Anstiegsphasensignals mit einer Pulsweite entsprechend der Größe der Anstiegsphase oder eines Verzögerungsphasensignals mit einer Pulsweite entsprechend der Größe der verzögerten Phase, einer Glättungseinrichtung zum Glätten des Anstiegsphasensignals oder des Verzögerungsphasensignals, das von der Phasenvergleichseinrichtung ausgegeben wird, und Ausgeben des Ergebnisses als ein Steuersignal, einer Vorspannungssignalerzeugungseinrichtung zum Ausgeben eines ersten Vorspannungssignals und eines zweiten Vorspannungssignals entsprechend dem Steuersignal, einem Rauschfilter zum Entfernen von in dem ersten Vorspannungssignal und dem zweiten Vorspannungssignal enthaltenen Rauschkomponenten, und einer Verzögerungsschaltung, die als einen Eingang ein erstes Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anstiegsphasensignal oder Verzögerungsphasensignal auf dem ersten Vorspannungssignal überlagert ist, und ein zweites Überlagerungssignal, bei dem das von der Phasenvergleichseinrichtung ausgegebene Anstiegsphasensignal oder Verzögerungsphasensignal auf dem zweiten Vorspannungssignal überlagert ist, empfängt, wobei die Verzögerungsschaltung: mehrere Verzögerungsstufen zum Austauschen und Ausgeben einer ersten Stromvariablen gemäß dem ersten Überlagerungssignal und einer zweiten Stromvariablen gemäß dem zweiten Überlagerungssignal enthält, zum Eingeben des Referenzsignals zu einer ersten Verzögerungsstufe ausgebildet ist, und zum Ausgeben eines Ausgangssignals einer der Verzögerungsstufen als das Rückkopplungssignal zu der Phasenvergleichseinrichtung ausgebildet ist.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher das erste Überlagerungssignal mittels eines Kondensators erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist, und das zweite Überlagerungssignal mittels eines Kondensators erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Glättungseinrichtung enthält: eine Stromausgabeeinrichtung zum Ausgeben eines Stroms entsprechend dem Anstiegsphasensignal oder eines Stroms entsprechend dem Verzögerungsphasensignal, und eine Reihenschaltung mit einem Widerstand und einem Kondensator, der den Ausgangsstrom von der Stromausgabeeinrichtung empfängt; und die Vorspannungssignalerzeugungseinrichtung das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung der Reihenschaltung erzeugt.
Verzögerungsregelschleifenschaltung nach Anspruch 14, bei welcher die Stromausgabeeinrichtung eine Amplitude des Ausgangsstroms entsprechend einem Stromeinstellsignal einstellt.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Glättungseinrichtung enthält: eine erste Stromausgabeeinrichtung und eine zweite Stromausgabeeinrichtung zum Ausgeben eines Stroms entsprechend dem Anstiegsphasensignal oder eines Stroms entsprechend dem Verzögerungsphasensignal, und eine Reihenschaltung mit einem Widerstand, der den Ausgangsstrom von der ersten Stromausgabeeinrichtung empfängt, und einem Kondensator, der einen Strom des Widerstandes und den Ausgangsstrom von der zweiten Stromausgabeeinrichtung empfängt; und die Vorspannungssignalerzeugungseinrichtung das erste Vorspannungssignal und das zweite Vorspannungssignal entsprechend einer Spannung der Reihenschaltung erzeugt.
Verzögerungsregelschleifenschaltung nach Anspruch 16, bei welcher die erste Stromausgabeeinrichtung eine Amplitude des Ausgangsstroms entsprechend einem Stromeinstellsignal einstellt.
Verzögerungsregelschleifenschaltung nach Anspruch 16, bei welcher die zweite Stromausgabeeinrichtung eine Amplitude des Ausgangsstroms entsprechend einem Stromeinstellsignal einstellt.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Phasenvergleichseinrichtung entsprechend einem Modusauswahlsignal Ausgänge aktiviert oder deaktiviert, die die Überlagerung des Anstiegsphasensignals und des Verzögerungsphasensignals auf das erste Vorspannungssignal und das zweite Vorspannungssignal ermöglichen.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Phasenvergleichseinrichtung Amplituden des Anstiegsphasensignals und des Verzögerungsphasensignals entsprechend einem Pulsamplitudeneinstellsignal einstellt.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Phasenvergleichseinrichtung wenigstens ein Anstiegsphasensignal oder Verzögerungsphasensignal aus mehreren Anstiegsphasensignalen oder Verzögerungsphasensignalen entsprechend einem Pulsamplitudeneinstellsignal auswählt und es zur Überlagerung auf das erste Vorspannungssignal und das zweite Vorspannungssignal ausgibt, das erste Überlagerungssignal mittels wenigstens eines Kondensators erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des ersten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist, und das zweite Überlagerungssignal mittels wenigstens eines Kondensators erzeugt wird, der das Anstiegsphasensignal oder das Verzögerungsphasensignal an einem Anschluss empfängt und am anderen Anschluss mit einer Ausgangsleitung des zweiten Vorspannungssignals der Vorspannungssignalerzeugungseinrichtung verbunden ist.
Verzögerungsregelschleifenschaltung nach Anspruch 12, bei welcher die Phasenvergleichseinrichtung Pulsweiten des Anstiegsphasensignals und des Verzögerungsphasensignals entsprechend einem Pulsweiteneinstellsignal einstellt.