CN114598320A - 用于锁相环的环路滤波器以及锁相环 - Google Patents

用于锁相环的环路滤波器以及锁相环 Download PDF

Info

Publication number
CN114598320A
CN114598320A CN202210332940.5A CN202210332940A CN114598320A CN 114598320 A CN114598320 A CN 114598320A CN 202210332940 A CN202210332940 A CN 202210332940A CN 114598320 A CN114598320 A CN 114598320A
Authority
CN
China
Prior art keywords
loop filter
capacitor
resistor
loop
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210332940.5A
Other languages
English (en)
Inventor
张宁
李闻界
管逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Taorun Semiconductor Co ltd
Original Assignee
Shanghai Taorun Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Taorun Semiconductor Co ltd filed Critical Shanghai Taorun Semiconductor Co ltd
Priority to CN202210332940.5A priority Critical patent/CN114598320A/zh
Priority to PCT/CN2022/086574 priority patent/WO2023184575A1/zh
Publication of CN114598320A publication Critical patent/CN114598320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Filters And Equalizers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种用于锁相环的环路滤波器以及锁相环。该环路滤波器包括第一电阻、第一电容和第二电容。第一电阻和第一电容连接在环路滤波器的输入端和接地端之间，第二电容连接在环路滤波器的输出端和接地端之间。环路滤波器还包括桥接电路，桥接电路连接在环路滤波器的输入端和输出端之间，用于对环路滤波器的输入信号进行分压。

Description

用于锁相环的环路滤波器以及锁相环
技术领域
本发明涉及电子电路领域，特别是涉及一种用于锁相环的环路滤波器以及锁相环。
背景技术
锁相环(Phase Locked Loop，PLL)是一种典型的反馈控制电路，利用外部输入的参考频率信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。电子电路中广泛采用电荷泵锁相环，现有技术中的电荷泵锁相环可以包括顺次串联的鉴频鉴相器(Phase Frequency Detector，PFD)、电荷泵(Charge Pump，CP)、环路滤波器(Loop Filter，LF)、压控振荡器(Voltage Controlled Oscillator，VCO)和分频器(Divider)，并形成环路。其中，压控振荡器的输出端作为电荷泵锁相环的输出端并输出锁相信号，鉴频鉴相器的输入端输入有参考频率信号，分频器适于对锁相信号进行分频并将得到的反馈信号传输至鉴频鉴相器。鉴频鉴相器(PFD)和电荷泵(CP)会将参考时钟和反馈时钟之间的相位差异转化为周期性电流，然后经过环路滤波器转为控制电压，调节压控振荡器的振荡频率，继而改变相位。环路滤波器设置于电荷泵和压控振荡器之间，适于将电荷泵的输出电流转换为压控振荡器的调谐电压，从而控制压控振荡器的输出频率。
环路滤波器需要提供一个较低的零点，以实现锁相环的环路稳定。现有技术中，为了降低环路电阻引入的噪声，通常实现该零点所使用的电阻较小而电容较大。然而，较大的电容增加了芯片面积和成本，而若使用更大的电阻以使电容可以更小，则又会增大电阻引入的噪声。
发明内容
鉴于上述问题，本发明旨在提供一种能够在减小电容的同时降低电阻噪声的锁相环环路滤波器。
本发明的一方面的用于锁相环的环路滤波器，包括第一电阻、第一电容和第二电容，其中第一电阻和第一电容连接在环路滤波器的输入端和接地端之间，第二电容连接在环路滤波器的输出端和接地端之间。环路滤波器还包括桥接电路，桥接电路连接在环路滤波器的输入端和输出端之间，用于对环路滤波器的输入信号进行分压。
可选地，桥接电路用于在环路滤波器的输入为第一频率时对环路滤波器的输入信号进行分压，在环路滤波器的输入为第二频率时为环路滤波器的输入端到输出端提供直流偏置，其中，第二频率低于第一频率。
可选地，桥接电路包括第二电阻和第三电容，其中：第二电阻的第一端连接到环路滤波器的输入端，第二电阻的第二端连接到环路滤波器的输出端；第三电容的第一端连接到环路滤波器的输入端，第三电容的第二端连接到环路滤波器的输出端。
可选地，第二电阻采用无源电阻器、有源MOS管电阻器和电平转换器的等效电阻中的任一种；第三电容采用无源电容器和有源MOS管电容器中的任一种。
可选地，第二电阻的电阻值配置成使得第二电阻的噪声带宽低于环路滤波器的环路带宽。
可选地，第二电阻的电阻值大于第一电阻的电阻值。
可选地，第二电容和第三电容的电容值均小于第一电容的电容值。
可选地，第二电阻的电阻值范围为1-500kΩ。
可选地，第三电容的电容值范围为5-200pF。
本发明的另一方面的锁相环，其包含如前述环路滤波器中的任一种环路滤波器。
如上，根据本发明的用于锁相环的环路滤波器，通过在现有技术的二阶环路滤波器基础上增加桥接电路，使得环路滤波器的电阻具有进一步增大的空间，且能够降低该电阻的噪声，从而使得环路滤波器原有电容能具有减小的空间。由此，本发明的环路滤波器能够实现芯片面积的减小，同时降低环路的电阻噪声。
附图说明
图1示出了现有技术的二阶环路滤波器100的电路结构的示意图；
图2示出了根据本发明的某些实施例的环路滤波器200的电路结构的示意图；
图3A-3B示出了根据本发明的另一些实施例的环路滤波器300的电路结构的示意图；
图4示出了包含根据本发明的某一实施例的环路滤波器的锁相环与包含现有二阶环路滤波器的锁相环的噪声频谱对比；
图5示出了图4中所示的两种锁相环的传递函数对比。
具体实施方式
下面介绍的是本发明的多个实施例中的一些，旨在提供对本发明的基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。
出于简洁和说明性目的，本文主要参考其示范实施例来描述本发明的原理。但是，本领域技术人员将容易地认识到，相同的原理可等效地应用于所有类型的环路滤波器电路和锁相环并且可以在其中实施这些相同的原理，以及任何此类变化不背离本专利申请的真实精神和范围。
而且，在下文描述中，参考了附图，这些附图图示特定的示范实施例。在不背离本发明的精神和范围的前提下可以对这些实施例进行电、机械、逻辑和结构上的更改。此外，虽然本发明的特征是结合若干实施/实施例的仅其中之一来公开的，但是如针对任何给定或可识别的功能可能是期望和/或有利的，可以将此特征与其他实施/实施例的一个或多个其他特征进行组合。因此，下文描述不应视为在限制意义上的，并且本发明的范围由所附权利要求及其等效物来定义。
诸如“具备”和“包括”之类的用语表示除了具有在说明书和权利要求书中有直接和明确表述的单元（模块）和步骤以外，本发明的技术方案也不排除具有未被直接或明确表述的其它单元（模块）和步骤的情形。
图1示出了现有的二阶环路滤波器100的电路结构示意图。
具体而言，如图1所示，现有的二阶环路滤波器100可以由第一电阻110和第一电容120、第二电容130组成（设电阻值/电容值分别为R1、C1、C2），其中第一电阻110和第一电容120连接在环路滤波器100的输入端和接地端之间，第二电容130连接在环路滤波器100的输出端和接地端之间。环路滤波器接收输入信号Iin并输出信号Vout。通过推导，该二阶环路滤波器的跨阻传递函数Zf一般可以表示为：
Figure 666653DEST_PATH_IMAGE001
其中，s=jω，ω为输入信号频率。
令式（1）的分母为0，则第一电阻110和第一电容120、第二电容130适于产生2个极点，其对应的频率f为：
Figure 318214DEST_PATH_IMAGE002
Figure 394491DEST_PATH_IMAGE003
以及，令式（1）的分子为0，则产生1个零点，其对应的频率f为：
Figure 586437DEST_PATH_IMAGE004
为了环路的稳定性，通常需要较低的零点，以使得环路滤波器在输入为高频时具有低通滤波的功能。其中，由于第一电容120对应的是一个低频零点，为了降低电阻噪声，第一电阻110的取值R1一般较小，这使得对应的第一电容120的电容值C1的取值往往较高。因此，第一电容120会占用较大的芯片面积。举例来说，在一些高性能应用中，若设置环路滤波器的第一电阻的电阻值为1kΩ，则为了实现约160kHz的较低零点，环路滤波器的第一电容的电容值会高达1nF，这极大地增加了芯片面积和设计成本。
图2是根据本发明的某些实施例的用于锁相环的环路滤波器200的电路结构示意图。其中，图2中的第一电阻210和第一电容220、第二电容230分别对应于上述关于图1描述的第一电阻110和第一电容120、第二电容130。相比于图1的现有二阶环路滤波器，图2中示出的环路滤波器200增加了桥接电路240。桥接电路240连接在环路滤波器200的输入端和输出端之间，并配置成对输入图2中的环路滤波器电路的输入信号进行分压。
具体而言，桥接电路240中可以布置用于信号分压的器件（例如，无源电容器），该器件能在适当条件下（例如，输入信号的频率较高时）近似成与原有的第二电容230串联，从而能对输入信号进行分压。相比于现有二阶环路滤波器电路，该桥接电路240相当于成比例地减小了输入和输出之间的等效跨阻（由第一电阻210减小为第一电阻210乘以桥接电路240和第二电容230的分压系数），第一电阻210得以能够再增加一定的倍数的电阻值。而由于桥接电路240的引入，虽然允许第一电阻210增大某个比例，但串联的桥接电路240使得第一电阻210的噪声传递函数平方值也要引入一个与该分压系数对应的分数的平方，该分数的平方使从输出端看到的由第一电阻210贡献的电压噪声平方不会随第一电阻210的电阻值增大而增大，反而由于该分数的引入能够衰减一定量的电压噪声平方。
优选地，桥接电路240还可以配置成在环路滤波器200的输入为第一频率时对从环路滤波器200的输入信号进行分压，在环路滤波器200的输入为第二频率时对环路滤波器200的电路进行直流偏置，并且第二频率低于所述第一频率）。具体而言，桥接电路可以进一步设计为在输入频率较高时产生分压作用，而在输入频率较低时又能使该低频输入通过，使得该环路滤波器电路发挥低通滤波的特性。本发明对第一频率和第二频率的范围并不做限定，其能够根据环路滤波器或锁相环的具体实践应用而设置合理范围。
在一些实施例中，桥接电路可以由并联的电容器件和电阻器件构成。例如，图3A示出了根据一些实施例的环路滤波器300的电路结构示意图，其使用并联的无源电阻器和无源电容器组成桥接电路。其中，图3A中的第一电阻310和第一电容320、第二电容330分别对应于上述关于图1描述的第一电阻110和第一电容120、第二电容130。如图3A所示，桥接电路由并联的第二电阻340和第三电容350组成（设电阻值/电容值分别为R2和C3），第二电阻340和第三电容350各自的两端都分别接入到环路滤波器300的输入端和输出端。经推导，该环路滤波器300的跨阻传递函数Zf可以表示为：
Figure 135230DEST_PATH_IMAGE005
其中，s=jω，ω为输入信号频率。
在一些实施例中，第二电阻340的电阻值R2大于第一电阻310的电阻值R1。较大的电阻值R2使得在输入信号频率变高时，通过第二电阻340的电路更近似于断路，这使得第三电容350与第二电容330更近似于串联连接，从而更利于第三电容350发挥分压作用。优选地，第二电阻340的电容值R2范围可以是1-500kΩ。
在一些实施例中，第二电容330的电容值C2和所述第三电容350的电容值C3均小于第一电容320的电容值C1。较大的电容值C1和较小的电容值C3使得在输入信号频率变高时，第一电容320更近似于短路，这同样使得第三电容350与第二电容330更近似于串联连接，从而更利于第三电容350发挥分压作用。优选地，第三电容350的电容值范围可以是5-200pF。
令式（2）中分子为0，由于C1的电容值较大，R2的电阻值较大，则环路滤波器300适于产生2个零点，其对应的频率f为：
Figure 754431DEST_PATH_IMAGE006
Figure 755885DEST_PATH_IMAGE007
以及，令式（2）中分母为0，则产生3个极点，其对应的频率f为：
Figure 751523DEST_PATH_IMAGE008
Figure 154822DEST_PATH_IMAGE009
Figure 430077DEST_PATH_IMAGE010
其中，由新增第二电阻340和第三电容350而新引入的零点fz2约等于新引入的极点fs2，近似于组成一个零点极点对，其对增益的影响几乎可以相互抵消，基本不会对环路的相位裕度产生影响。
当在环路滤波器300的输入端的输入信号频率升高时，若设置较大的第三电容350电容值和较大的第二电阻340电阻值，第一电容310由于电容值较大可相当于短路，第二电阻340由于电阻值较大而可相当于断路，此时环路滤波器300的电路结构可以等效为图3B。由图3B可以看到，此时环路滤波器300的电路结构相当于是对第二电容330和第三电容350进行了串联，所以第三电容350能够对该串联电路进行分压。那么，环路滤波器300的第一电阻310也可以相对于现有的二阶环路滤波器的第一电阻而言增加相应的倍数，而到输出端的跨阻仍维持不变。在此基础上，由于第一电阻310可以增大，则第一电容320的电容值可以以对应于第一电阻310的电阻值增大的比例来减小，以维持原有环路的零极点基本不变。
在环路滤波器300的电阻噪声的传递方面，第一电阻310的增大并不会引起其噪声电压平方的增大，反而会在一定程度上减小噪声传递。具体而言，由于电容分压的存在，电阻的输出噪声电压平方也要乘以一个与该比例对应的分数的平方。R1的电阻噪声可以由其电阻噪声的平方表示如下：
Figure 981144DEST_PATH_IMAGE011
其中，k=1.37*10-23J/K为玻尔兹曼常数，T为绝对温度。由式（3）可以看到，由于有与第一电阻增大的比例对应的分数的平方
Figure 452576DEST_PATH_IMAGE012
的存在，即使增大第一电阻310的电阻值R1，
Figure DEST_PATH_IMAGE013
也会减小。例如，假设第二电容330和第三电容350的电容值相等（即C2=C3），第一电阻310的电阻值R1增大为原来的2倍，由于k和T维持不变，则由式（3）的计算可以得到
Figure 507120DEST_PATH_IMAGE013
仍会相比第一电阻310的电阻值R1增大前减小2倍，这相当于3dB的噪声衰减。
由此还可以看出，若
Figure 468123DEST_PATH_IMAGE014
比值更小（例如C2＞C3），则第一电阻310的电阻噪声衰减会更大。所以，可以进一步根据实际应用中对电阻噪声衰减的需要来确定C2和C3的具体比值大小。
此外，可以优选地将第二电阻340的电阻值R2配置成使得第二电阻340的噪声带宽低于环路滤波器300的环路带宽。由于引入的第二电阻340同样会贡献一些环路滤波器的电阻噪声，如果设置较大的第二电阻340，除了能够使其在高频输入信号时近似于断路之外，其噪声带宽还一般低于（甚至远低于）环路滤波器的环路带宽，所以由第二电阻340引起的电阻噪声的大部分将会在环路滤波器电路中被滤除。
在一些实施例中，本发明所述的组成桥接电路所使用的并联的电容器件和电阻器件并不限于无源器件，而是也可以由有源器件并联组成。例如，电阻器件也可以采用有源MOS管电阻器，而第三电容还可采用有源MOS管电容器。再例如，电阻器件还可以替换为电平转换器，并使得电平转换器的等效电阻值相当于原电阻器件，这可以在提供等效电阻的同时加入电平转换的功能。而无论电容器件和电阻器件采用的是有源器件还是无源器件的形式，其皆可等效为如前所述的关于图3所描述的环路滤波器300的形式，例如，有源MOS管电阻器或电平转换器的等效电阻值为R2，而有源MOS管电容器的等效电容值为C3。
图4示出了包含根据本发明的一个实施例的环路滤波器的锁相环的输出噪声频谱曲线与包含现有二阶环路滤波器的锁相环的输出噪声频谱曲线。该噪声频谱来源于锁相环中所有器件（例如电荷泵、环路滤波器、压控振荡器等）的噪声。其中，横坐标为非线性的频率，纵坐标为噪声电压的平方根，a线代表包含现有二阶环路滤波器（各器件参数：R1=2kΩ、C1=1nF、C2=40pF）的锁相环的输出噪声频谱曲线，b线代表包含根据本发明的一个实施例的环路滤波器（各器件参数：R1=4kΩ、C1=500pF、C2=40pF、R2=160kΩ、C3=40pF）的锁相环的输出噪声频谱曲线，而两种锁相环的其他器件参数取值保持一致。
由图4可知，b线的噪声频谱曲线在输入频率较低时与a线几乎重合，然后b线在带内略有抬升，例如，在输入频率约为60kHz处的M5、M6点处提升了约2dB。随着输入频率继续升高，在输入频率约为166kHz的M4点处b线与a线交叉。而后，在输入频率大于166kHz时，b线的噪声频谱曲线始终低于a线，且在大于166kHz的大部分频率范围内总是比a曲线低2dB左右。例如，在图4中的输入频率为1MHz的A、B点处，本发明的环路滤波器使得锁相环总体噪声频谱下降了约2.04dB。因此，图5中示出的本发明的环路滤波器的实施例在绝大部分带宽内（例如大于166kHz的带宽内）降低了噪声电压。
图5示出了分别包含根据图4的实施例的两种环路滤波器的两种环路滤波器对应的锁相环增益传递函数对比。由图5可知，两种环路滤波器的环路增益传递函数曲线较为相似，且相位裕度较为接近。其中，两种环路滤波器的环路带宽在较高的频率范围内基本重合（例如，在图5中横坐标为599.415kHz时，a线和b线的环路增益已经非常接近，而在大于599.415kHz的大部分频率范围内几乎相等），且相位裕度处于60°到70°之间，说明本发明的环路滤波器与现有二阶环路滤波器一样具备一定的稳定性。
在另一方面，本发明还包括锁相环，其包含如前所述的本发明的任一种环路滤波器。
综上所述，本发明所述的环路滤波器设计通过引入桥接电路而使得在降低电阻噪声的同时进一步降低第一电容的电容值C1，且环路带宽和相位裕度基本不变。电容值的降低允许面积更小的电容设计，从而进一步减小了芯片的面积。
以上主要说明了本发明的环路滤波器和锁相环。尽管只对其中一些本发明的具体实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (10)

1.一种用于锁相环的环路滤波器，包括第一电阻、第一电容和第二电容，其中所述第一电阻和所述第一电容连接在所述环路滤波器的输入端和接地端之间，所述第二电容连接在所述环路滤波器的输出端和接地端之间，其特征在于，所述环路滤波器还包括：
桥接电路，所述桥接电路连接在所述环路滤波器的输入端和输出端之间，用于对所述环路滤波器的输入信号进行分压。
2.根据权利要求1所述的环路滤波器，其特征在于，所述桥接电路用于在所述环路滤波器的输入为第一频率时对所述环路滤波器的输入信号进行分压，在所述环路滤波器的输入为第二频率时为所述环路滤波器的输入端到输出端提供直流偏置，其中，所述第二频率低于所述第一频率。
3.根据权利要求1或2所述的环路滤波器，其特征在于，所述桥接电路包括第二电阻和第三电容，其中：
所述第二电阻的第一端连接到所述环路滤波器的输入端，所述第二电阻的第二端连接到所述环路滤波器的输出端；
所述第三电容的第一端连接到所述环路滤波器的输入端，所述第三电容的第二端连接到所述环路滤波器的输出端。
4.根据权利要求3所述的环路滤波器，其特征在于：
所述第二电阻采用无源电阻器、有源MOS管电阻器和电平转换器的等效电阻中的任一种；
所述第三电容采用无源电容器和有源MOS管电容器中的任一种。
5.根据权利要求3所述的环路滤波器，其特征在于，所述第二电阻的电阻值配置成使得所述第二电阻的噪声带宽低于所述环路滤波器的环路带宽。
6.根据权利要求3所述的环路滤波器，其特征在于，所述第二电阻的电阻值大于所述第一电阻的电阻值。
7.根据权利要求3所述的环路滤波器，其特征在于，所述第二电容和所述第三电容的电容值均小于所述第一电容的电容值。
8.根据权利要求3所述的环路滤波器，其特征在于，所述第二电阻的电阻值范围为1-500kΩ。
9.根据权利要求3所述的环路滤波器，其特征在于，所述第三电容的电容值范围为5-200pF。
10.一种锁相环，其特征在于，所述锁相环包含如权利要求1-9中的任一项所述的环路滤波器。
CN202210332940.5A 2022-03-31 2022-03-31 用于锁相环的环路滤波器以及锁相环 Pending CN114598320A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210332940.5A CN114598320A (zh) 2022-03-31 2022-03-31 用于锁相环的环路滤波器以及锁相环
PCT/CN2022/086574 WO2023184575A1 (zh) 2022-03-31 2022-04-13 用于锁相环的环路滤波器以及锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210332940.5A CN114598320A (zh) 2022-03-31 2022-03-31 用于锁相环的环路滤波器以及锁相环

Publications (1)

Publication Number Publication Date
CN114598320A true CN114598320A (zh) 2022-06-07

Family

ID=81811918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210332940.5A Pending CN114598320A (zh) 2022-03-31 2022-03-31 用于锁相环的环路滤波器以及锁相环

Country Status (2)

Country Link
CN (1) CN114598320A (zh)
WO (1) WO2023184575A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115940882A (zh) * 2023-02-08 2023-04-07 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216528A (ja) * 1986-03-18 1987-09-24 Fujitsu Ltd 位相同期ル−プ回路
US5185585A (en) * 1990-05-30 1993-02-09 New Sd, Inc. Crystal oscillator and method with amplitude and phase control
US5748046A (en) * 1995-12-28 1998-05-05 Thomson Consumer Electronics, Inc. Phase locked loop with controllable response time
US5889439A (en) * 1996-08-23 1999-03-30 U.S. Philips Corporation Phase-locked loop with capacitive voltage divider for reducing jitter
JPH11355137A (ja) * 1998-06-05 1999-12-24 Hitachi Ltd アナログ回路網の特性切替方法および特性可変アナログ回路網
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes
US6281758B1 (en) * 1999-09-30 2001-08-28 Conexant Systems, Inc. Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops
US6311050B1 (en) * 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US20020051508A1 (en) * 2000-09-21 2002-05-02 Hiroshi Tachimori Phase-locked loop circuit and delay-locked loop circuit
US6891412B1 (en) * 2002-12-16 2005-05-10 Analog Devices, Inc. Low noise filter
CN1791186A (zh) * 2005-12-02 2006-06-21 邓明友 音视频无线发射装置
JP2006340089A (ja) * 2005-06-02 2006-12-14 Sharp Corp Ｐｌｌ回路
JP2007288729A (ja) * 2006-04-20 2007-11-01 Toyota Industries Corp Ｐｌｌ回路
US20080297244A1 (en) * 2007-05-29 2008-12-04 Texas Instruments Incorporated PWM Loop Filter with Minimum Aliasing Error
US20130214832A1 (en) * 2012-02-20 2013-08-22 Texas Instruments Incorporated Apparatus to Remove the Loop Filter Resistor Noise in Charge-Pump PLL
US10693474B1 (en) * 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344812B2 (en) * 2010-02-16 2013-01-01 Texas Instruments Incorporated Loop filter and voltage controlled oscillator for a phase-locked loop
CN103166632B (zh) * 2011-12-09 2017-04-12 国民技术股份有限公司 环路滤波器和锁相环电路
CN107809240A (zh) * 2016-09-08 2018-03-16 中芯国际集成电路制造(上海)有限公司 用于锁相环电路的环路滤波器及锁相环电路

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216528A (ja) * 1986-03-18 1987-09-24 Fujitsu Ltd 位相同期ル−プ回路
US5185585A (en) * 1990-05-30 1993-02-09 New Sd, Inc. Crystal oscillator and method with amplitude and phase control
US5748046A (en) * 1995-12-28 1998-05-05 Thomson Consumer Electronics, Inc. Phase locked loop with controllable response time
US5889439A (en) * 1996-08-23 1999-03-30 U.S. Philips Corporation Phase-locked loop with capacitive voltage divider for reducing jitter
US6311050B1 (en) * 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes
JPH11355137A (ja) * 1998-06-05 1999-12-24 Hitachi Ltd アナログ回路網の特性切替方法および特性可変アナログ回路網
US6281758B1 (en) * 1999-09-30 2001-08-28 Conexant Systems, Inc. Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops
US20020051508A1 (en) * 2000-09-21 2002-05-02 Hiroshi Tachimori Phase-locked loop circuit and delay-locked loop circuit
US6891412B1 (en) * 2002-12-16 2005-05-10 Analog Devices, Inc. Low noise filter
JP2006340089A (ja) * 2005-06-02 2006-12-14 Sharp Corp Ｐｌｌ回路
CN1791186A (zh) * 2005-12-02 2006-06-21 邓明友 音视频无线发射装置
JP2007288729A (ja) * 2006-04-20 2007-11-01 Toyota Industries Corp Ｐｌｌ回路
US20080297244A1 (en) * 2007-05-29 2008-12-04 Texas Instruments Incorporated PWM Loop Filter with Minimum Aliasing Error
US20130214832A1 (en) * 2012-02-20 2013-08-22 Texas Instruments Incorporated Apparatus to Remove the Loop Filter Resistor Noise in Charge-Pump PLL
US10693474B1 (en) * 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
（美）毕查德•拉扎维著: "《模拟CMOS集成电路设计》", 30 November 2018 *
A. JAKOBSSON, C. GREWING, A. SERBAN AND S. GONG: "《Frequency Synthesizer With Dual Loop Frequency and Gain Calibration》", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
孟煦: "《CMOS工艺下高性能低成本频率综合器研究与实现》", 《知网》 *
於洪标: "《射频微波电路和系统工程设计基础》", 31 August 2018 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115940882A (zh) * 2023-02-08 2023-04-07 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法
CN115940882B (zh) * 2023-02-08 2023-05-05 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法

Also Published As

Publication number Publication date
WO2023184575A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
US6307442B1 (en) Enhanced LC filter with tunable Q
US7180364B2 (en) Filter apparatus including slave gm-C filter with frequency characteristics automatically tuned by master circuit
US7719365B2 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
US20120235718A1 (en) Adaptive bandwidth phase-locked loop
EP0420974A1 (en) AMPLIFIER WITH TUNED CIRCUITS.
CN110572150B (zh) 时钟产生电路及时钟产生方法
JP2006262489A (ja) 二重同調要素を有する線形位相ロックループ
US20090237131A1 (en) Phase locked loop
CN114598320A (zh) 用于锁相环的环路滤波器以及锁相环
CN212435673U (zh) 锁相环电路及其校准电路和芯片
CN106992762B (zh) 放大器及其控制方法和信号处理系统
US20050104670A1 (en) Voltage controlled oscillator amplitude control circuit
CN112242841A (zh) 一种具有高电源噪声抑制比的锁相环电路
TWI645678B (zh) 除三注入鎖定除頻器
US7482882B2 (en) Voltage control oscillation circuit and adjusting method for the same
KR20060018896A (ko) 위상 고정 루프 필터
EP3895319A1 (en) Phase-locked loop (pll) with direct feedforward circuit
DiClemente et al. Current-mode phase-locked loops—A new architecture
US6727736B1 (en) Voltage control oscillator noise reduction technique and method thereof
CN105429632B (zh) 小型集成化的微波本振信号发生器
EP0614581A1 (en) Voltage controlled saw oscillator
JPH11514830A (ja) 電荷ポンプを有する周波数合成回路
CN103166632B (zh) 环路滤波器和锁相环电路
CN105337613B (zh) 一种基于跨导运算放大器的锁相环低通滤波器
JP2897661B2 (ja) 電圧制御型ｓａｗ発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220607

RJ01 Rejection of invention patent application after publication