TWI645678B - 除三注入鎖定除頻器 - Google Patents

除三注入鎖定除頻器 Download PDF

Info

Publication number
TWI645678B
TWI645678B TW107114831A TW107114831A TWI645678B TW I645678 B TWI645678 B TW I645678B TW 107114831 A TW107114831 A TW 107114831A TW 107114831 A TW107114831 A TW 107114831A TW I645678 B TWI645678 B TW I645678B
Authority
TW
Taiwan
Prior art keywords
terminal
voltage signal
transistor
electrically connected
phase
Prior art date
Application number
TW107114831A
Other languages
English (en)
Other versions
TW201947880A (zh
Inventor
林佑昇
王紹祥
Original Assignee
國立暨南國際大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立暨南國際大學 filed Critical 國立暨南國際大學
Priority to TW107114831A priority Critical patent/TWI645678B/zh
Priority to US16/126,881 priority patent/US10326459B1/en
Application granted granted Critical
Publication of TWI645678B publication Critical patent/TWI645678B/zh
Publication of TW201947880A publication Critical patent/TW201947880A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種除三注入鎖定除頻器包含第一及第二混頻單元、第一及第二電感器，及一濾波電路。該等第一及第二混頻單元分別將正相與負相輸入電壓信號與一倍頻信號進行混合，以分別產生正相與負相電流信號，該等第一及第二電感器分別電連接該等第一及第二混頻單元，並分別接收該等正相與負相電流信號，該濾波電路電連接該等第一及第二電感器，接收分別流經該等第一及第二電感器的該等正相及負相電流信號，並將該等正相及負相電流信號進行濾波，以產生一差動濾波電壓信號。

Description

除三注入鎖定除頻器
本發明是有關於一種除頻器，特別是指一種除三注入鎖定除頻器。
在目前無線通訊系統中，現有用於一鎖相迴路裝置的除三注入鎖定除頻器(injection locked frequency divider，ILFD)主要用以接收一差動輸入電壓信號，並對該差動輸入電壓信號所具有之一頻率(如，78GHz)進行除頻(如，將該頻率除以三)，以產生一差動輸出電壓信號。該差動輸出電壓信號所具有之一頻率(如，26GHz)小於該差動輸入電壓信號之該頻率。
參閱圖1，現有除三注入鎖定除頻器包含一混頻電路11、一濾波電路12、一第一緩衝電路13，及一第二緩衝電路14。
該混頻電路11用以接收該包括一正相輸入電壓信號V1及一負相輸入電壓信號V2的差動輸入電壓信號，並將該差動輸入電壓信號與二輸入電晶體111、112之源極端的一倍頻信號進行混合，以產生一差動混頻信號。該濾波電路12將該差動混頻信號進行濾波，以產生一包括一正相濾波電壓信號及一負相濾波電壓信號的差動濾波電壓信號，該差動濾波電壓信號的頻率為該差動輸入電壓信號的頻率除以三。該等第一及第二緩衝電路13、14分別將該正相濾波電壓信號及該負相濾波電壓信號進行緩衝，以分別產生一正相輸出電壓信號vo1及一負相輸出電壓信號vo2，該等正相及負相輸出電壓信號vo1、vo2共同構成該差動輸出電壓信號。
然而，該除三注入鎖定除頻器的一頻率鎖定範圍(locking range)不大(例如，77GHz~79GHz)，若該除三注入鎖定除頻器因製程或溫度變異而使得其該頻率鎖定範圍偏移(例如，該頻率鎖定範圍偏移至74GHz~76GHz)時，會使該差動輸入電壓信號之該頻率(78GHz)落在偏移後的該頻率鎖定範圍之外，導致該除三注入鎖定除頻器無法對該差動輸入電壓信號進行除頻。因此，如何設計出具有寬頻率鎖定範圍之除三注入鎖定除頻器為相關業者所致力的目標之一。
因此，本發明之目的，即在提供一種具寬頻率鎖定範圍的除三注入鎖定除頻器。
於是，本發明除三注入鎖定除頻器包含一混頻電路及一濾波電路。
該混頻電路包括第一與第二混頻單元，及第一與第二電感器。
該第一混頻單元用以接收一正相輸入電壓信號，並將該正相輸入電壓信號與一倍頻信號進行混合，以產生一與該正相輸入電壓信號同相位的正相電流信號。
該第二混頻單元用以接收一負相輸入電壓信號，且電連接該第一混頻單元，該第二混頻單元將該負相輸入電壓信號與該倍頻信號進行混合，以產生一與該負相輸入電壓信號同相位的負相電流信號。
該第一電感器具有一電連接該第一混頻單元以接收該正相電流信號的第一端，及一第二端。
該第二電感器具有一電連接該第二混頻單元以接收該負相電流信號的第一端，及一第二端。
該濾波電路電連接該混頻電路之該等第一及第二電感器的該等第二端，以接收分別流經該等第一及第二電感器的該等正相及負相電流信號，並將該等正相及負相電流信號進行濾波，以產生一差動濾波電壓信號，該差動濾波電壓信號的頻率為該正相輸入電壓信號的頻率除以三。
本發明之功效在於：藉由該等第一與第二電感器可提升該正相電流信號與該負相電流信號各自的一電流值，進而增加本實施例該除三注入鎖定除頻器的一頻率鎖定範圍。
參閱圖2與圖3，本發明除三注入鎖定除頻器(injection locked frequency divider，ILFD)之實施例包含一混頻電路2、一濾波電路3，及一緩衝電路4。
該混頻電路2包括第一與第二混頻單元21、22，及第一與第二電感器23、24。
該第一混頻單元21用以接收一正相輸入電壓信號Vi1，並將該正相輸入電壓信號Vi1與一倍頻信號進行混合，以產生一與該正相輸入電壓信號Vi1同相位的正相電流信號I1。在此實施例中，該第一混頻單元21包括一電晶體211、一電阻器212、一第三電感器213、一第四電感器214，及一電容器215。
該電晶體211具有一提供該正相電流信號I1的第一端、一電位作為該倍頻信號的第二端、一用於接收該正相輸入電壓信號Vi1的控制端，及一基板端。該電阻器212具有一電連接該電晶體211之該基板端的第一端，及一接收一偏壓電壓Vb的第二端。該第三電感器213具有一接收該正相輸入電壓信號Vi1的第一端，及一電連接該電晶體211之該控制端的第二端。該第四電感器214與該電容器215串聯連接在該第三電感器213之該第二端與地之間，該第四電感器214電連接該第三電感器213之該第二端，該電容器215接地。
該第二混頻單元22用以接收一負相輸入電壓信號Vi2，且電連接該第一混頻單元21之該電晶體211的該第二端。該負相輸入電壓信號Vi2與該正相輸入電壓信號Vi1共同構成一差動輸入電壓信號。該第二混頻單元22將該負相輸入電壓信號Vi2與該倍頻信號進行混合，以產生一與該負相輸入電壓信號Vi2同相位的負相電流信號I2。在此實施例中，該第二混頻單元22包括一電晶體221、一電阻器222、一第三電感器223、一第四電感器224，及一電容器225。
該電晶體221具有一提供該負相電流信號I2的第一端、一電連接該電晶體211之該第二端的第二端、一用於接收該負相輸入電壓信號Vi2的控制端，及一基板端。該電阻器222具有一電連接該電晶體221之該基板端的第一端，及一接收該偏壓電壓Vb的第二端。該第三電感器223具有一接收該負相輸入電壓信號Vi2的第一端，及一電連接該電晶體221之該控制端的第二端。該第四電感器224與該電容器225串聯連接在該第三電感器223之該第二端與地之間，該第四電感器224電連接該第三電感器223之該第二端，該電容器225接地。
該第一電感器23具有一電連接該第一混頻單元21之該電晶體211的該第一端以接收該正相電流信號I1的第一端，及一第二端。
該第二電感器24具有一電連接該第二混頻單元22之該電晶體221的該第一端以接收該負相電流信號I2的第一端，及一第二端。
該濾波電路3電連接該混頻電路2之該等第一及第二電感器23、24的該等第二端，以接收分別流經該等第一及第二電感器23、24的該等正相及負相電流信號I1、I2，並將該等正相及負相電流信號I1、I2進行濾波，以產生一包括一正相濾波電壓信號Vf1及一負相濾波電壓信號Vf2的差動濾波電壓信號。該差動濾波電壓信號的頻率為該差動輸入電壓信號的頻率除以三。在此實施例中，該濾波電路3為一帶通濾波電路，且包括第一及第二輸出節點Q1、Q2、二可變電容器31、32、第一及第二負阻補償單元33、34，及一第三電感器35。
該等第一及第二輸出節點Q1、Q2分別電連接該等第一及第二電感器23、24的該等第二端，且分別輸出該等正相及負相濾波電壓信號Vf1、Vf2。該等可變電容器31、32串聯連接在該等第一及第二輸出節點Q1、Q2間。該等可變電容器31、32間的一共同接點N1接收一調整電壓Vc，且每一可變電容器31、32的一電容值隨著該調整電壓Vc的變化而改變。
該第一負阻補償單元33包括第一及第二電晶體331、332。該等第一及第二電晶體331、332各自具有一第一端、一第二端及一控制端。該等第一及第二電晶體331、332的該等第一端彼此電連接並用以接收一電源電壓VDD，該等第一及第二電晶體331、332的該等第二端分別電連接該等第一及第二輸出節點Q1、Q2，該第一電晶體331的該控制端電連接該第二電晶體332的該第二端，該第二電晶體332的該控制端電連接該第一電晶體331的該第二端。
該第二負阻補償單元34包括第一及第二電晶體341、342。該等第一及第二電晶體341、342各自具有一第一端、一第二端及一控制端。該等第一及第二電晶體341、342的該等第一端分別電連接該等第一及第二輸出節點Q1、Q2，該等第一及第二電晶體341、342的該等第二端電連接至地，該第一電晶體341的該控制端電連接該第二電晶體342的該第一端，該第二電晶體342的該控制端電連接該第一電晶體341的該第一端。
該第三電感器35電連接在該等第一及第二輸出節點Q1、Q2間。在此實施例中，該濾波電路3自身為一壓控振盪電路，該第三電感器35與該等可變電容器31、32，及該等第一電晶體331、341與該等第二電晶體332、342的所有寄生電容並聯共振，以產生一具有一共振頻率fo的自振信號。
本實施例該濾波電路3之該自振信號的該共振頻率fo可由下述式(1)獲得： 式(1)， 其中，參數L 35是該第三電感器35的一電感值，參數C f是該等第一電晶體331、341(或該等第二電晶體332、342)的所有寄生電容值相加後的一總寄生電容值，參數C v是該可變電容器31(或該可變電容器32)的一電容值。
在此實施例中，該總寄生電容值C f為一定值，而藉由調整該調整電壓Vc可改變每一可變電容器31、32的該電容值C v，進而改變該自振信號的該共振頻率fo。此外，需注意的是，該等第一及第二負阻補償單元33、34各自用以提供一等效負電阻，該等等效負電阻用以抵銷由該等可變電容器31、32及該第三電感器35所組成的一電感電容共振腔電路中的一寄生電阻損耗。
該緩衝電路4電連接該濾波電路3以接收該差動濾波電壓信號(即，該等正相及負相濾波電壓信號Vf1、Vf2)，並將該差動濾波電壓信號進行緩衝，以產生一包括一正相輸出電壓信號Vo1及一負相輸出電壓信號Vo2的差動輸出電壓信號。在此實施例中，該緩衝電路4包括第一及第二緩衝單元41、42。
該等第一及第二緩衝單元41、42中的每一者包括第三至第五電感器411、412、413、第一及第二電晶體414、415，及一電容器(在該第一緩衝單元41中該電容器的編號為416，在該第二緩衝單元42中該電容器的編號為417)。
在該等第一及第二緩衝單元41、42的每一者中，該第三電感器411具有一用以接收該電源電壓VDD的第一端，及一第二端。該第一電晶體414具有一電連接該第三電感器411之該第二端的第一端、一接地的第二端，及一控制端。該第四電感器412具有一電連接該第三電感器411之該第一端的第一端，及一第二端。該第二電晶體415具有一電連接該第四電感器412之該第二端的第一端、一接地的第二端，及一控制端。該第五電感器413電連接在該第一電晶體414之該第一端與該第二電晶體415之該控制端之間。
在該第一緩衝單元41中，該電容器416具有一電連接該第二電晶體415之該第一端的第一端，及一提供該正相輸出電壓信號Vo1的第二端，該第一電晶體414的該控制端接收該正相濾波電壓信號Vf1。
在該第二緩衝單元42中，該電容器417具有一電連接該第二電晶體415之該第一端的第一端，及一提供該負相輸出電壓信號Vo2的第二端，該第一電晶體414的該控制端接收該負相濾波電壓信號Vf2。
需說明的是，該等電晶體211、221、該等第一及第二電晶體341、342，及該等第一及第二電晶體414、415各自為，例如，一N型金氧半場效電晶體，且該N型金氧半場效電晶體的汲極、源極及閘極分別為每一電晶體211、221、341、342、414、415的該第一端、該第二端及該控制端。該等第一及第二電晶體331、332各自為，例如，一P型金氧半場效電晶體，且該P型金氧半場效電晶體的源極、汲極及閘極分別為每一電晶體331、332的該第一端、該第二端及該控制端。每一電感器23、24、35、213、214、223、224、411~413各自為，例如，一傳輸線電感器。
詳細來說，在該等正相及負相輸入電壓信號Vi1、Vi2未被輸入該混頻電路2前，該濾波電路3即具有該自振信號。由於該等第一電晶體331、341與該等第二電晶體332、342的非線性特性(能使電晶體的輸出具有多項諧波成分)，且該等第一及第二混頻單元21、22可視為該等第一電晶體331、341與該等第二電晶體332、342的負載，及該等第一及第二混頻單元21、22電路對稱的關係，使得該電晶體211的該第二端具有該倍頻信號，且該倍頻信號的頻率為該自振信號的該共振頻率fo的二倍(即，該倍頻信號的頻率為2fo)。
操作時，因本發明為除三注入鎖定除頻器，所以該差動輸入電壓信號的頻率需約為該自振信號的該共振頻率fo的三倍(即，該等正相及負相輸入電壓信號Vi1、Vi2的頻率分別為3fo +及3fo -)。當該等正相及負相輸入電壓信號Vi1、Vi2被輸入該混頻電路2時，該第一混頻單元21將該正相輸入電壓信號Vi1與該倍頻信號進行混合後，所產生的該正相電流信號I1具有一高頻電流信號部分(其頻率為5fo +)，及一低頻電流信號部分(其頻率為fo +)，該第二混頻單元22將該負相輸入電壓信號Vi2與該倍頻信號進行混合後，所產生的該負相電流信號I2具有一高頻電流信號部分(其頻率為5fo -)，及一低頻電流信號部分(其頻率為fo -)。接著，該濾波電路3將該等正相及負相電流信號I1、I2中的該等高頻電流信號部分濾除，以產生頻率分別為fo +及fo -的該等正相及負相濾波電壓信號Vf1、Vf2，以達到將該差動輸入電壓信號的頻率進行除頻。
需注意的是，該差動輸入電壓信號的頻率需約為該自振信號的該共振頻率fo的三倍，等同於當該差動輸入電壓信號的頻率位於本發明除三注入鎖定除頻器的一頻率鎖定範圍(locking range，LR)內時，本發明除三注入鎖定除頻器可對該差動輸入電壓信號的頻率進行正常除頻。該頻率鎖定範圍LR可由下述式(2)獲得： 式(2)， 式(3)， 其中，參數fo是該共振頻率(參上述式(1))，參數Q為本發明除三注入鎖定除頻器的品質因子，參數I o為該第一電晶體331(或該第二電晶體332)的一汲極電流，參數I i為單一個電晶體211、221的一汲極電流(即，該正相電流信號I1或該負相電流信號I2的電流值)，參數I n為該混頻電路2不包括該等第一與第二電感器23、24的架構下，該電晶體211(或該電晶體221)的一汲極電流，參數 為角頻率，參數L i為該第一電感器23(或該第二電感器24)的一電感值，參數C p為該電晶體211(或該電晶體221)的一汲極端的一寄生電容值。
根據本案的式(2)可以瞭解，當該汲極電流I i增加時，該頻率鎖定範圍LR也會增加，而根據式(3)可以瞭解，該汲極電流I i大於該汲極電流I n，也就是說，本案相較於習知除三注入鎖定除頻器多了該等第一與第二電感器23、24可提升該等電晶體211、221各自的該汲極電流，使得本案的該頻率鎖定範圍LR大於習知除三注入鎖定除頻器的一頻率鎖定範圍lr(即， )。此外，本實施例藉由該偏壓電壓Vb來使該等電晶體211、221各自的該基板端的電壓大於其所對應的該源極端的電壓(大約0.02V~0.2V)，可使該等電晶體211、221各自的一臨界電壓下降，如此可增加該等電晶體211、221各自的該汲極電流，進而增加該頻率鎖定範圍LR。另外，根據式(2)可以瞭解，當該共振頻率fo增加時，該頻率鎖定範圍LR也會增加，而根據前述式(1)可以瞭解，當藉由調整該調整電壓Vc來使每一可變電容器31、32的該電容值C v降低時，該共振頻率fo會增加，如此也可提升該頻率鎖定範圍LR。因此，從理論推導可知本發明除三注入鎖定除頻器確實具有提升該頻率鎖定範圍LR的功效。
參閱圖4，為該差動輸入電壓信號的頻率為78GHz時，該實施例與習知除三注入鎖定除頻器各自之頻率鎖定範圍的模擬示意圖。圖4橫軸代表的是該差動輸入電壓信號的功率。該頻率鎖定範圍LR可定義為除三注入鎖定除頻器在該差動輸入電壓信號的功率為0dBm時，所對應到的頻率鎖定範圍。由圖4可知，當該差動輸入電壓信號的功率為0dBm時，該實施例的該頻率鎖定範圍LR為27GHz，而習知除三注入鎖定除頻器的頻率鎖定範圍為12.1GHz，該實施例相較於習知除三注入鎖定除頻器確實具有較寬的頻率鎖定範圍。此外，該除三注入鎖定除頻器能正常除頻時所需的最小該差動輸入電壓信號的功率相關於該除三注入鎖定除頻器的一靈敏度。當能正常除頻時所需的該差動輸入電壓信號的功率越小，則該除三注入鎖定除頻器具有較佳的靈敏度。由圖4可知，當該差動輸入電壓信號的功率為-35dBm起，該實施例的該除三注入鎖定除頻器即能正常除頻，而習知除三注入鎖定除頻器則是當該差動輸入電壓信號的功率為-25dBm起才能正常除頻，也就是說，該實施例的該除三注入鎖定除頻器相較於習知除三注入鎖定除頻器具有較佳的靈敏度。
綜上所述，藉由該等第一與第二電感器23、24，或使該等電晶體211、221各自的該基板端的電壓大於其所對應的該源極端的電壓，可提升該汲極電流I i(即，該正相電流信號I1或該負相電流信號I2的電流值)，進而增加本實施例該除三注入鎖定除頻器的該頻率鎖定範圍LR。此外，藉由該等第三及第四電感器213、214與該電容器215作為一輸入匹配網路，及該等第三及第四電感器223、224與該電容器225作為另一輸入匹配網路，可使該除三注入鎖定除頻器能進行正常除頻時所需的該差動輸入電壓信號的功率較小，進而本實施例該除三注入鎖定除頻器具有較佳的靈敏度。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧混頻電路
21、22‧‧‧第一與第二混頻單元
211、221‧‧‧電晶體
212、222‧‧‧電阻器
213、223‧‧‧第三電感器
214、224‧‧‧第四電感器
215、225‧‧‧電容器
23、24‧‧‧第一與第二電感器
3‧‧‧濾波電路
31、32‧‧‧可變電容器
33‧‧‧第一負阻補償單元
331、332‧‧‧第一及第二電晶體
34‧‧‧第二負阻補償單元
341、342‧‧‧第一及第二電晶體
35‧‧‧第三電感器
4‧‧‧緩衝電路
41、42‧‧‧第一及第二緩衝單元
411、412‧‧‧第三及第四電感器
413‧‧‧第五電感器
414、415‧‧‧第一及第二電晶體
416、417‧‧‧電容器
I1‧‧‧正相電流信號
I2‧‧‧負相電流信號
N1‧‧‧共同接點
Q1、Q2‧‧‧第一及第二輸出節點
Vb‧‧‧偏壓電壓
Vc‧‧‧調整電壓
VDD‧‧‧電源電壓
Vi1‧‧‧正相輸入電壓信號
Vi2‧‧‧負相輸入電壓信號
Vf1‧‧‧正相濾波電壓信號
Vf2‧‧‧負相濾波電壓信號
Vo1‧‧‧正相輸出電壓信號
Vo2‧‧‧負相輸出電壓信號
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一電路圖，說明習知除三注入鎖定除頻器； 圖2與圖3是電路方塊圖，說明本發明除三注入鎖定除頻器之一實施例；及 圖4是一模擬圖，說明該實施例與該習知除三注入鎖定除頻器的頻率鎖定範圍對功率的變化。

Claims (9)

  1. 一種除三注入鎖定除頻器，包含：一混頻電路，包括一第一混頻單元，用以接收一正相輸入電壓信號，並將該正相輸入電壓信號與一倍頻信號進行混合，以產生一與該正相輸入電壓信號同相位的正相電流信號，該第一混頻單元包括一電晶體，具有一電連接該第一電感器之該第一端並提供該正相電流信號的第一端、一電連接該第二混頻單元且電位作為該倍頻信號的第二端、一用於接收該正相輸入電壓信號的控制端，及一基板端，及一電阻器，具有一電連接該電晶體之該基板端的第一端，及一接收一偏壓電壓的第二端，一第二混頻單元，用以接收一負相輸入電壓信號，且電連接該第一混頻單元，該第二混頻單元將該負相輸入電壓信號與該倍頻信號進行混合，以產生一與該負相輸入電壓信號同相位的負相電流信號，一第一電感器，具有一電連接該第一混頻單元以接收該正相電流信號的第一端，及一第二端，及一第二電感器，具有一電連接該第二混頻單元以接收該負相電流信號的第一端，及一第二端；及一濾波電路，電連接該混頻電路之該等第一及第二電感器的該等第二端，以接收分別流經該等第一及第二電感器的該等正相及負相電流信號，並將該等正相及負相電流信號進行濾波，以產生一差動濾波電壓信號，該差動濾波電壓信號的頻率為該正相輸入電壓信號的頻率除以三。
  2. 如請求項1所述的除三注入鎖定除頻器，其中，該第一混頻單元還包括一第三電感器，具有一接收該正相輸入電壓信號的第一端，及一電連接該電晶體之該控制端的第二端，及一第四電感器與一電容器，串聯連接在該第三電感器之該第二端與地之間，該第四電感器電連接該第三電感器之該第二端，該電容器接地。
  3. 如請求項1所述的除三注入鎖定除頻器，其中，該第二混頻單元包括一電晶體，具有一電連接該第二電感器之該第一端並提供該負相電流信號的第一端、一電連接該第一混頻單元的第二端、一用於接收該負相輸入電壓信號的控制端，及一基板端，及一電阻器，具有一電連接該電晶體之該基板端的第一端，及一接收一偏壓電壓的第二端。
  4. 如請求項3所述的除三注入鎖定除頻器，其中，該第二混頻單元還包括一第三電感器，具有一接收該負相輸入電壓信號的第一端，及一電連接該電晶體之該控制端的第二端，及一第四電感器與一電容器，串聯連接在該第三電感器之該第二端與地之間，該第四電感器電連接該第三電感器之該第二端，該電容器接地。
  5. 如請求項1所述的除三注入鎖定除頻器，還包含：一緩衝電路，電連接該濾波電路以接收該差動濾波電壓信號，並將該差動濾波電壓信號進行緩衝，以產生一差動輸出電壓信號。
  6. 如請求項5所述的除三注入鎖定除頻器，其中，該差動濾波電壓信號包括一正相濾波電壓信號及一負相濾波電壓信號，該差動輸出電壓信號包括一正相輸出電壓信號及一負相輸出電壓信號，該緩衝電路包括一第一緩衝單元，及一第二緩衝單元，該等第一及第二緩衝單元中的每一者包括一第三電感器，具有一用以接收一電源電壓的第一端，及一第二端，一第一電晶體，具有一電連接該第三電感器之該第二端的第一端、一接地的第二端，及一控制端，一第四電感器，具有一電連接該第三電感器之該第一端的第一端，及一第二端，一第二電晶體，具有一電連接該第四電感器之該第二端的第一端、一接地的第二端，及一控制端，一第五電感器，電連接在該第一電晶體之該第一端與該第二電晶體之該控制端之間，及一電容器，具有一電連接該第二電晶體之該第一端的第一端，及一第二端，其中，該第一緩衝單元之該第一電晶體的該控制端接收該正相濾波電壓信號，該第一緩衝單元之該電容器的該第二端提供該正相輸出電壓信號，及其中，該第二緩衝單元之該第一電晶體的該控制端接收該負相濾波電壓信號，該第二緩衝單元之該電容器的該第二端提供該負相輸出電壓信號。
  7. 如請求項1所述的除三注入鎖定除頻器，其中，該差動濾波電壓信號包括一正相濾波電壓信號及一負相濾波電壓信號，該濾波電路包括一第一輸出節點及一第二輸出節點，分別電連接該等第一及第二電感器的該等第二端，且分別輸出該等正相及負相濾波電壓信號，二可變電容器，串聯連接在該等第一及第二輸出節點間，該等可變電容器間的一共同接點接收一調整電壓，每一可變電容器的一電容值隨著該調整電壓的變化而改變，第一負阻補償單元及第二負阻補償單元，電連接該等第一及第二輸出節點，且各自提供一等效負電阻，及一第三電感器，電連接在該等第一及第二輸出節點間，該第三電感器與該等可變電容器，及該等第一與第二負阻補償單元的寄生電容共振。
  8. 如請求項7所述的除三注入鎖定除頻器，其中，該第一負阻補償單元包括一第一電晶體及一第二電晶體，其各自具有一第一端、一第二端及一控制端，該等第一及第二電晶體的該等第一端彼此電連接並用以接收一電源電壓，該等第一及第二電晶體的該等第二端分別電連接該等第一及第二輸出節點，該第一電晶體的該控制端電連接該第二電晶體的該第二端，該第二電晶體的該控制端電連接該第一電晶體的該第二端。
  9. 如請求項7所述的除三注入鎖定除頻器，其中，該第二負阻補償單元包括一第一電晶體及一第二電晶體，其各自具有一第一端、一第二端及一控制端，該等第一及第二電晶體的該等第一端分別電連接該等第一及第二輸出節點，該等第一及第二電晶體的該等第二端電連接至地，該第一電晶體的該控制端電連接該第二電晶體的該第一端，該第二電晶體的該控制端電連接該第一電晶體的該第一端。
TW107114831A 2018-05-02 2018-05-02 除三注入鎖定除頻器 TWI645678B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107114831A TWI645678B (zh) 2018-05-02 2018-05-02 除三注入鎖定除頻器
US16/126,881 US10326459B1 (en) 2018-05-02 2018-09-10 Injection locked frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107114831A TWI645678B (zh) 2018-05-02 2018-05-02 除三注入鎖定除頻器

Publications (2)

Publication Number Publication Date
TWI645678B true TWI645678B (zh) 2018-12-21
TW201947880A TW201947880A (zh) 2019-12-16

Family

ID=65431814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114831A TWI645678B (zh) 2018-05-02 2018-05-02 除三注入鎖定除頻器

Country Status (2)

Country Link
US (1) US10326459B1 (zh)
TW (1) TWI645678B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10848100B2 (en) * 2018-09-17 2020-11-24 Qualcomm Incorporated System and method for reducing current noise in a VCO and buffer
KR102400761B1 (ko) * 2020-11-10 2022-05-23 주식회사 스카이칩스 저전력 주파수 합성 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943731A (en) * 2008-04-03 2009-10-16 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US20120062287A1 (en) * 2010-09-15 2012-03-15 National Taiwan University Of Science And Technoloy Injection-locked frequency dividing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334275B (en) * 2007-05-08 2010-12-01 Univ Nat Taiwan Science Tech Injection-locked frequency divider
TWI339004B (en) * 2007-10-18 2011-03-11 Univ Nat Taiwan Science Tech Injection-locked frequency divider
TWI533647B (zh) * 2014-01-17 2016-05-11 國立中山大學 頻率鍵移讀取電路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943731A (en) * 2008-04-03 2009-10-16 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US20120062287A1 (en) * 2010-09-15 2012-03-15 National Taiwan University Of Science And Technoloy Injection-locked frequency dividing apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2010年6月30日公開文件Sheng-Lyang Jang ; Yu-Sheng Chen ; Chia-Wei Chang ; Cheng-Chen Liu "A Wide-Locking Range÷3Injection-Locked Frequency Divider Using Linear Mixer"
年6月30日公開文件Sheng-Lyang Jang ; Yu-Sheng Chen ; Chia-Wei Chang ; Cheng-Chen Liu "A Wide-Locking Range÷3Injection-Locked Frequency Divider Using Linear Mixer" *

Also Published As

Publication number Publication date
TW201947880A (zh) 2019-12-16
US10326459B1 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
US9490745B1 (en) Voltage-controlled oscillator
US10374550B2 (en) Architecture for voltage sharing between two oscillators
WO2009077856A2 (en) Variable inductor
TWI645678B (zh) 除三注入鎖定除頻器
TW202005282A (zh) 時脈產生電路及時脈產生方法
Yesil et al. Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach
US20130009715A1 (en) Inductance-capacitance (lc) oscillator
TWI645677B (zh) 注入鎖定除頻器
US7126435B2 (en) Voltage controlled oscillator amplitude control circuit
Ler et al. Compact, High-$ Q $, and Low-Current Dissipation CMOS Differential Active Inductor
US9106179B2 (en) Voltage-controlled oscillators and related systems
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
WO2023184575A1 (zh) 用于锁相环的环路滤波器以及锁相环
US9099957B2 (en) Voltage-controlled oscillators and related systems
US11528022B2 (en) Leakage-current compensation
TWI390838B (zh) 可調電容性裝置
TWI692205B (zh) 除三注入鎖定除頻器
US8493155B2 (en) Multiband voltage controlled oscillator without switched capacitor
US11012078B1 (en) IQ signal source
KR101703452B1 (ko) 단일 이중 평형 라디오 주파수 수신회로
US9054633B2 (en) Bias current circuit and semiconductor integrated circuit
US6897734B2 (en) Integral mixer and oscillator device
US20190020330A1 (en) Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit
TW201312929A (zh) 壓控振盪裝置
US8451033B2 (en) Millimeter-wave wideband frequency doubler

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees