JP4683088B2 - 位相同期回路並びに記録再生装置および電子機器 - Google Patents
位相同期回路並びに記録再生装置および電子機器 Download PDFInfo
- Publication number
- JP4683088B2 JP4683088B2 JP2008197474A JP2008197474A JP4683088B2 JP 4683088 B2 JP4683088 B2 JP 4683088B2 JP 2008197474 A JP2008197474 A JP 2008197474A JP 2008197474 A JP2008197474 A JP 2008197474A JP 4683088 B2 JP4683088 B2 JP 4683088B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- unit
- output
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 68
- 238000013016 damping Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 21
- 238000011084 recovery Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 description 69
- 238000006243 chemical reaction Methods 0.000 description 38
- VVOIQBFMTVCINR-WWMZEODYSA-N 11-deoxycorticosterone pivalate Chemical compound C1CC2=CC(=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H](C(=O)COC(=O)C(C)(C)C)[C@@]1(C)CC2 VVOIQBFMTVCINR-WWMZEODYSA-N 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、位相同期回路を具備した電子機器の一例である記録再生装置(光ディスク装置)の一実施形態を示すブロック図である。
図1Aは、記録・再生信号処理部50の一構成例を示す機能ブロック図である。図示のように、記録・再生信号処理部50は、RF増幅部52と、波形整形部53(波形等化器;Equalizer )と、AD変換部54(ADC;Analog to Digital Converter )を備える。RF増幅部52は、光ピックアップ14により読み取られた微小なRF(高周波)信号(以下再生RF信号ともいう)を所定レベルに増幅する。波形整形部53は、RF増幅部52から出力された再生RF信号を整形する。光ピックアップ14で読みだされる信号は様々な周波数を持ち、高域で振幅が減少するため、そのままでは符号間干渉を起こしデータを正確に再生することができない。これを補償するために、波形整形部53でRF増幅部52の出力信号の波形等化を行なう。AD変換部54は、波形整形部53から出力されたアナログの再生RF信号をデジタルデータに変換する。
図3は、位相同期部100(位相同期回路)の第1実施形態の基本構成を説明する図である。
図4は、差動出力チャージポンプ回路DOCPとシングルエンドチャージポンプ回路SECPの構成例を説明する図である。シングルエンド出力がノードND102に接続されたシングルエンドチャージポンプ回路SECPは、図4(1)に示すように、一定のソース電流を発生する正電源側に設けられたソース電流源120と、一定のシンク電流を発生する基準点側に設けられたシンク電流源122と、2つの制御スイッチ124,125を有する。シングルエンドチャージポンプ回路SECPは、アップ/ダウン信号UP/DOWN に応じたパルス幅のパルス電流Iout+を出力端(OUT )に入出力する。ソース電流源120のソース電流量I_120とシンク電流源122のシンク電流量I_122は同量にする。
ここで、第1実施形態の位相同期部100Aのループ特性についてさらに詳しく解析する。位相同期部100の動作の解析には、いわゆるチャージポンプPLLの解析として一般的な、線形化した閉ループ伝達関数を用いることができる。
図5は、第2実施形態の基本構成の位相同期部100Cを示す機能ブロック図である。第2実施形態の位相同期部100Cは、第1実施形態の位相同期部100Aに対して、第1ループフィルタ駆動部104_1も、第2ループフィルタ駆動部104_2と同様に、位相比較部103からのアップ/ダウン信号UP/DOWN に基づき、位相誤差情報に応じたシングルエンド出力のパルス電流を出力するシングルエンドチャージポンプ回路SECPを使用するように変更している。その他の点は第1実施形態の位相同期部100Aと同様である。
図6は、第3実施形態の基本構成の位相同期部100Eを示す機能ブロック図である。第3実施形態の位相同期部100Eは、第1実施形態の位相同期部100Aに対して、位相比較部103をデジタル位相検出部143に置き換え、第1ループフィルタ駆動部104_1は差動出力チャージポンプ回路DOCPに代えて差動出力型の電流出力のDA変換部(DAC;Digital to Analog Converter )を使用し、第2ループフィルタ駆動部104_2はシングルエンドチャージポンプ回路SECPに代えてシングルエンド出力型の電流出力のDA変換回路を使用するように変形している。その他の点は、第1実施形態の位相同期部100Aと同様である。このような構成の第3実施形態の位相同期部100Eは、たとえば、光ディスク駆動装置などの記録再生装置1において、信号処理系におけるクロックリカバリ回路に使用するのに好適である。
図7はシングルエンド出力DA変換回路SEDAC の構成例を説明する図である。図8は差動出力DA変換回路DODAC の構成例を説明する図である。
Claims (5)
- 第1の入力信号と第2の入力信号との位相差に応じたパルス幅を有し、位相差の正負に応じたアップパルスまたはダウンパルスを出力する位相検出部と、
前記位相検出部の出力部に接続され、チャージボンプ回路を有する、ループフィルタ駆動回路と、
前記ループフィルタ駆動回路によって駆動され、第1ノードと第2ノードとの間に接続された抵抗素子を有する第1ループフィルタと、一端が前記第2ノードに接続され他端が基準電位に接続された静電容量素子を有する第2ループフィルタとを有するループフィルタ部と、
入力端子が前記第1ノードに接続され、前記ループフィルタ部の出力電圧または前記ループフィルタ部の出力電流に応じた周波数で発振し、当該発振信号を前記位相検出部の前記第2の入力信号として前記位相検出部に入力する、発振部と、
を具備する位相同期回路であって、
前記チャージボンプ回路を有するループフィルタ駆動回路は、
第1、第2の入力端子、および、前記第1、2ノードに接続された正相出力端子と逆相出力端子を有する差動出力チャージボンプ回路として構成され、前記第1、第2の入力端子に入力された前記位相検出部から出力される前記位相差に応じたパルス幅を有するアップパルスまたはダウンパルスに応じた電流を生成して、前記正相出力端子と逆相出力端子を介して前記第1ループフィルタを構成する前記抵抗素子が接続された前記第1、2ノードに印加する、第1チャージボンプ回路と、
第1、第2の入力端子、および、前記第2ノードに接続されたシングルエンド出力端子を有するシングルエンドチャージボンプ回路として構成され、当該第1、第2の入力端子に入力された前記位相検出部から出力される前記位相差に応じたパルス幅を有するアップパルスまたはダウンパルスに応じた電流を生成して、前記シングルエンド出力端子および前記第2ノードを介して前記第2ループフィルタを構成する前記静電容量素子に印加する、第2チャージボンプ回路と、
を有し、
前記第1ループフィルタを構成する前記抵抗素子の値および前記第2ループフィルタを構成する前記静電容量素子の値は一定であり、当該位相同期回路の用途に応じた自然各周波数およびダンピングファクタにするため、前記第1チャージボンプ回路の第1回路利得および前記第2チャージボンプ回路の第2回路利得を調整する、
位相同期回路。 - 前記第1チャージボンプ回路は、
入力端子が電源供給線に接続された第1電流源と、
一端が前記第1電流源の出力端子に接続され、前記位相検出回路から出力される前記アップパルスのオン・オンに応じたオン・オフする第1スイッチと、
一端が前記第1電流源の出力端子に接続され、前記位相検出回路から出力される前記ダウンパルスのオン・オンに応じたオン・オフする第2スイッチと、
一端が前記第1スイッチに接続され、前記位相検出回路から出力される前記ダウンパルスのオン・オンに応じたオン・オフする第3スイッチと、
一端が前記第2スイッチに接続され、前記位相検出回路から出力される前記アップパルスのオン・オンに応じたオン・オフする第4スイッチと、
入力端子が前記第3スイッチの他端および第4スイッチの他端に接続され、出力端子が基準電位に接続されている第2電流源と、
を有し、
前記第1スイッチと前記第3スイッチとの接続部が前記第1ノードに接続され、前記第2スイッチと前記第4スイッチとの接続部が前記第2ノードに接続され、
前記第2チャージボンプ回路は、
一端が前記電源供給線に接続された第3電流源と、
前記第3電流源に接続され、前記位相検出回路から出力される前記アップパルスのオン・オンに応じたオン・オフする第5スイッチと、
前記第5スイッチに接続され、前記位相検出回路から出力される前記ダウンパルスのオン・オンに応じたオン・オフする第6スイッチと、
前記第6スイッチと前記基準電位との間に接続された第4電流源と、
を有し、
前記第5スイッチと前記第6スイッチとの接続部が前記第2ノードに接続されている、 請求項1に記載の位相同期回路。 - 前記発振部は、前記ループフィルタ部の出力電圧に応じた周波数で発振し、当該発振信号を前記位相検出部の前記第2の入力信号として前記位相検出部に入力する、電圧制御型発振回路を有する、
請求項1または2に記載の位相同期回路。 - 記録媒体から読み取られた再生信号の位相情報に基づいて再生クロックを生成するクロック再生部および基準クロックに基づいて前記記録媒体への情報の記録時に記録データを変調するための書込みクロックを生成する書込みクロック生成部の少なくとも一方を備え、
前記クロック再生部および前記書込みクロック生成部の両方または一方は、請求項1〜3のいずれかに記載の位相同期回路を有し、
前記位相検出部の前記第1の入力信号が前記再生信号または前記記録データである
記録再生装置。 - 請求項1〜3のいずれかに記載の位相同期回路と、
前記位相同期回路から出力される発振信号に基づき信号処理を行なう信号処理部と
を備え、
前記位相検出部の前記第1の入力信号が前記信号処理を行う信号である
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197474A JP4683088B2 (ja) | 2008-07-31 | 2008-07-31 | 位相同期回路並びに記録再生装置および電子機器 |
US12/458,726 US8022774B2 (en) | 2008-07-31 | 2009-07-21 | Phase-locked loop circuit, recording-and-reproducing apparatus, and electronic apparatus |
CN2009101609694A CN101640532B (zh) | 2008-07-31 | 2009-07-31 | 锁相环电路、读/写装置和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197474A JP4683088B2 (ja) | 2008-07-31 | 2008-07-31 | 位相同期回路並びに記録再生装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010035097A JP2010035097A (ja) | 2010-02-12 |
JP4683088B2 true JP4683088B2 (ja) | 2011-05-11 |
Family
ID=41607712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008197474A Expired - Fee Related JP4683088B2 (ja) | 2008-07-31 | 2008-07-31 | 位相同期回路並びに記録再生装置および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8022774B2 (ja) |
JP (1) | JP4683088B2 (ja) |
CN (1) | CN101640532B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
US8213106B1 (en) * | 2009-03-10 | 2012-07-03 | Western Digital Technologies, Inc. | Zoned servo system |
JP2010252094A (ja) * | 2009-04-16 | 2010-11-04 | Renesas Electronics Corp | Pll回路 |
US8724245B1 (en) | 2012-06-21 | 2014-05-13 | Western Digital Technologies, Inc. | Disk drive employing overlapping servo zones to facilitate servo zone crossing |
US8995075B1 (en) | 2012-06-21 | 2015-03-31 | Western Digital Technologies, Inc. | Disk drive adjusting estimated servo state to compensate for transient when crossing a servo zone boundary |
US8576506B1 (en) | 2012-06-21 | 2013-11-05 | Western Digital Technologies, Inc. | Disk drive estimating reader/writer gap across servo zones |
US8780477B1 (en) | 2012-06-21 | 2014-07-15 | Western Digital Technologies, Inc. | Disk drive adjusting servo timing to compensate for transient when crossing a servo zone boundary |
US8743504B1 (en) | 2012-07-25 | 2014-06-03 | Western Digital Technologies, Inc. | Servoing on zoned concentric servo sectors of a first disk surface to write a spiral servo track to a second disk surface |
JP6025518B2 (ja) * | 2012-11-16 | 2016-11-16 | 三菱電機株式会社 | 差動チャージポンプ回路 |
US10199966B2 (en) * | 2014-05-28 | 2019-02-05 | Panasonic Intellectual Property Management Co., Ltd. | Brushless motor drive device |
US9294104B2 (en) * | 2014-07-16 | 2016-03-22 | Intel Corporation | Phase-locked loop circuit with improved performance |
US10361707B2 (en) * | 2017-11-29 | 2019-07-23 | International Business Machines Corporation | Efficient differential charge pump with sense and common mode control |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100984A (ja) * | 2000-09-21 | 2002-04-05 | Sony Corp | 位相同期ループ回路および遅延同期ループ回路 |
JP2005236976A (ja) * | 2004-01-23 | 2005-09-02 | Zarlink Semiconductor Ab | 全差動出力チャージポンプを有するpll位相/周波数検出器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152567A (ja) * | 1992-11-12 | 1994-05-31 | Sony Corp | デジタルデータ処理装置 |
JP3478446B2 (ja) * | 1995-11-28 | 2003-12-15 | ソニー株式会社 | 位相同期ループ回路、信号処理装置及び集積回路 |
JP3345265B2 (ja) * | 1996-05-21 | 2002-11-18 | 旭化成マイクロシステム株式会社 | Pll回路 |
JPH1084279A (ja) * | 1996-09-06 | 1998-03-31 | Sony Corp | Pll回路およびこれを用いた記録再生装置 |
JPH1098376A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 位相同期ループ |
JP4066500B2 (ja) * | 1998-04-08 | 2008-03-26 | ソニー株式会社 | Pll回路 |
JP2003318732A (ja) | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
CN100353670C (zh) * | 2002-08-22 | 2007-12-05 | 联发科技股份有限公司 | 差动式电荷泵 |
US6710666B1 (en) * | 2002-11-07 | 2004-03-23 | Mediatek Inc. | Charge pump structure for reducing capacitance in loop filter of a phase locked loop |
US7015735B2 (en) * | 2003-12-19 | 2006-03-21 | Renesas Technology Corp. | Semiconductor integrated circuit having built-in PLL circuit |
KR100528878B1 (ko) * | 2004-02-16 | 2005-11-16 | 삼성전자주식회사 | 데이터 저장을 위한 고속 혼성 아날로그/디지털 prml데이터 검출 및 클럭 복원 장치 |
CN1310430C (zh) * | 2004-07-01 | 2007-04-11 | 威盛电子股份有限公司 | 锁相环电路 |
US7323944B2 (en) | 2005-04-11 | 2008-01-29 | Qualcomm Incorporated | PLL lock management system |
JP4668868B2 (ja) * | 2006-08-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | Pll回路 |
-
2008
- 2008-07-31 JP JP2008197474A patent/JP4683088B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-21 US US12/458,726 patent/US8022774B2/en not_active Expired - Fee Related
- 2009-07-31 CN CN2009101609694A patent/CN101640532B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100984A (ja) * | 2000-09-21 | 2002-04-05 | Sony Corp | 位相同期ループ回路および遅延同期ループ回路 |
JP2005236976A (ja) * | 2004-01-23 | 2005-09-02 | Zarlink Semiconductor Ab | 全差動出力チャージポンプを有するpll位相/周波数検出器 |
Also Published As
Publication number | Publication date |
---|---|
US8022774B2 (en) | 2011-09-20 |
CN101640532A (zh) | 2010-02-03 |
CN101640532B (zh) | 2012-04-18 |
US20100026405A1 (en) | 2010-02-04 |
JP2010035097A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4683088B2 (ja) | 位相同期回路並びに記録再生装置および電子機器 | |
JP2010035098A (ja) | 位相同期回路並びに記録再生装置および電子機器 | |
US7616067B2 (en) | Phase synchronization circuit and electronic apparatus | |
JP4319259B2 (ja) | アクティブ・ワイドレンジpll装置、位相ロックループ方法及びディスク再生装置 | |
US8369368B2 (en) | Laser driving device, laser driving method, optical unit, and light device | |
US8199625B2 (en) | Laser driving device and method with control signal patterns, reference pulses, and changing pulses | |
US7057985B1 (en) | Recording/reproducing apparatus and recording/reproducing method | |
JP2004265569A (ja) | Pll回路 | |
US20100054102A1 (en) | Laser driving device and optical apparatus | |
KR19990007375A (ko) | 디스크 재생 장치 및 데이타 슬라이스 회로 | |
JP2004227731A (ja) | 半導体集積回路および媒体記録再生装置 | |
US5546245A (en) | Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination | |
JP2008219116A (ja) | ゲイン補正回路、位相同期回路及びフィルタ回路 | |
GB2318207A (en) | Optical disc reproduction apparatus with controlled equalizer | |
JP2933134B2 (ja) | 制御電圧生成回路、それを備えたpll回路およびそれを備えたcd−romドライブ | |
JP4523117B2 (ja) | データ記録装置、データ記録方法及びディスク装置 | |
KR100485983B1 (ko) | Dasd prml 채널용 조합형 판독 및 기록 vco | |
JP4126951B2 (ja) | データリカバリ回路およびこれを用いたディスク装置 | |
JP2010041639A (ja) | 位相同期回路、情報再生装置、電子機器、位相同期回路のゲイン制御方法 | |
JP4494941B2 (ja) | データ記録用クロック信号発生回路 | |
WO2006129478A1 (ja) | Pll回路及び光ディスク装置 | |
US20090219792A1 (en) | Data reproducing device and data reproducing method | |
JP2007207291A (ja) | 情報記録再生装置、およびその記録クロック生成方法 | |
JP2008159265A (ja) | Pll回路 | |
JPH0887833A (ja) | Pll回路および情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |