JP2950189B2 - ９０゜移相器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｔフリップフロップを
用いて構成される９０゜移相器に関し、特にディジタル
通信における直交変復調器用の高周波９０゜移相器に関
する。

【０００２】

【従来の技術】ディジタル通信においては、ＱＰＳＫ
（直交位相変調）などの変復調方式が用いられる。この
ような変復調方式においては、相互に９０゜の位相差を
用いる直交変調器が使われるが、この９０゜位相差の信
号は、高精度の位相差を有する信号であることが要求さ
れる。したがって、直交変調器には、高精度でかつ高周
波で動作する９０゜移相器が必要となる。

【０００３】９０゜移相器としては、従来から種々提案
されているが、図４に第一の従来例としてＴフリップフ
ロップを用いた９０゜移相器を示す。この９０゜移相器
は、４個の信号入力トランジスタＴr1乃至Ｔr4と８個の
双差動トランジスタＴr5乃至Ｔr12からなるＴフリップ
フロップで構成され、入力端子２１，２２にデューティ
比が５０％に保たれた入力信号INと相補入力信号（INの
バー）を入力することにより、双差動トランジスタＴr5
乃至Ｔr12の４個の負荷抵抗Ｒ1乃至Ｒ4により出力端子
２３，２４，２５，２６から、０゜，９０゜，１８０
゜，２７０゜の四相信号を取り出している。

【０００４】また、９０゜移相器における位相ずれを修
正できるものが特開平３−１４９９１５号と特開平３−
１５９３０５号の各公報に提案されている。

【０００５】まず、第二の従来例として特開平３−１４
９９１５号に記載される９０゜移相器を図５に示す。こ
の９０゜移相器では、入力信号IN1と第一の基準電圧Ｖ1
を比較して波形整形した第一の出力信号Ｖo1を得るコン
パレータ３０と、入力信号IN1を積分する積分器３１
と、この積分出力と第二の基準電圧Ｖ2を比較してトリ
ガパルスを発生する第二のコンパレータ３２と、このト
リガパルスの位相に基づき第一の出力信号Ｖo1の波形と
同形であって９０゜位相差を有する第２の出力信号Ｖo2
を取り出すラッチ３３と、第一、第二の出力信号Ｖo1，
Ｖo2の位相差を比較する位相比較器３４と、この位相比
較器３４の出力（誤差電圧）ＶPDを第一の基準電圧Ｖ１
に加減算して第二の基準電圧Ｖ2を発生する加減算器３
５により構成されている。

【０００６】ここで、第一の基準電圧Ｖ1は、基準電圧
源３６からの電圧Ｖrefをアンプ３７でＫ倍したもので
あり、加減算器３５から得られる第二の基準電圧Ｖ2
は、基準電圧源３６からの電圧Ｖrefに誤差電圧ＶPDを
加減算した電圧に対してＫ倍したものである。

【０００７】このように構成される９０゜移相器では、
積分器３１の寄生容量やコンパレータ３２の遅延によっ
て生じる位相誤差を位相比較器３４でＤＣ成分に変換し
て取り出し、このＤＣ成分（誤差電圧）をコンパレータ
３２の基準電圧へ帰還することによって、正確な９０゜
位相差を有する出力信号を得ている。

【０００８】つぎに、第三の従来例として特開平３−１
５９３０５号に記載される９０゜移相器を図６に示す。
この９０゜移相器では、入力信号IN1を９０゜移相した
出力を得る近似９０゜移相器４０と、加算器４１の出力
信号Ｖ01を基準信号として入力信号IN1を同期検波する
同期検波器４２と、この検波出力と入力信号IN1を乗算
する乗算器４３と、この乗算出力と同期検波器４２の出
力を加算して出力信号Ｖ01を得る加算器４１とから構成
されている。このように構成される９０゜移相器では、
出力信号Ｖ01と入力信号IN1を比較して、９０゜からの
ずれを出力信号へ帰還を掛けることで、出力位相のずれ
を自動補正して正確に９０゜位相差を有する出力信号Ｖ
01を取り出している。

【０００９】

【発明が解決しようとする課題】上述した第一の従来例
では、入力信号と相補入力信号とのデューティ比は正確
に５０％である必要があり、デューティ比のずれや、入
力信号のＤＣオフセットのずれは、直接９０゜からの位
相のずれとして出力されるという問題があった。また、
第二、第三の従来例では、コンパレータやオペアンプを
用いて回路が構成されるため、低消費電流でかつ高周波
において安定して動作させることができないという問題
があった。このため、Ｔフリップフロップを用いた９０
゜移相器が利用されてきたが、上に述べたような問題点
があった。

【００１０】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、正確に９
０゜位相差を有する出力信号を安定して取り出すことが
できる９０゜移相器の提供を目的とする。

【００１１】

【課題を解決するための手段】この目的を達成するため
に本発明による９０゜移相器は、入力信号がベースに、
第１の電流源がエミッタにそれぞれ接続された第１のト
ランジスタと、相補入力信号がベースに、前記第１の電
流源がエミッタにそれぞれ接続された第２のトランジス
タと、前記相補入力信号がベースに、第２の電流源がエ
ミッタにそれぞれ接続された第３のトランジスタと、前
記入力信号がベースに、前記第２の電流源がエミッタに
それぞれ接続された第４のトランジスタと、前記第１の
トランジスタのコレクタがエミッタに、第１の出力端子
がコレクタにそれぞれ接続された第５のトランジスタ
と、該第５のトランジスタのコレクタがコレクタに、前
記第２のトランジスタのコレクタがエミッタにそれぞれ
接続された第６のトランジスタと、前記第２のトランジ
スタのコレクタがエミッタに、前記第１の出力端子がベ
ースに、前記第６のトランジスタのベースと第２の出力
端子がコレクタにそれぞれ接続された第７のトランジス
タと、前記第１のトランジスタのコレクタがエミッタ
に、前記第７のトランジスタのコレクタがコレクタにそ
れぞれ接続された第８のトランジスタと、前記第３のト
ランジスタのコレクタがエミッタに、前記第７のトラン
ジスタのベースがベースに、第３の出力端子がコレクタ
にそれぞれ接続された第９のトランジスタと、前記第４
のトランジスタのコレクタがエミッタに、前記第５のト
ランジスタのベースと第４の出力端子がベースに、前記
第９のトランジスタのコレクタがコレクタにそれぞれ接
続された第１０のトランジスタと、前記第４のトランジ
スタのコレクタがエミツタに、前記第８のトランジスタ
のベースと前記第３の出力端子がベースに、前記第４の
出力端子がコレクタにそれぞれ接続された第１１のトラ
ンジスタと、前記第３のトランジスタのコレクタがエミ
ッタに、前記第６のトランジスタのベースがベースに、
前記第１１のトランジスタのコレクタがコレクタにそれ
ぞれ接続された第１２のトランジスタと、前記第１から
第４の出力端子にそれぞれ現れる四相出力信号の各位相
ずれを第１及び第２のＤＣオフセット信号として検出す
る位相比較器と、前記第１及び第２のＤＣオフセット信
号を増幅し、第１及び第２の出力信号を出力するＤＣ増
幅器とを有し、前記四相出力信号の位相ずれが補正され
るように、前記第１の出力 信号が前記第１及び第４のト
ランジスタのベースに帰還され、前記第２の出力信号が
前記第２及び第３のトランジスタのベースに帰還される
構成としてあり、好ましくは、前記位相比較器と前記Ｄ
Ｃ増幅器との間に前記入力信号のｎ次高調波をカット
し、ＤＣ成分のみを通過させるローパスフィルターを設
けた構成としてある。

【００１２】ここで、Ｔフリップフロップは入力パルス
が２個入るごとに、出力パルスが１個得られ、入力パル
スの個数を１／２にしていることから、１／２分周器と
いえる。したがって、デューティ比を５０％とした入力
信号と相補入力信号を用いることにより、９０゜位相差
の出力信号を取り出せる。

【００１３】

【作用】９０゜移相回路部に入力される２つの入力波形
にＤＣオフセットがあったり、波形歪によりデューティ
比が５０％に保たれていなかった場合には、９０゜移相
回路部の出力に９０゜からの位相ずれとなって現われ
る。この９０゜からの位相ずれは、９０゜位相比較器で
検出され、ローパスフィルタで位相ずれに対応した直流
成分が取り出される。この直流成分は、直流成分増幅器
で増幅されたあとに、位相ずれが補正できるように９０
゜移相回路部の入力端に入力バイアスとして帰還される
ことから、位相ずれがゼロとなる状態にロックされ、正
確な９０゜位相差の出力信号を取り出すことができる。

【００１４】

【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。図１の回路図に、本発明による９０゜移相器
の一実施例を示す。図１に示す９０゜移相器は、９０゜
移相回路部１、９０゜位相比較器２、ローパスフィルタ
３および直流成分増幅器４により構成されている。

【００１５】まず、９０゜移相回路部１は、Ｔフリップ
フロップを用いた１／２分周器によって構成され、図４
に示した従来の９０゜移相器と同様４個の信号入力トラ
ンジスタＴr1乃至Ｔr4と８個の双差動トランジスタＴr5
乃至Ｔr12を有している。これらトランジスタの接続関
係を説明すると、入力信号INが入る入力端子５は静電容
量Ｃ1を介して信号入力トランジスタＴr1，Ｔr4のベー
スに接続され、相補入力信号（INのバー）が入る入力端
子６は静電容量Ｃ2を介して信号入力トランジスタＴr
2，Ｔr3のベースに接続される。信号入力トランジスタ
Ｔr1，Ｔr2の共通接続されたエミッタと接地間には電流
源７が接続され、信号入力トランジスタＴr3，Ｔr4の共
通接続されたエミッタと接地間には電流源８が接続され
る。

【００１６】信号入力トランジスタＴr1のコレクタは、
双差動トランジスタＴr5，Ｔr8の共通接続されたエミッ
タに接続され、信号入力トランジスタＴr2のコレクタ
は、双差動トランジスタＴr6，Ｔr7の共通接続されたエ
ミッタに接続される。また、信号入力トランジスタＴr3
のコレクタは、双差動トランジスタＴr9，Ｔr12の共通
接続されたエミッタに接続され、信号入力トランジスタ
Ｔr4のコレクタは、双差動トランジスタＴr10，Ｔr11の
共通接続されたエミッタに接続される。

【００１７】直流電源Ｖcは、負荷抵抗Ｒ1を介して双差
動トランジスタＴr5，Ｔr6の共通接続されたコレクタに
接続され、負荷抵抗Ｒ2を介して双差動トランジスタＴr
7，Ｔr8の共通接続されたコレクタに接続される。ま
た、直流電源Ｖcは、負荷抵抗Ｒ3を介して双差動トラン
ジスタＴr9，Ｔr10の共通接続されたコレクタに接続さ
れ、負荷抵抗Ｒ4を介して双差動トランジスタＴr11，Ｔ
r12の共通接続されたコレクタに接続される。

【００１８】また、双差動トランジスタＴr5のベース
は、双差動トランジスタＴr10のベースに接続され、双
差動トランジスタＴr6のベースは、双差動トランジスタ
Ｔr12のベースに接続される。双差動トランジスタＴr7
のベースは、双差動トランジスタＴr9のベースに接続さ
れ、双差動トランジスタＴr8のベースは、双差動トラン
ジスタＴr11のベースに接続される。

【００１９】また、双差動トランジスタＴr5，Ｔr6の共
通接続されたコレクタは、出力端子１１に接続されると
ともに、双差動トランジスタＴr7のベースに接続され、
双差動トランジスタＴr7，Ｔr8の共通接続されたコレク
タは、出力端子１２に接続されるとともに、双差動トラ
ンジスタＴr6のベースに接続される。

【００２０】また、双差動トランジスタＴr9，Ｔr10の
共通接続されたコレクタは、出力端子１３に接続される
とともに、双差動トランジスタＴr11のベースに接続さ
れ、双差動トランジスタＴr11，Ｔr12の共通接続された
コレクタは、出力端子１４に接続されるとともに、双差
動トランジスタＴr10のベースに接続される。

【００２１】このような９０゜移相回路部１では、入力
端子５，６にそれぞれ入力される入力信号INと相補入力
信号（INのバー）のデューティ比を５０％に保つこと
で、出力端子１１，１２，１３，１４からは、それぞれ
０゜，９０゜，１８０゜，２７０゜の位相差を有する四
相信号を取り出すことができる。

【００２２】この９０゜移相回路部１の四相出力信号は
９０゜位相比較器２に入力される。９０゜位相比較器２
の出力は、ローパスフィルタ３を通過したあとに、直流
成分増幅器（ＤＣ増幅器）４で増幅される。このＤＣ増
幅器４の一方の出力端４ａはＴフリップフロップの一方
の入力端９となる信号入力トランジスタＴr2，Ｔr3のベ
ースの共通接続点に接続され、他方の出力端４ｂは、Ｔ
フリップフロップの他方の入力端１０となる信号入力ト
ランジスタＴr1，Ｔr4のベースの共通接続点に接続され
る。ここで、ローパスフィルタ３とＤＣ増幅器４が、フ
ィードバックループのための帰還部を構成している。

【００２３】このように構成される９０゜移相器では、
上記入力端９，１０において入力波形Ａ，ＢにＤＣオフ
セットが生じたり、入力波形に歪みがありデューティ比
が５０％に保たれていない場合は、９０゜からの位相ず
れとなって四相出力信号に現われる。この四相出力信号
の位相ずれは、９０゜位相比較器２に入力されることで
検出される。この９０゜位相比較器２の出力は、９０゜
からの位相ずれに対応した直流成分と入力信号のｎ次高
調波からなる。９０゜位相比較器２の出力はローパスフ
ィルタ３に通されることで、ｎ次高調波がカットされ、
直流成分のみがＤＣ増幅器４で増幅される。このＤＣ増
幅器４の出力は、９０゜位相ずれに補正が掛かるように
９０゜移相回路部１の入力端９，１０に入力バイアスと
して帰還される。

【００２４】これにより、入力波形のＤＣオフセットが
なくなった状態で（またはデューティ比が５０％に保持
された状態で）ロックされ、正確な９０゜位相差の四相
出力信号を出力端子１１，１２，１３，１４から取り出
すことができる。このように、この９０゜移相器では、
帰還部によるフィードバックループを有するＰＬＬ構成
となっており、位相変動を自動的に補正できる。

【００２５】つぎに、具体的な信号波形を例にとり、こ
の実施例の９０゜移相器の動作をさらに詳しく説明す
る。いま、９０゜移相回路部１の入力端（Ｔフリップフ
ロップの入力端）９，１０において、２つの入力波形に
図２のタイムチャートに示すようにＤＣオフセット△Ｄ
Ｃ1が発生したとする。ＤＣオフセットを有するこれら
の入力波形をＡ´，Ｂ´とする。すると、９０゜移相回
路部１の入力段の信号入力トランジスタのスイッチング
時間は、トランジスタＴr1，Ｔr4のスイッチング時間を
Ｔ1、トランジスタＴr2，Ｔr3のスイッチング時間をＴ2
とすると、Ｔ1≠Ｔ2となる。

【００２６】これにより、９０゜移相器の各出力端子１
１，１２，１３，１４から得られる０゜，９０゜，１８
０゜，２７０゜の出力信号は、図２中、ａ，ｂ，ｃ，ｄ
となり、ａの出力からｃの出力への遅れはｔ1となり、
ｃの出力からｂの出力への遅れはｔ2となる。Ｔフリッ
プフロップからなる９０゜移相回路部１の回路構成上、
ａ，ｂの出力は正確に１８０゜の差を保つので、ｔ1≠
ｔ2の状態は９０゜出力からのずれを意味する。

【００２７】この状態の信号を９０゜位相比較器２に入
力すると、図２中、ｅ，ｆといった二倍波と９０゜から
の位相ずれに応じたＤＣオフセット△ＤＣ2が発生す
る。なお、このような９０゜位相比較器２は、ダブルバ
ランスドミキサ回路によって容易にＩＣ（集積回路）内
に作製することができる。

【００２８】９０゜位相比較器２の出力は、ローパスフ
ィルタ３に通されることで、二倍波がカットされたあ
と、ＤＣ増幅器４で増幅される。このＤＣ増幅器４の出
力は、９０゜位相差からのずれが補正される方向に９０
゜移相回路部１の入力バイアスに帰還されるので、入力
波形Ａ，ＢはＤＣオフセットがない状態、すなわち△Ｄ
Ｃ1＝０、Ｔ1＝Ｔ2、ｔ1＝ｔ2、△ＤＣ2＝０の状態でロ
ックされる。これにより、この９０゜移相器の各出力端
子１１，１２，１３，１４からは、常に安定した０゜，
９０゜，１８０゜，２７０゜の９０゜位相差の出力信号
が得られる。

【００２９】つぎに、入力波形に歪みがあり、デューテ
ィ比が５０％でない図３（ａ）に示す波形Ａ´，Ｂ´が
９０゜移相回路部１の入力端９，１０に入力された場合
を説明する。このような入力波形Ａ´，Ｂ´が入力され
ると、信号入力トランジスタＴr2，Ｔr3のスイッチング
時間Ｔ3と、信号入力トランジスタＴr1，Ｔr4のスイッ
チング時間Ｔ4は、Ｔ3≠Ｔ4となる。

【００３０】このような場合でも、ローパスフィルタ３
とＤＣ増幅器４による帰還部のフィードバック機能が働
くことで、デューティ比が５０％に保たれた入力波形
Ａ，Ｂとなり、スイッチング時間Ｔ3，Ｔ4はＴ3＝Ｔ4と
なることで、出力端子１１，１２，１３，１４からは正
確に９０゜位相差の信号を取り出すことができる。

【００３１】なお、図１に示した９０゜移相器では、Ｔ
フリップフロップからなる９０゜移相回路部１をバイポ
ーラトランジスタを用いて構成しているが、９０゜移相
回路部１を電界効果トランジスタ（ＦＥＴ）を用いて構
成することもできる。

【００３２】

【発明の効果】以上説明したように本発明の９０゜移相
器では、Ｔフリップフロップを用いて９０゜移相回路部
を構成し、９０゜位相比較器で出力の９０゜からの位相
ずれを検出するとともに、この位相ずれをローパスフィ
ルタで直流成分として取り出して直流成分増幅器で増幅
したあとに、出力の位相ずれが補正できる方向に９０゜
移相回路部の入力端に帰還しているので、入力信号にＤ
Ｃオフセットおよびデューティ比の変動がある場合で
も、正確な９０゜位相差の出力信号が得られるという効
果がある。

【００３３】また、従来のようにコンパレータやオペア
ンプを用いて回路を構成していないため、高周波におい
て動作が不安定になることはない。Ｔフリップフロップ
においては高速スイッチング可能なトランジスタを用い
ることにより、高周波帯においても安定して動作させる
ことができる。

【００３４】したがって、本発明による９０゜移相器
は、正確な９０゜位相差の信号が要求とされる直交変復
調器用の高周波９０゜移相器として好適である。また、
本発明による９０゜移相器は、Ｔフリップフロップ、９
０゜位相比較器、ローパスフィルタおよび直流成分増幅
器によって構成できるので、回路構成が簡単であるとい
う利点もある。

【図面の簡単な説明】

【図１】本発明による９０゜移相器の一実施例を示す回
路図である。

【図２】図１の９０゜移相器の動作波形を示すタイムチ
ャートである。

【図３】上記９０゜移相器の入力信号を示す波形図であ
り、（ａ）は入力波形の歪みによりデューティ比が５０
％に保たれていない状態を示し、（ｂ）はフィードバッ
ク機能が働いて入力波形のデューティ比が５０％に保持
された状態を示す。

【図４】従来の９０゜移相器を示す回路図である。

【図５】従来の他の９０゜移相器を示すブロック図であ
る。

【図６】従来のさらに他の９０゜移相器を示すブロック
図である。

【符号の説明】

１ ９０゜移相回路部 ２ ９０゜位相比較器 ３ ローパスフィルタ ４ ＤＣ増幅器 ５，６ 入力端子 ７，８ 電流源 ９，１０ 入力端 １１，１２，１３，１４ 出力端子 Ｔr1乃至Ｔr4 信号入力トランジスタ Ｔr5乃至Ｔr12 双差動トランジスタ Ｒ1乃至Ｒ4 負荷抵抗 Ｖc 直流電源

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号がベースに、第１の電流源がエ
   ミッタにそれぞれ接続された第１のトランジスタと、 相補入力信号がベースに、前記第１の電流源がエミッタ
   にそれぞれ接続された第２のトランジスタと、 前記相補入力信号がベースに、第２の電流源がエミッタ
   にそれぞれ接続された第３のトランジスタと、 前記入力信号がベースに、前記第２の電流源がエミッタ
   にそれぞれ接続された第４のトランジスタと、 前記第１のトランジスタのコレクタがエミッタに、第１
   の出力端子がコレクタにそれぞれ接続された第５のトラ
   ンジスタと、 該第５のトランジスタのコレクタがコレクタに、前記第
   ２のトランジスタのコレクタがエミッタにそれぞれ接続
   された第６のトランジスタと、 前記第２のトランジスタのコレクタがエミッタに、前記
   第１の出力端子がベースに、前記第６のトランジスタの
   ベースと第２の出力端子がコレクタにそれぞれ接続され
   た第７のトランジスタと、 前記第１のトランジスタのコレクタがエミッタに、前記
   第７のトランジスタのコレクタがコレクタにそれぞれ接
   続された第８のトランジスタと、 前記第３のトランジスタのコレクタがエミッタに、前記
   第７のトランジスタのベースがベースに、第３の出力端
   子がコレクタにそれぞれ接続された第９のトランジスタ
   と、 前記第４のトランジスタのコレクタがエミッタに、前記
   第５のトランジスタのベースと第４の出力端子がベース
   に、前記第９のトランジスタのコレクタがコレクタにそ
   れぞれ接続された第１０のトランジスタと、 前記第４のトランジスタのコレクタがエミツタに、前記
   第８のトランジスタのベースと前記第３の出力端子がベ
   ースに、前記第４の出力端子がコレクタにそれぞれ接続
   された第１１のトランジスタと、 前記第３のトランジスタのコレクタがエミッタに、前記
   第６のトランジスタのベースがベースに、前記第１１の
   トランジスタのコレクタがコレクタにそれぞれ 接続され
   た第１２のトランジスタと、 前記第１から第４の出力端子にそれぞれ現れる四相出力
   信号の各位相ずれを第１及び第２のＤＣオフセット信号
   として検出する位相比較器と、 前記第１及び第２のＤＣオフセット信号を増幅し、第１
   及び第２の出力信号を出力するＤＣ増幅器とを有し、 前記四相出力信号の位相ずれが補正されるように、前記
   第１の出力信号が前記第１及び第４のトランジスタのベ
   ースに帰還され、前記第２の出力信号が前記第２及び第
   ３のトランジスタのベースに帰還される ことを特徴とす
   る９０°位相器。
2. 【請求項２】 前記位相比較器と前記ＤＣ増幅器との間
   に、前記入力信号のｎ次高調波をカットし、ＤＣ成分の
   みを通過させるローパスフィルターを設けたことを特徴
   とする請求項１記載の９０゜移相器。