JP2874982B2 - 位相比較回路 - Google Patents

位相比較回路

Info

Publication number
JP2874982B2
JP2874982B2 JP2216471A JP21647190A JP2874982B2 JP 2874982 B2 JP2874982 B2 JP 2874982B2 JP 2216471 A JP2216471 A JP 2216471A JP 21647190 A JP21647190 A JP 21647190A JP 2874982 B2 JP2874982 B2 JP 2874982B2
Authority
JP
Japan
Prior art keywords
current mirror
circuit
transistors
signal
negative feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2216471A
Other languages
English (en)
Other versions
JPH03143021A (ja
Inventor
ディーター、ヤンタ
ウィンフリート、ヤンセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH03143021A publication Critical patent/JPH03143021A/ja
Application granted granted Critical
Publication of JP2874982B2 publication Critical patent/JP2874982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0009—Emitter or source coupled transistor pairs or long tail pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプレクス信号用デコーダ内の位相固定
ループ（PLL）に特に適した正弦波信号、特にマルチプ
レクス信号のパイロット信号並びにこの信号の逆位相と
なったものおよびPLLの周波数からとり出される同一の
スイッチング周波数を有する方形波スイッチング信号を
受ける二重平衡ミキサ段を有する位相比較回路に関す
る。
〔従来の技術〕
そのような位相比較回路は特にステレオデコーダに用
いられており、例えばFMステレオラジオ用のステレオマ
ルチプレクス信号がデコードされて左右のチャンネル用
の信号を得るために用いられている。これらデコーダは
一般に二重平衡ミキサ段を含み、その一方のミキサがパ
イロット信号（19KHz）を受け、他方がその逆位相のも
のを受ける。そのようなデコーダにおけるPLLの部分を
形成する位相比較回路はPLLの電圧制御発振器の周波数
からとり出されそしてPLLがロックするときパイロット
信号と同一の周波数を有する方形波スイッチング信号を
受ける。
位相比較回路は電圧制御発振器を備えたPLLを、パイ
ロット信号と方形波スイッチング信号が互いに正常な位
相位置となるように制御するために用いられる。これは
正弦波信号に比例する出力信号がこのスイッチング信号
の半サイクルに同期した時間インターバルにおいて定常
的に供給されるように行われる。この信号は次段の低域
フィルタ回路で積分される。方形波スイッチング信号と
正弦波信号が互いに正常な位相位置にあるとき、この低
域フィルタの出力信号は、その信号のゼロ交差の前後の
部分がこれら時間インターバルにおいて積分されて互い
に打消し合うため、ゼロとなる。
〔発明が解決しようとする課題〕
そのような位相比較回路はスイッチング信号の２つの
半サイクル内に供給される信号がオフセットを有しうる
という問題を提起する。このオフセットは、スイッチン
グ信号の２つの半サイクル中に正弦波信号が同じように
は評価されないということによる。これは一般に、スイ
ッチング信号の半サイクルクロック中２個の平衡ミキサ
段に交互に接続する電流ミラー回路が正確に動作しな
い、すなわちその出力電流がその入力電流に等しくなら
ないことによる。その結果、位相比較回路の前段の低域
フィルタ内に直流成分が生じ、正弦波信号を方形波スイ
ッチング信号の間に位相差が生じ、この差はしばしば受
入れ不能なものとなる。
このオフセット電流はポテンショメータを用いること
により補償することが出来るが、これには面倒な調整プ
ロセスが必要である。
本発明の目的は調整を必要とせず正弦波信号と方形波
スイッチング信号との間に位相差の生じない位相比較回
路を提供することである。
〔課題を解決するための手段〕
この目的は本発明によれば、２個の電流ミラー回路を
用い、その出力が位相比較信号を出し、少くとも２個の
共通負帰還回路素子を設け、第１の素子が第１電流ミラ
ー回路の入力側負帰還と第２電流ミラー回路の出力側負
帰還に作用し、第２素子が第１電流ミラー回路の出力側
負帰還および第２電流ミラー回路の入力側負帰還に作用
し、これら電流ミラー回路がスイッチング信号の半サイ
クルクロック中スイッチング段により２つの平衡ミキサ
段に交互に接続するようにして達成される。
〔作用〕
一般に３個のトランジスタからなる活性電流ミラー回
路では、その精度は、極めて正確でなくてはならない負
帰還回路素子により特に決定される。一般に、負帰還回
路素子としては抵抗が用いられる。これら抵抗が例えわ
ずかでも互いにずれていれば、上記のオフセット電流の
問題が生じる。本発明の位相比較回路では２個の電流ミ
ラー回路が設けられ、これらが交互に動作してスイッチ
ング信号の半サイクルクロック中スイッチング段により
２個の平衡ミキサ段に接続する。これは、例えば第１電
流ミラー回路が方形波スイッチング信号の第１半サイク
ルで動作しそして例えばその入力が第１平衡ミキサに接
続し、出力が第２平衡ミキサに接続することを意味す
る。この例では第２電流ミラー回路は次の第２半サイク
ルで動作し、その入力が第２平衡ミキサに接続し、出力
が第１平衡ミキサに接続する。
２個の共通の負帰還回路素子、例えば抵抗がこれら２
つの電流ミラー回路に設けられる。そのような負帰還回
路素子は一方の電流ミラー回路の入力側負荷帰還並びに
他方の電流ミラー回路の出力側負帰還について動作す
る。他方の負帰還回路素子についてはその逆となる。
２個の負帰還回路素子のこの交差状の動作により、２
つの負帰還回路素子の抵抗値に差があるとき、従って、
方形波スイッチング信号の半サイクルにおいてオフセッ
ト電流が生じる場合に、方形波スイッチング信号の他の
半サイクル中にこのオフセット電流が逆符号をもって生
じる。振幅が同じで符号の異なるこれらオフセット電流
は位相比較回路に続く積分器で平均化される。このよう
に２個の負帰還回路素子の抵抗値のばらつきはもはや悪
影響を及ぼさず、このことは本発明の位相比較回路を用
いるPLLの精度を著しく高いものにする。
本発明の他の実施例によれば、スイッチング段は２個
のトランジスタを有し、これらトランジスタがスイッチ
ング信号の半サイクルにおいて２個の平衡ミキサ段の一
方の出力を第１電流ミラー回路の入力にそして次の半サ
イクルで第２平衡ミキサ段の出力を第２電流ミラー回路
の入力に交互に接続する。更に他の２個のトランジスタ
がこれら電流ミラー回路の出力を夫々他方のミキサに接
続する。この構造は簡単であるが、方形波スイッチング
信号により制御しうるそのようなスイッチング段は上記
のうに２個の電流ミラー回路を二重平衡ミキサに接続し
うるようにする。これら電流ミラー回路の出力は相互に
接続するから、スイッチング段の上記他の２個のトラン
ジスタは対称であることにより電流ミラーの入力と出力
において同じスイッチングプロセスを生じさせるもので
ある。
本発明の他の実施例によれば２個のトランジスタが負
帰還回路素子として用いられ、それらのコレクタ−エミ
ッタ間の差出力抵抗値が電流ミラー回路の入力および出
力側負帰還を決定し、そのベースバイアスがスイッチン
グ信号の夫々の半サイクルにおいてそのベースバイアス
を交互に与える他の２個のトランジスタにより方形波ス
イッチング信号にもとづき処理される。
この位相比較回路の電流ミラー回路はその出力抵抗
が、負帰還回路素子として抵抗を用いる電流ミラー回路
におけるよりも著しく高くなるという利点を有するもの
である。
〔実施例〕
第１図の位相比較回路はステレオマルチプレクスデコ
ーダにおける位相固定ループ（PLL）の一部として設け
られる。
この位相比較回路は二重平衡ミキサを備え、このミキ
サは４個のトランジスタ1,2,3,4を含んでいる。トラン
ジスタ１と２を含む第１の平衡ミキサはトランジスタ１
と２のエミッタが、この例ではFMステレオマルチプレク
ス信号の19KHzのパイロット信号である正弦波信号を出
す電流源５に接続するように構成されている。第２の平
衡ミキサ段のトランジスタ３と４のエミッタは、電流源
５からの信号と同じで位相が逆の信号を出す電流源６に
接続する。トランジスタ１と４のベースは電圧源７の一
方の端子に、トランジスタ２と３のベースはその電圧源
の他方の端子に接続する。この電圧源７は19KHzの方形
波スイッチング信号を出し、この信号はこの比較回路を
組込まれるPLL（図示せず）の周波数からとり出される
ものである。
スイッチング電圧源７は上記トランジスタに必要な直
流電圧を供給する直流源８を介して接地する。
トランジスタ１と３のコレクタおよびトランジスタ２
と４のコレクタはこのミキサの出力において互いに接続
する。電流I1がトランジスタ１と３の共通端子を流れ、
電流I2がトランジスタ２と４の共通端子を流れる。
４個のトランジスタ11,12,13,14を含むスイッチング
段はこれら２個のミキサの出力に接続する。トランジス
タ11と12のエミッタは電流I1の流れるミキサ出力に、ト
ランジスタ13と14のエミッタは電流I2の流れるミキサ出
力に夫々接続する。トランジスタ11と14のベースは電圧
源７と同じ方形波スイッチング電圧を供給する電圧源17
に接続する。電圧源17は実用上電圧源７に対応するが、
適正な分離を行うべきである。電圧源17はミキサ内で電
圧源８と同じ目的に用いられる直流源18を介して接地さ
れる。
このスイッチング段の２個のトランジスタ11と14は第
１電流ミラー回路を電流I1とI2の流れるミキサ端子に夫
々接続するために用いられる。このため、トランジスタ
11のコレクタはトランジスタ21のコレクタおよびトラン
ジスタ22のベースに接続する。これらトランジスタは第
１電流ミラー回路の部分を形成する。トランジスタ22の
コレクタは接地され、トランジスタ22のエミッタはトラ
ンジスタ21のベースと同じく第１電流ミラー回路の部分
を形成するトランジスタ23のベースに接続する。トラン
ジスタ21のエミッタは抵抗24を介して電源電圧に接続
し、トランジスタ23のエミッタも抵抗25を介してこの電
圧に接続する。抵抗24と25は同じ抵抗値を有するが、実
際上はばらつきは不可避である。
トランジスタ21,22,23および抵抗24と25が第１電流ミ
ラー回路を構成する。
第２電流ミラー回路は第１電流ミラー回路におけるト
ランジスタ21,22,23と同様に接続する３個のトランジス
タ31,32,33を含む。トランジスタ12のコレクタはトラン
ジスタ31のコレクタとトランジスタ32のベースに接続
し、トランジスタ13のコレクタはトランジスタ33のコレ
クタに接続する。第２電流ミラー回路も負帰還を決定す
る抵抗24と25に関連して動作する。しかしながら、第２
電流ミラー回路ではトランジスタ31のエミッタが抵抗25
を介して電源電圧に接続し、トランジスタ33のエミッタ
が抵抗24を介してこの電圧に接続する。
この交叉接続により第１電流ミラー回路の抵抗24が入
力側の負帰還を確実に決定しこの回路の出力側負帰還が
抵抗25により決定されるようになる。第２電流ミラー回
路ではこれら抵抗は逆に作用する。すなわち、抵抗25が
入力側負帰還を、抵抗24が出力側負帰還を決定する。
トランジスタ13と14のコレクタに抵抗するトランジス
タ23と33のコレクタがこの位相比較回路の出力を構成す
る。
位相比較回路に加えて第１図はPLLのループフィルタ
を示しており、PLLの他の部分は図示していない。この
フィルタは低域フィルタ機能を有する。このループフィ
ルタはコンデンサ41と接地される抵抗42と、接地コンデ
ンサ43の直列回路を含む。
上記方形波スイッチング電圧の正の第１半サイクルに
おいてトランジスタ１と４が電圧源７と８によりオンと
なり、トランジスタ11と14が電圧源17と18によりオンと
なる。その結果、電流源５からの正弦波特性を有する電
流が第１電流ミラー回路の入力、すなわちトランジスタ
21と22に加えられる。トランジスタ４と14もオンとな
る。電流源５からの電流と同じであるがそれに対し逆の
位相となる電流が電流源６からこれらトランジスタに加
えられる。もし電圧源７と17および電流源５と６からの
信号がそのままの位相であり、更にもし電流ミラー回路
が正しく動作する、すなわちその入力に加えられる電流
と全く同じ電流を出力に出すものとすれば、ミキサの２
つの端子並びにこの電流ミラー回路の入力と出力に同じ
電流が流れることになり、時間平均をとるとPLLのルー
プフィルタには直流電流が流れないことになる。このフ
ィルタの他の部分は図では省略してある。
これに関し、抵抗24と25は全く同一の抵抗を有するも
のとする。しかしながら、特にこのような回路が大量生
産されるときには一般にそのようにはならない。その結
果、電流ミラー回路の出力に流れる電流はその入力に流
れる電流とは等しくならず、すなわちそれより大きいか
小さいものとなる。位相比較回路ではこれによっていわ
ゆるオフセット電流が生じる。なすわち電流ミラー回路
の出力には、電流I2を流すミキサのそれに対応する端子
と同じ電流が流れないからである。この平衡化電流は位
相比較回路の出力を、すなわちループフィルタへと流れ
る。
従来の位相比較回路ではこのオフセット電流は電圧源
７と17により供給される方形波スイッチング信号の夫々
の半サイクルにおいて同じ符号となる。その結果、PLL
がこのスイッチング信号と正弦波信号との間に望ましく
ない位相差を生じさせる。
しかしながら、第１図の位相比較回路は方形波スイッ
チング信号の電圧源17と７がミキサのトランジスタ２と
３およびスイッチング段のトランジスタ12と13をオンに
する第２半サイクル中に動作する第２電流ミラー回路を
有している。トランジスタ31,32,33および抵抗24と25か
らなる電流ミラー回路はこのとき作動する。電流源６は
このときトランジスタ３と12を介して第２電流ミラー回
路の入力に接続し、この回路の出力はトランジスタ13と
２を介して電流源５に接続する。
実際上一般に起きるのであるが、抵抗24と25の値が全
く同一ではないとすると、オフセット電流がこの第２半
サイクルおよび位相比較回路の出力にも生じることにな
る。しかしながら、２個の電流ミラーの負帰還を決定す
る抵抗24と25の交差接続により、このオフセット電流は
方形波スイッチング信号の第１半サイクルに生じる電流
と比較すると、第２半サイクルでは逆の符号で生じる。
この関係となる理由を次に要約して説明する。
第１半サイクルにおいてトランジスタ1,11,4,14がオ
ンとなり、トランジスタ21,22,23を有する第１電流ミラ
ー回路が動作するとき、次の関係が成立する。
I1*R24＝I2*R25 ここでR24とR25は抵抗24と25のオーム抵抗値である。
I1についてこれを解くと次のようになる。
I1＝I2*R25:R24 方形波スイッチング電圧の第２半サイクルでトランジ
スタ2,13,3,12がオンとなりトランジスタ31,32,33を有
する第２電流ミラー回路が作動する。このとき次の関係
が成立する。
I1*R25＝I2*R24 従って I1＝I2*R24:R25 となる。オフセット電流Ioff，すなわち正しい位相位置
でなくとも位相比較回路の出力を流れる電流、Ioff＝I1
−I2で定義されるとすると、スイッチング電圧の第１半
サイクル中のオフセット電流は１次近似で第２半サイク
ル中の電流と全く同じであるが逆符号の値を有すること
は明らかである。半サイクルクロック中に次のループフ
ィルタ内に符号を交互として生じるオフセット電流の積
分の結果、抵抗24と25の時間平均値としての抵抗の変動
の影響がこのようにして除かれる。抵抗値のずれとは無
関係に、電圧源７と17により供給されるスイッチング信
号に対する電流源５と６により供給される正弦波信号の
正しい位相位置はこの位相比較回路がPLL内で用いられ
るときに得られる。
第２図に示す位相比較回路の第２の実施例は、第１図
の実施例の抵抗24と25の代りに４個のトランジスタ51,5
2,53,54を有しているが、他の点は第１図の回路と同じ
である。
この結果、トランジスタ21のエミッタはトランジスタ
51のコレクタに接続する。トランジスタ51のエミッタ
は、トランジスタ23のエミッタに接続するコレクタを有
するトランジスタ52のエミッタと同様に電源電圧を受け
る。トランジスタ51と52のベースは相互に接続する。こ
れらトランジスタのベースは更にトランジスタ53と54の
ベースとコレクタに接続する。トランジスタ53のエミッ
タはトランジスタ21と23のベースに接続し、トランジス
タ54のエミッタはトランジスタ31と33のベースに接続す
る。
トランジスタ51と52のコレクタ−エミッタの差出力抵
抗値がこれら２つの電流ミラー回路の負帰還量を決定す
る。抵抗24と25と同様に、トランジスタ51と52はこれら
電流ミラー回路のスイッチング信号の半サイクルクロッ
クで交互に動作し、それにより負帰還量を決定するトラ
ンジスタ51の差出力抵抗値が第１電流ミラー回路の入力
側負帰還および第２電流ミラー回路の出力側負帰還に対
して作用する。トランジスタ52の差出力抵抗値について
はこの逆となる。
トランジスタ51と52のベースバイアスはトランジスタ
53と54により与えられる。第１半サイクルにおいてトラ
ンジスタ11と14が、トランジスタ21のベースのスイッチ
ング電圧によりトランジスタ52が駆動されるように作用
する。トランジスタ12と13がオンとなる第２半サイクル
では、トランジスタ54は対応して駆動される。生じるで
あろうオフセット電流の積分については第１図の回路と
同じである。
第２図の位相比較回路における電流ミラー回路は、ト
ランジスタ23と33のコレクタにおける位相比較回路の出
力抵抗値が第１図の位相比較回路のそれより著しく高く
なるという付加的な利点を有する。
〔発明の効果〕
本発明によれば調整が不要であり、正弦波信号と方形
波スイッチング信号との間に位相差の生じない位相比較
回路が得られる。
【図面の簡単な説明】
第１図はオーム性抵抗が負帰還回路素子として用いられ
ている位相比較回路の第１実施例、第２図は負荷帰還回
路素子としてトランジスタを用いる第２実施例を示す図
である。 5,6……電流源、8,18……直流電源、24,25,42……抵
抗、7,17……電圧源。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−119502（ＪＰ，Ａ) 特開 昭61−39605（ＪＰ，Ａ) 特開 昭56−136053（ＪＰ，Ａ) 実開 昭58−169737（ＪＰ，Ｕ) 英国公開2140993（ＧＢ，Ａ) 欧州公開344495（ＥＰ，Ａ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/08 H03D 3/02 - 13/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】正弦波信号、特にマルチプレクス信号のパ
    イロット信号並びに上記正弦波信号の逆位相となった正
    弦波信号および位相固定ループ（PLL）の周波数からと
    り出される同一のスイッチング周波数を有する方形波ス
    イッチング信号を受ける二重平衡ミキサ段を含む位相比
    較回路であって２個の活性電流ミラー回路を含み、これ
    ら電流ミラー回路の出力が位相比較信号を供給すると共
    にこれら電流ミラー回路は少くとも２個の共通な負帰還
    回路素子（24,25）を含み、第１の素子（24）が上記第
    １電流ミラー回路の入力側負帰還および第２電流ミラー
    回路の出力側負帰還において作用し、第２の素子（25）
    が第１電流ミラー回路の出力側負帰還および第２電流ミ
    ラー回路の入力側負帰還において作用すること、および
    上記２つの電流ミラー回路が上記スイッチング信号の半
    サイクルクロック中、スイッチング段により上記二重平
    衡ミキサ段に交互に接続されることを特徴とするマルチ
    プレクス信号用デコーダの位相固定ループ（PLL）に適
    した位相比較回路。
  2. 【請求項２】前記スイッチング段は２個のトランジスタ
    （11,12）を有し、前記スイッチング信号の半サイクル
    クロックにおいてこれらトランジスタが前記２個の平衡
    ミキサ段の一方の出力を１つの半サイクルにおいて前記
    第１電流ミラー回路の入力に交互に接続し、そして第２
    平衡ミキサ段の出力を他の半サイクルにおいて前記第２
    電流ミラー回路の入力に接続すること、および２個のト
    ランジスタ（13,14）がこれら電流ミラー回路の出力を
    夫々他方のミキサに接続すること、を特徴とする請求項
    １記載の位相比較回路。
  3. 【請求項３】オーム性抵抗（24,25）が前記負帰還回路
    素子として設けられることを特徴とする請求項１または
    ２記載の位相比較回路。
  4. 【請求項４】２個のトランジスタ（51,52）が負帰還回
    路素子として設けられ、これら素子のコレクタ−エミッ
    タ間差出力抵抗値が前記２つの電流ミラー回路の入力側
    および出力側負帰還を決定し、そのベースバイアスが、
    前記方形波スイッチング信号の夫々の半サイクルにおい
    てこのベースバイアスを交互に供給する２個のトランジ
    スタ（53,54）によって前記方形波スイッチング信号に
    もとづき処理されることを特徴とする請求項１または２
    記載の位相比較回路。
JP2216471A 1989-08-19 1990-08-16 位相比較回路 Expired - Lifetime JP2874982B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3927381.4 1989-08-19
DE3927381A DE3927381A1 (de) 1989-08-19 1989-08-19 Phasenvergleichsschaltung

Publications (2)

Publication Number Publication Date
JPH03143021A JPH03143021A (ja) 1991-06-18
JP2874982B2 true JP2874982B2 (ja) 1999-03-24

Family

ID=6387417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216471A Expired - Lifetime JP2874982B2 (ja) 1989-08-19 1990-08-16 位相比較回路

Country Status (4)

Country Link
US (1) US5039889A (ja)
EP (1) EP0414305B1 (ja)
JP (1) JP2874982B2 (ja)
DE (2) DE3927381A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073347C (en) * 1990-12-21 1995-05-09 Mark F. Hilbert Apparatus and method for generating quadrature signals
JPH05211413A (ja) * 1991-09-13 1993-08-20 Nec Corp 位相比較回路
JP2887993B2 (ja) * 1991-10-25 1999-05-10 日本電気株式会社 周波数ミキサ回路
JPH06162229A (ja) * 1992-11-18 1994-06-10 Nec Corp マルチプライヤ
US5528174A (en) * 1994-03-14 1996-06-18 Sterzer; Fred Devices for implementing microwave phase logic
US5901350A (en) * 1996-09-30 1999-05-04 Fairchild Semiconductor Corporation Low distortion large swing frequency down coverter filter amplifier circuit
US6392328B1 (en) 1999-03-11 2002-05-21 Nikon Corporation Vibration motor
KR100825862B1 (ko) * 2006-09-29 2008-04-28 한국전자통신연구원 쿼드러쳐 전압제어발진기
US8058914B2 (en) * 2008-07-29 2011-11-15 Fujitsu Limited Generating multiple clock phases
US8411782B2 (en) * 2008-07-29 2013-04-02 Fujitsu Limited Parallel generation and matching of a deskew channel
US8300754B2 (en) * 2008-07-29 2012-10-30 Fujitsu Limited Clock and data recovery with a data aligner
US8138798B2 (en) * 2008-07-29 2012-03-20 Fujitsu Limited Symmetric phase detector
US8718217B2 (en) * 2008-07-29 2014-05-06 Fujitsu Limited Clock and data recovery (CDR) using phase interpolation
US8300753B2 (en) * 2008-07-29 2012-10-30 Fujitsu Limited Triple loop clock and data recovery (CDR)
US20100085086A1 (en) * 2008-07-29 2010-04-08 Fujitsu Limited Digital Frequency Detector
US8320770B2 (en) * 2009-03-20 2012-11-27 Fujitsu Limited Clock and data recovery for differential quadrature phase shift keying

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875522A (en) * 1973-04-13 1975-04-01 Signetics Corp Integrated direct-coupled electronic attenuator
JPS5634427Y2 (ja) * 1974-04-08 1981-08-14
US3970868A (en) * 1975-06-27 1976-07-20 Raytheon Company Phase comparator
JPS59171B2 (ja) * 1977-11-30 1984-01-05 株式会社日立製作所 電子切替回路
JPS56136053A (en) * 1980-03-26 1981-10-23 Hitachi Ltd Phase comparator
JPS59218036A (ja) * 1983-05-25 1984-12-08 Sony Corp 位相比較回路
JPS60130204A (ja) * 1983-12-17 1985-07-11 Toshiba Corp 掛算回路
JPS6139605A (ja) * 1984-07-30 1986-02-25 Toshiba Corp 位相比較回路
JPS6376508A (ja) * 1986-09-19 1988-04-06 Toko Inc 位相比較器
US4801827A (en) * 1987-11-02 1989-01-31 Tektronix, Inc. Adjustable delay element for digital systems
US4870303A (en) * 1988-06-03 1989-09-26 Motorola, Inc. Phase detector

Also Published As

Publication number Publication date
DE3927381A1 (de) 1991-02-21
US5039889A (en) 1991-08-13
EP0414305B1 (de) 1994-12-07
EP0414305A2 (de) 1991-02-27
JPH03143021A (ja) 1991-06-18
EP0414305A3 (en) 1991-10-23
DE59007916D1 (de) 1995-01-19

Similar Documents

Publication Publication Date Title
JP2874982B2 (ja) 位相比較回路
US4629914A (en) Phase comparing circuit
EP0344495B1 (en) Phase detector
US5896053A (en) Single ended to differential converter and 50% duty cycle signal generator and method
JPH0629748A (ja) シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ
JP2758594B2 (ja) チャージポンプ回路
US5663686A (en) Charge pump circuit and phase locked loop circuit using the charge pump circuit
US5343097A (en) Phase comparator circuit and phase locked loop (PLL) circuit using the same
US4928068A (en) FM demodulator
JP2950189B2 (ja) ９０゜移相器
US4808856A (en) Low voltage phase comparator
JP2630787B2 (ja) ステレオ復調回路
JPS63287112A (ja) Ｐｌｌに使用され，１対の信号間の位相関係を示す信号を与える回路
JP2606651B2 (ja) ４相信号発生回路
JPH0153806B2 (ja)
JP2570864B2 (ja) チャージポンプ回路
JPH1041750A (ja) 利得制御周波数変換回路
JPS5911285B2 (ja) 位相比較回路
JP2629380B2 (ja) Ａｇｃ回路
JP2000224034A (ja) Ｐｌｌ回路
US5166633A (en) Angle modulation dectector
JPH0339948Y2 (ja)
JPH01318305A (ja) 同期検波回路
JPH03121610A (ja) フィルタ回路
JPS6179332A (ja) ステレオ復調表示回路