JPS6139605A - 位相比較回路 - Google Patents
位相比較回路Info
- Publication number
- JPS6139605A JPS6139605A JP15967184A JP15967184A JPS6139605A JP S6139605 A JPS6139605 A JP S6139605A JP 15967184 A JP15967184 A JP 15967184A JP 15967184 A JP15967184 A JP 15967184A JP S6139605 A JPS6139605 A JP S6139605A
- Authority
- JP
- Japan
- Prior art keywords
- error
- current mirror
- switch
- differential amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
- H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0009—Emitter or source coupled transistor pairs or long tail pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、位相比較回路に関するもので、例えば、位
相ロックループを利用してＦＭ復調を行なうマルチプレ
ックス回路のＦＭ入力識別回路部に用いられる。
相ロックループを利用してＦＭ復調を行なうマルチプレ
ックス回路のＦＭ入力識別回路部に用いられる。
［発明の技術的背蒙コ
位相ロックループを利用してＦＭ復調を行なうマルチプ
レックス回路のＦＭステレオまたはモノラルの識別回路
部として、第３図に示す回路が知られている。この回路
は、アメリカ合衆国特許４４１０８５８号に示され、ト
ランジスタＱ１、Ｑ２の特性の違いから出力端子１′６
にカレントミラー誤差、つまり誤り電流が生じるのをス
イッチ１２．１３の働きで低減する回路である。
レックス回路のＦＭステレオまたはモノラルの識別回路
部として、第３図に示す回路が知られている。この回路
は、アメリカ合衆国特許４４１０８５８号に示され、ト
ランジスタＱ１、Ｑ２の特性の違いから出力端子１′６
にカレントミラー誤差、つまり誤り電流が生じるのをス
イッチ１２．１３の働きで低減する回路である。
上記の回路の動作を菌中に説明する。ステレオコンポジ
ット信号は、トランジスタＱ７、Ｑ８のベース間に入力
される。一方トランジスタＱ３、Ｑ６の共通ベースと、
トランジスタＱ４、Ｑ５の共通ベース間には、スイッチ
ング信号発生器１４の出力が与えられる。スイッチング
信号発生器１４の出力は例えば、１９ＫＨｚのパイロワ
１〜信号である。スイッチ１２．１３はスイッチ制御部
１５の出力によって制御される。スイッチ制御部１５の
出力とスイッチング信号発生器１４の出力は同じもので
あってよい。スイッチ１２は、制御信号の一方の半周期
で端子１２１と１２２を導通し、他方の半周期で端子１
２１と１２３を導通する。
ット信号は、トランジスタＱ７、Ｑ８のベース間に入力
される。一方トランジスタＱ３、Ｑ６の共通ベースと、
トランジスタＱ４、Ｑ５の共通ベース間には、スイッチ
ング信号発生器１４の出力が与えられる。スイッチング
信号発生器１４の出力は例えば、１９ＫＨｚのパイロワ
１〜信号である。スイッチ１２．１３はスイッチ制御部
１５の出力によって制御される。スイッチ制御部１５の
出力とスイッチング信号発生器１４の出力は同じもので
あってよい。スイッチ１２は、制御信号の一方の半周期
で端子１２１と１２２を導通し、他方の半周期で端子１
２１と１２３を導通する。
一方スイッチ１３は、制御信号の一方の半周期で端子１
３１と１３３を導通し他方の半周期で端子１３１と１３
２を導通する。従ってこの回路によると、出力端子１６
と、電源ライン１７との間に接続されたコンデンサ１８
において、トランジスタＱ１、Ｑ２のカレントミラー誤
差を平均化して相殺することができる。つまり、第１の
半周期の誤差をε０とすると、この回路の誤差は、ε−
ε１ｏ／２ （１＋ε０）となりカレントミラー誤差が
打消される。
３１と１３３を導通し他方の半周期で端子１３１と１３
２を導通する。従ってこの回路によると、出力端子１６
と、電源ライン１７との間に接続されたコンデンサ１８
において、トランジスタＱ１、Ｑ２のカレントミラー誤
差を平均化して相殺することができる。つまり、第１の
半周期の誤差をε０とすると、この回路の誤差は、ε−
ε１ｏ／２ （１＋ε０）となりカレントミラー誤差が
打消される。
［背頽技術の問題点］
上記した従来の回路によれば、スイッチ１２．１３の部
分をトランジスタによって置換えることが困難であり、
全体を集積化するのに支障になっている。スイッチ１２
．１３を電界効果形トランジスタ（ＦＥＴ）で置換える
ことは可能であるが、ＦＥＴの場合能のバイポーラトラ
ンジスタとともに集積化出来ないため、集積回路の外部
に構成しなければならないという問題がある。
分をトランジスタによって置換えることが困難であり、
全体を集積化するのに支障になっている。スイッチ１２
．１３を電界効果形トランジスタ（ＦＥＴ）で置換える
ことは可能であるが、ＦＥＴの場合能のバイポーラトラ
ンジスタとともに集積化出来ないため、集積回路の外部
に構成しなければならないという問題がある。
［発明の目的］
この発明は、上記の事情に鑑みてなされたもので、集積
化に適しており、カレントミラー誤差を低減しうる位相
比較回路を提供することを目的とする。
化に適しており、カレントミラー誤差を低減しうる位相
比較回路を提供することを目的とする。
［発明の概要］
この発明では、基本的には第１図に示すように、カレン
トミラー誤差補償用のスイッチ２３．２４を設ける位置
を差動増幅器Ｄ１の出力端子Ｄ１１、ＤＩ２とトランジ
スタＱＩ Ｌ Ｑｌ ２のコレクタ間にそれぞれ設ける
ことによって、集積化しやすいカレントミラー誤差低減
回路を有した位相比較回路を得るものである。
トミラー誤差補償用のスイッチ２３．２４を設ける位置
を差動増幅器Ｄ１の出力端子Ｄ１１、ＤＩ２とトランジ
スタＱＩ Ｌ Ｑｌ ２のコレクタ間にそれぞれ設ける
ことによって、集積化しやすいカレントミラー誤差低減
回路を有した位相比較回路を得るものである。
「発明の実施例］
以下この発明の一実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、トランジスタＱ１
３、Ｑｌ４は、差動増幅器Ｄ１を形成するもので、トラ
ンジスタＱ１３、Ｑｌ４の共通ベースは、定電流源２１
を介して、接地電位端子に接続される。差動増幅器ｒ）
１の一方の出力端子Ｄ１１は、１〜ランジスタＱ１１、
Ｑｌ２の共通ベースに接続されるとともに、スイッチ２
３の固定端子２３ａに接続され、また、スイッチ２４の
固定端子２４ａにも接続されている。そして差動増幅器
Ｄ１の他方の出力端子Ｄ１２はスイッチ２４の固定端子
２４ｂ及びスイッチ２３の固定端子２３ｂに接続される
とともに、出力端子２７に接続されている。スイッチ２
３．２４の可動端子２３ｃ１２４Ｃはそれぞれトランジ
スタＱｌ １、Ｑｌ ２のコレクタに接続されている。
３、Ｑｌ４は、差動増幅器Ｄ１を形成するもので、トラ
ンジスタＱ１３、Ｑｌ４の共通ベースは、定電流源２１
を介して、接地電位端子に接続される。差動増幅器ｒ）
１の一方の出力端子Ｄ１１は、１〜ランジスタＱ１１、
Ｑｌ２の共通ベースに接続されるとともに、スイッチ２
３の固定端子２３ａに接続され、また、スイッチ２４の
固定端子２４ａにも接続されている。そして差動増幅器
Ｄ１の他方の出力端子Ｄ１２はスイッチ２４の固定端子
２４ｂ及びスイッチ２３の固定端子２３ｂに接続される
とともに、出力端子２７に接続されている。スイッチ２
３．２４の可動端子２３ｃ１２４Ｃはそれぞれトランジ
スタＱｌ １、Ｑｌ ２のコレクタに接続されている。
そしてこのトランジスタＱ１１、Ｑｌ２のエミッタは、
電源ライン２５に接続されている。容量２８は電源ライ
ンと出力端子２７開に接続され、誤差出力を平均化つま
り打消す作用を奏する。前記スイッチ２３．２４はスイ
ッチ制御部２６からの制御信号によってコントロールさ
れるもので、制御信号の一方の半周期では、スイッチ２
３は端子２３Ｇ、２３ａが導通し、スイッチ２３は端子
２４ｃ、２４ｂが導通する。また、制御信号の他方の半
周期では、スイッチ２３は端子２３Ｇ、２３ｂが導通し
、スイッチ２４は端子２４ｃ、２４ａが導通する。
電源ライン２５に接続されている。容量２８は電源ライ
ンと出力端子２７開に接続され、誤差出力を平均化つま
り打消す作用を奏する。前記スイッチ２３．２４はスイ
ッチ制御部２６からの制御信号によってコントロールさ
れるもので、制御信号の一方の半周期では、スイッチ２
３は端子２３Ｇ、２３ａが導通し、スイッチ２３は端子
２４ｃ、２４ｂが導通する。また、制御信号の他方の半
周期では、スイッチ２３は端子２３Ｇ、２３ｂが導通し
、スイッチ２４は端子２４ｃ、２４ａが導通する。
この発明の一実施例は上記のように構成され、入力端子
２２Ａ、２２Ｂ間には、例えば、ＦＭコンポジット信号
が入力される。また、スイッチ２３．２４の制御信号と
しては、例えば１９ＭＨｚのパイロット信号と同じ周波
数の発振出力が使用される。このスイッチ制御信号は、
必ずしも１９ＭＨ２の周波数に限らず、要は、差動増幅
器の出力をカレントミラー回路を介してとりだす場合に
そのカレントミラー誤差を平均化して低減すれば良いの
であるから、ディニーティーが５０％の制御信号であれ
ばよい。
２２Ａ、２２Ｂ間には、例えば、ＦＭコンポジット信号
が入力される。また、スイッチ２３．２４の制御信号と
しては、例えば１９ＭＨｚのパイロット信号と同じ周波
数の発振出力が使用される。このスイッチ制御信号は、
必ずしも１９ＭＨ２の周波数に限らず、要は、差動増幅
器の出力をカレントミラー回路を介してとりだす場合に
そのカレントミラー誤差を平均化して低減すれば良いの
であるから、ディニーティーが５０％の制御信号であれ
ばよい。
上記したこの実施例によると、制御信号の第１の半周期
の誤差をεとすると、次の半周期の誤差の瞬時値は、（
１／１＋ε）−１となる。この誤差は、容量２８によっ
て平均化されるから、（１／２）Ｘ ［（１／ （１＋
ε））−１＋ε］＝ １／２ ｘε／ １→−ε となり、カレントミラー誤差の低減かえられる。
の誤差をεとすると、次の半周期の誤差の瞬時値は、（
１／１＋ε）−１となる。この誤差は、容量２８によっ
て平均化されるから、（１／２）Ｘ ［（１／ （１＋
ε））−１＋ε］＝ １／２ ｘε／ １→−ε となり、カレントミラー誤差の低減かえられる。
但し、上記の計篩では、ベース電流を無視したが、実際
にはベース電流分の誤差がある。しかしこれは、β補正
をおこなうことで十分に減らすことが出来る。このよう
にこの発明によればカレントミラー回路を構成するトラ
ンジスタの］レクタであって、しかも差動増幅器のバラ
ンス部分にスイッチを設けている。従って、集積回路の
内部でスイチ部を十分に駆動することができるし、また
出力に切換え誤差を生じることがない。
にはベース電流分の誤差がある。しかしこれは、β補正
をおこなうことで十分に減らすことが出来る。このよう
にこの発明によればカレントミラー回路を構成するトラ
ンジスタの］レクタであって、しかも差動増幅器のバラ
ンス部分にスイッチを設けている。従って、集積回路の
内部でスイチ部を十分に駆動することができるし、また
出力に切換え誤差を生じることがない。
第２図は、前記スイッチ２３．２４の部分を実際に集積
化し、ステレオコンボジブ１〜信号のパイロット検出回
路どして実現した実施例である。第１図と共通する部分
は第１図と同じ符号を付して説明する。′この実施例の
場合、差動増幅器Ｄ１は、二重平衡形差動増幅器であり
、トランジスタＱ２５〜Ｑ３０、定電流［３０によって
構成されている。この二重平衡形差動増幅器の出力端子
Ｄ１１と、トランジスタＱ１１のコレクタとの間にスイ
ッチ２３が設けられ、出力端子０１２と１〜ランジスタ
Ｑ１２のコレクタとの間にスイッチ２４が設けられる。
化し、ステレオコンボジブ１〜信号のパイロット検出回
路どして実現した実施例である。第１図と共通する部分
は第１図と同じ符号を付して説明する。′この実施例の
場合、差動増幅器Ｄ１は、二重平衡形差動増幅器であり
、トランジスタＱ２５〜Ｑ３０、定電流［３０によって
構成されている。この二重平衡形差動増幅器の出力端子
Ｄ１１と、トランジスタＱ１１のコレクタとの間にスイ
ッチ２３が設けられ、出力端子０１２と１〜ランジスタ
Ｑ１２のコレクタとの間にスイッチ２４が設けられる。
スイッチ２３は１〜ランジスタＱ２１とＱ２２によって
構成され、スイッチ２４はｌ−ランジスタＱ２３とＱ２
４によって構成される。そしてトランジスタＱ２２、Ｑ
２３の共通ベースと、トランジスタＱ２１、Ｑ２４の共
通ベース間にスイッチ制御部２６からの制御信号が与え
られる。
構成され、スイッチ２４はｌ−ランジスタＱ２３とＱ２
４によって構成される。そしてトランジスタＱ２２、Ｑ
２３の共通ベースと、トランジスタＱ２１、Ｑ２４の共
通ベース間にスイッチ制御部２６からの制御信号が与え
られる。
上記の実施例では、二重平衡形差動増幅器の下段の差動
増幅器にステレオコンポジット信号が入力され、上段に
スイッチング信号発生器３１からの１９ＫＨｚの発振出
力が入力され掛算動作が得られる。そしてステレオ信号
、モノラル信号の判別出力が出力端子２７にあられれる
。
増幅器にステレオコンポジット信号が入力され、上段に
スイッチング信号発生器３１からの１９ＫＨｚの発振出
力が入力され掛算動作が得られる。そしてステレオ信号
、モノラル信号の判別出力が出力端子２７にあられれる
。
［発明の効果］
以上説明したようにこの発明によれば、集積化に適して
おり、カレントミラー誤差を低減する位相比較回路を提
供することができる。
おり、カレントミラー誤差を低減する位相比較回路を提
供することができる。
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図は、従来の位
相比較回路を示す回路図である。 Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ３０・・・トランジスタ、
２３．２４・・・スイッチ、 ２６・・・スイッチ制御部、２８・・・容量、３１・・
・スイッチング信号発生器。 出願人代理人 弁理士 鈴江武彦 −〇−
の発明の他の実施例を示す回路図、第３図は、従来の位
相比較回路を示す回路図である。 Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ３０・・・トランジスタ、
２３．２４・・・スイッチ、 ２６・・・スイッチ制御部、２８・・・容量、３１・・
・スイッチング信号発生器。 出願人代理人 弁理士 鈴江武彦 −〇−
Claims (1)
- 少なくとも一つの入力端子と一組の出力端子を備えた差
動増幅器と、前記差動増幅器の一方の出力端子にベース
を接続した第１のトランジスタと、前記第１のトランジ
スタのベースにベースを接続した第２のトランジスタと
、第１の周期に前記第１のトランジスタのコレクタと前
記差動増幅器の一方の出力端子とを接続し、第２の周期
に前記第１のトランジスタのコレクタと前記他方の出力
端子とを接続する第１のスイッチと、前記第１の周期に
前記第２のトランジスタのコレクタと前記差動増幅器の
前記他方の出力端子とを接続し、第２の周期に前記第２
のトランジスタのコレクタと前記一方の出力端子とを接
続する第２のスイッチと、前記差動増幅器の少なくとも
いずれか一方の出力端子に接続される容量とを具備した
ことを特徴とする位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967184A JPS6139605A (ja) | 1984-07-30 | 1984-07-30 | 位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967184A JPS6139605A (ja) | 1984-07-30 | 1984-07-30 | 位相比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6139605A true JPS6139605A (ja) | 1986-02-25 |
| JPH0216046B2 JPH0216046B2 (ja) | 1990-04-16 |
Family
ID=15698786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15967184A Granted JPS6139605A (ja) | 1984-07-30 | 1984-07-30 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139605A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344495A2 (en) * | 1988-06-03 | 1989-12-06 | Motorola Inc. | Phase detector |
| EP0414305A2 (de) * | 1989-08-19 | 1991-02-27 | Philips Patentverwaltung GmbH | Phasenvergleichsschaltung |
| JP2013214915A (ja) * | 2012-04-04 | 2013-10-17 | Renesas Electronics Corp | 発振装置、半導体装置、及び発振装置の動作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
-
1984
- 1984-07-30 JP JP15967184A patent/JPS6139605A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344495A2 (en) * | 1988-06-03 | 1989-12-06 | Motorola Inc. | Phase detector |
| EP0414305A2 (de) * | 1989-08-19 | 1991-02-27 | Philips Patentverwaltung GmbH | Phasenvergleichsschaltung |
| JP2013214915A (ja) * | 2012-04-04 | 2013-10-17 | Renesas Electronics Corp | 発振装置、半導体装置、及び発振装置の動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0216046B2 (ja) | 1990-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003229918A (ja) | Ｄｃオフセットキャンセル回路 | |
| EP0081268B1 (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| JPS6139605A (ja) | 位相比較回路 | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JPH0154893B2 (ja) | ||
| EP0774832B1 (en) | Quadrature demodulator | |
| JPS6336564B2 (ja) | ||
| EP0223228B1 (en) | Balanced oscillator | |
| JPH0616636B2 (ja) | Ｐｌｌ変調回路 | |
| US4453135A (en) | Amplifier circuit arrangement having two amplifiers with respectively different electrical properties | |
| US5430414A (en) | Oscillator circuit with suppression of voltage transients | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JP3185815B2 (ja) | 差動アンプ | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPS61147611A (ja) | 受信回路 | |
| JPH0374913A (ja) | 自動利得制御回路 | |
| JPS6012815B2 (ja) | 位相制御回路 | |
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPH0546089Y2 (ja) | ||
| JP2602484Y2 (ja) | Ｆｍステレオ復調用ｐｌｌ回路 | |
| JPH0385014A (ja) | Ｐｗｍ／ｄｃ電圧変換回路 | |
| JPS5811082Y2 (ja) | 分周器 | |
| JPH0636498B2 (ja) | Ｆｍステレオ復調装置 | |
| JPH0339948Y2 (ja) | ||
| JPH0210687Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |