JP2000224034A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2000224034A JP2000224034A JP11024669A JP2466999A JP2000224034A JP 2000224034 A JP2000224034 A JP 2000224034A JP 11024669 A JP11024669 A JP 11024669A JP 2466999 A JP2466999 A JP 2466999A JP 2000224034 A JP2000224034 A JP 2000224034A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- current source
- operational amplifier
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 チャージポンプの吸込み電流と吐出電流を同
一にすること。 【解決手段】 演算増幅器OP2によって、電圧Ｖ１とト
ランジスタＱ２，Ｑ４の共通接続点の電圧Ｖ３が同一に
なるようにトランジスタＱ４〜Ｑ６を制御して、トラン
ジスタＱ２，Ｑ４のコレクタ電圧を固定する。
一にすること。 【解決手段】 演算増幅器OP2によって、電圧Ｖ１とト
ランジスタＱ２，Ｑ４の共通接続点の電圧Ｖ３が同一に
なるようにトランジスタＱ４〜Ｑ６を制御して、トラン
ジスタＱ２，Ｑ４のコレクタ電圧を固定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル位相比
較器を使用したＰＬＬ回路におけるチャージポンプに関
するものである。
較器を使用したＰＬＬ回路におけるチャージポンプに関
するものである。
【０００２】
【従来の技術】ディジタル位相比較器を使用したＰＬＬ
回路は、図４に示すように構成されており、基準発振器
１１で発振したパルス信号を分周器１２で分周した信号
frの位相と、ＶＣＯ（電圧制御発振器）１３から出力す
るパルス信号を分周器１４で1/nに分周した信号fsの位
相をディジタル位相比較器１５で比較して、その比較結
果に応じてチャージポンプ１６の出力を増減させ、この
チャージポンプ１６の出力信号をアクティブループフィ
ルタ１７で積分した電圧により前記したＶＣＯ１３の発
振周波数を制御するものである。
回路は、図４に示すように構成されており、基準発振器
１１で発振したパルス信号を分周器１２で分周した信号
frの位相と、ＶＣＯ（電圧制御発振器）１３から出力す
るパルス信号を分周器１４で1/nに分周した信号fsの位
相をディジタル位相比較器１５で比較して、その比較結
果に応じてチャージポンプ１６の出力を増減させ、この
チャージポンプ１６の出力信号をアクティブループフィ
ルタ１７で積分した電圧により前記したＶＣＯ１３の発
振周波数を制御するものである。
【０００３】位相比較器１５は、複数個のゲート回路に
よって構成され（図示せず）、Ｒ端子に入力する基準信
号frとＶ端子に入力するＶＣＯ出力信号fsの位相を比較
し、その比較結果に応じてＵ端子、Ｄ端子から信号を出
力する。
よって構成され（図示せず）、Ｒ端子に入力する基準信
号frとＶ端子に入力するＶＣＯ出力信号fsの位相を比較
し、その比較結果に応じてＵ端子、Ｄ端子から信号を出
力する。
【０００４】チャージポンプ１６は、抵抗Ｒ１により設
定された電流を基準電流とするカレントミラー接続のト
ランジスタＱ１〜Ｑ３、トランジスタＱ２のコレクタ電
流を基準電流とするカレントミラー接続のトランジスタ
Ｑ４，Ｑ５、位相比較器１５のＵ端子の信号で制御され
オンすることによりトランジスタＱ５から電流i5を吐き
出させるスイッチＳ１，位相比較器１５のＤ端子の信号
で制御されオンすることによりトランジスタＱ３に電流
i3を吸い込ませるスイッチＳ２を具備する。電流i3とi5
は同じに設定されている。
定された電流を基準電流とするカレントミラー接続のト
ランジスタＱ１〜Ｑ３、トランジスタＱ２のコレクタ電
流を基準電流とするカレントミラー接続のトランジスタ
Ｑ４，Ｑ５、位相比較器１５のＵ端子の信号で制御され
オンすることによりトランジスタＱ５から電流i5を吐き
出させるスイッチＳ１，位相比較器１５のＤ端子の信号
で制御されオンすることによりトランジスタＱ３に電流
i3を吸い込ませるスイッチＳ２を具備する。電流i3とi5
は同じに設定されている。
【０００５】そして、位相比較器１５のＲ端子の信号fr
よりもＶ端子の信号fsの位相が進んでいるとき（図５の
(a)）は、Ｕ端子によってスイッチＳ１がオン／オフを
繰り返し、Ｄ端子の信号によってスイッチＳ２がオフ状
態に固定されるので、アクティブループフィルタ１７に
対して間欠的に電流i5を吐き出す。逆に、Ｒ端子の信号
frよりもＶ端子の信号fsの位相が遅れているとき（図５
の(b)）は、Ｕ端子によってスイッチＳ１がオフ状態に
固定され、Ｄ端子の信号によってスイッチＳ２がオン／
オフを繰り返すので、アクティブループフィルタ１７か
ら間欠的に電流i3を吸い込む。つまり、信号fsの位相が
進んでいるときは、電流i5を間欠的に吐き出し、遅れて
いるときは電流i3を間欠的に吸い込む。
よりもＶ端子の信号fsの位相が進んでいるとき（図５の
(a)）は、Ｕ端子によってスイッチＳ１がオン／オフを
繰り返し、Ｄ端子の信号によってスイッチＳ２がオフ状
態に固定されるので、アクティブループフィルタ１７に
対して間欠的に電流i5を吐き出す。逆に、Ｒ端子の信号
frよりもＶ端子の信号fsの位相が遅れているとき（図５
の(b)）は、Ｕ端子によってスイッチＳ１がオフ状態に
固定され、Ｄ端子の信号によってスイッチＳ２がオン／
オフを繰り返すので、アクティブループフィルタ１７か
ら間欠的に電流i3を吸い込む。つまり、信号fsの位相が
進んでいるときは、電流i5を間欠的に吐き出し、遅れて
いるときは電流i3を間欠的に吸い込む。
【０００６】アクティブループフィルタ１７は、反転増
幅器OP1と、その反転入力端子と出力端子との間に接続
されたフィルタ回路F1と、電圧Ｖ１のバイアス電源１７
１からなり、チャージポンプ１６が電流i5を吐き出すと
きは出力電圧を減少させ、逆に電流i3を吸い込むときは
出力電圧を増大させる。
幅器OP1と、その反転入力端子と出力端子との間に接続
されたフィルタ回路F1と、電圧Ｖ１のバイアス電源１７
１からなり、チャージポンプ１６が電流i5を吐き出すと
きは出力電圧を減少させ、逆に電流i3を吸い込むときは
出力電圧を増大させる。
【０００７】ＶＣＯ１３は、アクティブループフィルタ
１７の出力電圧が高くなると発振周波数を高くし、逆に
低くなると発振周波数を低くする。
１７の出力電圧が高くなると発振周波数を高くし、逆に
低くなると発振周波数を低くする。
【０００８】以上から、分周器１４から出力する信号fs
が分周器１２から出力する信号frより位相が進んでいる
ときは、チャージポンプ１６から電流i5が吐き出されて
アクティブループフィルタ１７の出力電圧が低くなり、
ＶＣＯ１３の発振周波数が低くなる。逆の場合はアクテ
ィブループフィルタ１７の出力電圧が高くなって発振周
波数が高くなる。そして、両信号fr、fsの位相が合致す
ると定常状態となる。このときのＶＣＯ１３で発振する
信号周波数は、ｎ・frとなる。
が分周器１２から出力する信号frより位相が進んでいる
ときは、チャージポンプ１６から電流i5が吐き出されて
アクティブループフィルタ１７の出力電圧が低くなり、
ＶＣＯ１３の発振周波数が低くなる。逆の場合はアクテ
ィブループフィルタ１７の出力電圧が高くなって発振周
波数が高くなる。そして、両信号fr、fsの位相が合致す
ると定常状態となる。このときのＶＣＯ１３で発振する
信号周波数は、ｎ・frとなる。
【０００９】一方、図６は別のチャージポンプ１８の構
成を示す図であり、抵抗Ｒ２により設定された電流を基
準電流とするカレントミラー接続のトランジスタＱ１１
〜Ｑ１４、トランジスタＱ１２のコレクタ電流を基準電
流とするカレントミラー接続のトランジスタＱ１５，Ｑ
１６、位相比較器１９のＡ端子の信号で制御されオンす
ることによりトランジスタＱ１４に電流i14を吸い込ま
せるスイッチＳ１１、位相比較器１９のＢ端子の信号の
信号で制御されオンすることによりトランジスタＱ１３
に電流i13を吸い込ませるスイッチＳ１２を具備する。
トランジスタＱ１６の電流i16、前記電流i13，i14は互
いに同じに設定されている。
成を示す図であり、抵抗Ｒ２により設定された電流を基
準電流とするカレントミラー接続のトランジスタＱ１１
〜Ｑ１４、トランジスタＱ１２のコレクタ電流を基準電
流とするカレントミラー接続のトランジスタＱ１５，Ｑ
１６、位相比較器１９のＡ端子の信号で制御されオンす
ることによりトランジスタＱ１４に電流i14を吸い込ま
せるスイッチＳ１１、位相比較器１９のＢ端子の信号の
信号で制御されオンすることによりトランジスタＱ１３
に電流i13を吸い込ませるスイッチＳ１２を具備する。
トランジスタＱ１６の電流i16、前記電流i13，i14は互
いに同じに設定されている。
【００１０】ここで使用する位相比較器１９は、Ｖ端子
の信号fsの位相がＲ端子の信号frの位相より進んでいる
ときは、Ａ端子の信号によってスイッチＳ１１をオフ状
態に固定し、Ｂ端子の信号によってスイッチＳ１２のオ
ン／オフを繰り返させるので、スイッチＳ１１，Ｓ１２
がオフのとき、アクティブループフィルタ１７に電流i1
6を吐き出す。逆に、Ｖ端子の信号fsの位相がＲ端子の
信号frの位相より遅れているときは、Ａ端子の信号によ
ってスイッチＳ１１をオン状態に固定し、Ｂ端子の信号
によってスイッチＳ１２のオン／オフを繰り返させるの
で、スイッチＳ１１，Ｓ１２がオンのとき、アクティブ
ループフィルタ１７から電流i13を吸い込む。つまり、
信号fsの位相が進んでいるときは、電流i16を間欠的に
吐き出し、遅れているときは電流i13を間欠的に吸い込
む。
の信号fsの位相がＲ端子の信号frの位相より進んでいる
ときは、Ａ端子の信号によってスイッチＳ１１をオフ状
態に固定し、Ｂ端子の信号によってスイッチＳ１２のオ
ン／オフを繰り返させるので、スイッチＳ１１，Ｓ１２
がオフのとき、アクティブループフィルタ１７に電流i1
6を吐き出す。逆に、Ｖ端子の信号fsの位相がＲ端子の
信号frの位相より遅れているときは、Ａ端子の信号によ
ってスイッチＳ１１をオン状態に固定し、Ｂ端子の信号
によってスイッチＳ１２のオン／オフを繰り返させるの
で、スイッチＳ１１，Ｓ１２がオンのとき、アクティブ
ループフィルタ１７から電流i13を吸い込む。つまり、
信号fsの位相が進んでいるときは、電流i16を間欠的に
吐き出し、遅れているときは電流i13を間欠的に吸い込
む。
【００１１】
【発明が解決しようとする課題】ところが、上記した図
４に示したチャージポンプ１６では、トランジスタＱ５
の電流i5、トランジスタＱ３の電流i3に対する帰還が無
いため、デバイスのアーリ電圧の差等によって、その電
流i3 ＝ i5は保証されていない。すなわち、コレクタ電
圧に対するコレクタ電流の特性曲線が完全な飽和曲線で
はなく、動作点がその傾斜領域になるため、コレクタ電
流がコレクタ電圧に依存する。このような事情は、図６
に示したチャージポンプ１８でも同じである。
４に示したチャージポンプ１６では、トランジスタＱ５
の電流i5、トランジスタＱ３の電流i3に対する帰還が無
いため、デバイスのアーリ電圧の差等によって、その電
流i3 ＝ i5は保証されていない。すなわち、コレクタ電
圧に対するコレクタ電流の特性曲線が完全な飽和曲線で
はなく、動作点がその傾斜領域になるため、コレクタ電
流がコレクタ電圧に依存する。このような事情は、図６
に示したチャージポンプ１８でも同じである。
【００１２】そして、吐出電流と吸込み電流の値が一致
しないときは、低い周波数から目標周波数にロックする
までの時間と高い周波数から目標の周波数にロックする
までの時間が異なったり、また吐出電流と吸込み電流の
差であるオフセットによってアクティブループフィルタ
１７の出力が変動し、ＶＣＯ１３のＣ／Ｎが悪化する場
合があった。
しないときは、低い周波数から目標周波数にロックする
までの時間と高い周波数から目標の周波数にロックする
までの時間が異なったり、また吐出電流と吸込み電流の
差であるオフセットによってアクティブループフィルタ
１７の出力が変動し、ＶＣＯ１３のＣ／Ｎが悪化する場
合があった。
【００１３】本発明の課題は、吐出電流と吸込み電流が
常に同一となるようにしたチャージポンプを有するＰＬ
Ｌ回路を提供することである。
常に同一となるようにしたチャージポンプを有するＰＬ
Ｌ回路を提供することである。
【００１４】
【課題を解決するための手段】上記課題を達成するため
の第１の発明は、電圧制御発振器の出力周波数と基準周
波数との位相を位相比較器で比較しその比較結果に応じ
てチャージポンプからアクティブループフィルタに対し
て吐出電流又は吸込み電流を供給し、該アクティブルー
プフィルタの出力信号より前記電圧制御発振器の発振周
波数を制御するＰＬＬ回路において、前記アクティブル
ープフィルタを、前記チャージポンプの出力端子が接続
される反転入力端子と出力端子との間にフィルタ回路が
接続され、非反転入力端子にバイアス電源が接続された
第１の演算増幅器から構成し、前記チャージポンプを、
前記位相比較器の一方の出力信号によって第１の電流源
から前記出力端子に吐き出す電流のオン／オフを制御す
る第１のスイッチ素子と、前記位相比較器の他方の出力
信号によって前記出力端子から第２の電流源に吸い込む
電流のオン／オフを制御する２のスイッチ素子と、前記
第１の電流源の電流と所定の比例関係にある電流を吐き
出す第３の電流源と、前記第２の電流源の電流と前記比
例関係にある電流を吸い込み、且つ前記第３の電流源と
電源間に直列接続された第４の電流源と、前記バイアス
電源の電圧又はそれと同じ電圧と前記第３，第４の電流
源の共通接続点の電圧を比較して両電圧が一致するよう
前記第１，第３の電流源を制御する第２の演算増幅器か
ら構成した。
の第１の発明は、電圧制御発振器の出力周波数と基準周
波数との位相を位相比較器で比較しその比較結果に応じ
てチャージポンプからアクティブループフィルタに対し
て吐出電流又は吸込み電流を供給し、該アクティブルー
プフィルタの出力信号より前記電圧制御発振器の発振周
波数を制御するＰＬＬ回路において、前記アクティブル
ープフィルタを、前記チャージポンプの出力端子が接続
される反転入力端子と出力端子との間にフィルタ回路が
接続され、非反転入力端子にバイアス電源が接続された
第１の演算増幅器から構成し、前記チャージポンプを、
前記位相比較器の一方の出力信号によって第１の電流源
から前記出力端子に吐き出す電流のオン／オフを制御す
る第１のスイッチ素子と、前記位相比較器の他方の出力
信号によって前記出力端子から第２の電流源に吸い込む
電流のオン／オフを制御する２のスイッチ素子と、前記
第１の電流源の電流と所定の比例関係にある電流を吐き
出す第３の電流源と、前記第２の電流源の電流と前記比
例関係にある電流を吸い込み、且つ前記第３の電流源と
電源間に直列接続された第４の電流源と、前記バイアス
電源の電圧又はそれと同じ電圧と前記第３，第４の電流
源の共通接続点の電圧を比較して両電圧が一致するよう
前記第１，第３の電流源を制御する第２の演算増幅器か
ら構成した。
【００１５】第２の発明は、第１の発明において、前記
第２の演算増幅器を、前記バイアス電源の電圧又はそれ
と同じ電圧と前記第３，第４の電流源の共通接続点の電
圧を比較して両電圧が一致するよう前記第２，第４の電
流源を制御する第３の演算増幅器に置換して構成した。
第２の演算増幅器を、前記バイアス電源の電圧又はそれ
と同じ電圧と前記第３，第４の電流源の共通接続点の電
圧を比較して両電圧が一致するよう前記第２，第４の電
流源を制御する第３の演算増幅器に置換して構成した。
【００１６】第３の発明は、第１の発明において、前記
チャージポンプを、出力端子に吐出電流を供給する第５
の電流源と、前記位相比較器の一方の出力信号によって
前記出力端子から第６の電流源に吸い込む電流のオン／
オフを制御する３のスイッチ素子と、前記位相比較器の
他方の出力信号によって前記出力端子から第７の電流源
に吸い込む電流のオン／オフを制御する４のスイッチ素
子と、前記第５の電流源の電流と所定の比例関係にある
電流を吐き出す第８の電流源と、前記第６，第７の電流
源の電流と前記比例関係にある電流を吸い込み、且つ前
記第８の電流源と電源間に直列接続された第９の電流源
と、前記バイアス電源の電圧又はそれと同じ電圧と前記
第８，第９の電流源の共通接続点の電圧を比較して両電
圧が一致するよう前記第５，第８の電流源を制御する第
４の演算増幅器とから構成したチャージポンプに置換し
て構成した。
チャージポンプを、出力端子に吐出電流を供給する第５
の電流源と、前記位相比較器の一方の出力信号によって
前記出力端子から第６の電流源に吸い込む電流のオン／
オフを制御する３のスイッチ素子と、前記位相比較器の
他方の出力信号によって前記出力端子から第７の電流源
に吸い込む電流のオン／オフを制御する４のスイッチ素
子と、前記第５の電流源の電流と所定の比例関係にある
電流を吐き出す第８の電流源と、前記第６，第７の電流
源の電流と前記比例関係にある電流を吸い込み、且つ前
記第８の電流源と電源間に直列接続された第９の電流源
と、前記バイアス電源の電圧又はそれと同じ電圧と前記
第８，第９の電流源の共通接続点の電圧を比較して両電
圧が一致するよう前記第５，第８の電流源を制御する第
４の演算増幅器とから構成したチャージポンプに置換し
て構成した。
【００１７】第４の発明は、第３の発明において、前記
第４の演算増幅器を、前記バイアス電源の電圧又はそれ
と同じ電圧と前記第８，第９の電流源の共通接続点の電
圧を比較して両電圧が一致するよう前記第６，第７，第
９の電流源を制御する第５の演算増幅器に置換して構成
した。
第４の演算増幅器を、前記バイアス電源の電圧又はそれ
と同じ電圧と前記第８，第９の電流源の共通接続点の電
圧を比較して両電圧が一致するよう前記第６，第７，第
９の電流源を制御する第５の演算増幅器に置換して構成
した。
【００１８】第５の発明は、第１の発明において、前記
第１のスイッチ素子のオン時にそこで発生する電圧と同
じ電圧を発生する第１の抵抗を前記第３の電流源に直列
接続し、前記第２のスイッチ素子のオン時にそこで発生
する電圧と同じ電圧を発生する第２の抵抗を前記第４の
電流源に直列接続して構成した。
第１のスイッチ素子のオン時にそこで発生する電圧と同
じ電圧を発生する第１の抵抗を前記第３の電流源に直列
接続し、前記第２のスイッチ素子のオン時にそこで発生
する電圧と同じ電圧を発生する第２の抵抗を前記第４の
電流源に直列接続して構成した。
【００１９】第６の発明は、第３の発明において、前記
第３又は第４のスイッチ素子のオン時にそこで発生する
電圧と同じ電圧を発生する第３の抵抗を前記第９の電流
源に直列接続して構成した。
第３又は第４のスイッチ素子のオン時にそこで発生する
電圧と同じ電圧を発生する第３の抵抗を前記第９の電流
源に直列接続して構成した。
【００２０】
【発明の実施の形態】［実施形態１］図１は本発明の実
施形態１のチャージポンプ１０とその近くの回路を示す
図であり、抵抗Ｒ１により設定された電流を基準電流と
するカレントミラー接続のトランジスタＱ１〜Ｑ３、演
算増幅器OP2の出力電流を基準電流とするカレントミラ
ー接続のトランジスタＱ４〜Ｑ６、位相比較器１５のＵ
端子の信号で制御されオンすることによりトランジスタ
Ｑ５から電流i5を吐き出させるスイッチＳ１，位相比較
器１５のＤ端子の信号で制御されオンすることによりト
ランジスタＱ３に電流i3を吸い込ませるスイッチＳ２を
具備する。演算増幅器OP2はその非反転入力端子がトラ
ンジスタＱ２，Ｑ４のコレクタに共通接続され、反転入
力端子がアクティブループフィルタ１７のバイアス電源
１７１に接続されている。図４に示したチャージポンプ
１６とは、トランジスタＱ４のベース・コレクタ間を開
放し、トランジスタＱ６と演算増幅器OP2を追加した点
が異なっている。
施形態１のチャージポンプ１０とその近くの回路を示す
図であり、抵抗Ｒ１により設定された電流を基準電流と
するカレントミラー接続のトランジスタＱ１〜Ｑ３、演
算増幅器OP2の出力電流を基準電流とするカレントミラ
ー接続のトランジスタＱ４〜Ｑ６、位相比較器１５のＵ
端子の信号で制御されオンすることによりトランジスタ
Ｑ５から電流i5を吐き出させるスイッチＳ１，位相比較
器１５のＤ端子の信号で制御されオンすることによりト
ランジスタＱ３に電流i3を吸い込ませるスイッチＳ２を
具備する。演算増幅器OP2はその非反転入力端子がトラ
ンジスタＱ２，Ｑ４のコレクタに共通接続され、反転入
力端子がアクティブループフィルタ１７のバイアス電源
１７１に接続されている。図４に示したチャージポンプ
１６とは、トランジスタＱ４のベース・コレクタ間を開
放し、トランジスタＱ６と演算増幅器OP2を追加した点
が異なっている。
【００２１】このチャージポンプ１０では、スイッチＳ
１，Ｓ２の共通接続点（出力端子）の電圧Ｖ２と演算増
幅器OP1の非反転入力端子の電圧Ｖ１（アクティブルー
プフィルタ１７のバイアス電源Ｖ１の電圧）とが、演算
増幅器OP1の作用により同一となる。つまり、演算増幅
器OP1の反転入力端子と非反転入力端子とがイマジナリ
ショートとなるので、Ｖ１＝Ｖ２となる。
１，Ｓ２の共通接続点（出力端子）の電圧Ｖ２と演算増
幅器OP1の非反転入力端子の電圧Ｖ１（アクティブルー
プフィルタ１７のバイアス電源Ｖ１の電圧）とが、演算
増幅器OP1の作用により同一となる。つまり、演算増幅
器OP1の反転入力端子と非反転入力端子とがイマジナリ
ショートとなるので、Ｖ１＝Ｖ２となる。
【００２２】また、演算増幅器OP2の非反転入力端子の
電圧Ｖ３と反転入力端子の電圧Ｖ１についてみても、ト
ランジスタＱ６，Ｑ４を経由する帰還ループの動作によ
って同一となり、Ｖ３＝Ｖ１となる。したがって、Ｖ３
＝Ｖ２＝Ｖ１に制御されることになり、トランジスタＱ
２，Ｑ４のコレクタ電圧がバイアス電源１７１の電圧Ｖ
１によって固定される。したがって、トランジスタＱ
２，Ｑ４のコレクタ電圧／コレクタ電流特性の動作点が
固定される。
電圧Ｖ３と反転入力端子の電圧Ｖ１についてみても、ト
ランジスタＱ６，Ｑ４を経由する帰還ループの動作によ
って同一となり、Ｖ３＝Ｖ１となる。したがって、Ｖ３
＝Ｖ２＝Ｖ１に制御されることになり、トランジスタＱ
２，Ｑ４のコレクタ電圧がバイアス電源１７１の電圧Ｖ
１によって固定される。したがって、トランジスタＱ
２，Ｑ４のコレクタ電圧／コレクタ電流特性の動作点が
固定される。
【００２３】このときトランジスタＱ４に流れる電流i4
は、演算増幅器OP2の作用により電圧Ｖ１に対応した電
流である。また、トランジスタＱ５に流れる電流i5も同
作用により電圧Ｖ１に対応した電流である。そして、ト
ランジスタＱ４，Ｑ５の面積比をＷ１とすれば、i5＝i4
・Ｗ１となる。一方、トランジスタＱ２に流れる電流i2
は、i2＝i4である。そして、トランジスタＱ２，Ｑ３の
面積比を上記と同じＷ１に設定すれば、i3＝i2・Ｗ１＝
i4・Ｗ１＝i5となる。つまり、i3＝i5が電圧Ｖ１にリン
クした形で保証される。なお、このとき、電源電圧Vcc
が変動すると、トランジスタＱ４、Ｑ５のエミッタ・コ
レクタ間電圧は変動するが、トランジスタＱ２、Ｑ３の
エミッタ・コレクタ間電圧は変動せず、電流i2は一定で
あり、よってi4 ＝ i2は保持され、i5 ＝ i3も保持され
る。
は、演算増幅器OP2の作用により電圧Ｖ１に対応した電
流である。また、トランジスタＱ５に流れる電流i5も同
作用により電圧Ｖ１に対応した電流である。そして、ト
ランジスタＱ４，Ｑ５の面積比をＷ１とすれば、i5＝i4
・Ｗ１となる。一方、トランジスタＱ２に流れる電流i2
は、i2＝i4である。そして、トランジスタＱ２，Ｑ３の
面積比を上記と同じＷ１に設定すれば、i3＝i2・Ｗ１＝
i4・Ｗ１＝i5となる。つまり、i3＝i5が電圧Ｖ１にリン
クした形で保証される。なお、このとき、電源電圧Vcc
が変動すると、トランジスタＱ４、Ｑ５のエミッタ・コ
レクタ間電圧は変動するが、トランジスタＱ２、Ｑ３の
エミッタ・コレクタ間電圧は変動せず、電流i2は一定で
あり、よってi4 ＝ i2は保持され、i5 ＝ i3も保持され
る。
【００２４】図２は変形例のチャージポンプ１０’を示
す図であり、演算増幅器OP2の反転入力端子に別に設け
た電圧源１０１を接続し、さらにトランジスタＱ２，Ｑ
４のコレクタに抵抗Ｒ３，Ｒ４を接続したものである。
この電圧源１０１の電圧は、アクティブループフィルタ
１７のバイアス電源１７１の電圧Ｖ１と同じ値に設定す
る。抵抗Ｒ３はスイッチＳ２がオンしたときにそこで発
生する電圧と同じ電圧を発生させるためのもの、Ｒ４は
スイッチＳ１がオンしたときにそこで発生する電圧と同
じ電圧を発生させるためのものである。
す図であり、演算増幅器OP2の反転入力端子に別に設け
た電圧源１０１を接続し、さらにトランジスタＱ２，Ｑ
４のコレクタに抵抗Ｒ３，Ｒ４を接続したものである。
この電圧源１０１の電圧は、アクティブループフィルタ
１７のバイアス電源１７１の電圧Ｖ１と同じ値に設定す
る。抵抗Ｒ３はスイッチＳ２がオンしたときにそこで発
生する電圧と同じ電圧を発生させるためのもの、Ｒ４は
スイッチＳ１がオンしたときにそこで発生する電圧と同
じ電圧を発生させるためのものである。
【００２５】スイッチＳ１，Ｓ２がオンしたときは理想
的にはその内部抵抗は０であるが、トランジスタを使用
する場合には若干の内部抵抗が存在する。このため、電
圧Ｖ２＝Ｖ３に制御した状態では、トランジスタＱ４と
Ｑ５でそのエミッタ・コレクタ間の電圧に差が生じてき
て、電流i4とi5の比率が設計値と異なってくる。トラン
ジスタＱ２とＱ３でも同様にそのエミッタ・コレクタ間
の電圧に差が生じてきて、電流i2とi5の比率が設計値と
異なってくる。この結果、i5 ＝ i3が保証できなくなる
恐れがある。そこでここでは、抵抗Ｒ４を接続すること
でトランジスタＱ４とＱ５のエミッタ・コレクタ電圧を
同一にし、抵抗Ｒ３を接続することでトランジスタＱ
２．Ｑ３のエミッタ・コレクタ間電圧を同一にしてい
る。他の動作は図１のチャージポンプ１０と同じであ
る。
的にはその内部抵抗は０であるが、トランジスタを使用
する場合には若干の内部抵抗が存在する。このため、電
圧Ｖ２＝Ｖ３に制御した状態では、トランジスタＱ４と
Ｑ５でそのエミッタ・コレクタ間の電圧に差が生じてき
て、電流i4とi5の比率が設計値と異なってくる。トラン
ジスタＱ２とＱ３でも同様にそのエミッタ・コレクタ間
の電圧に差が生じてきて、電流i2とi5の比率が設計値と
異なってくる。この結果、i5 ＝ i3が保証できなくなる
恐れがある。そこでここでは、抵抗Ｒ４を接続すること
でトランジスタＱ４とＱ５のエミッタ・コレクタ電圧を
同一にし、抵抗Ｒ３を接続することでトランジスタＱ
２．Ｑ３のエミッタ・コレクタ間電圧を同一にしてい
る。他の動作は図１のチャージポンプ１０と同じであ
る。
【００２６】なお、以上の図１，図２のチャージポンプ
１０，１０’では、演算増幅器OP2の出力によりトラン
ジスタＱ４，Ｑ５を制御するようにしたが、トランジス
タＱ２，Ｑ３を制御するようにしても同様に動作する。
このときは、演算増幅器OP2の反転入力端子と非反転入
力端子を逆に接続した上で、トランジスタＱ４，Ｑ５を
抵抗Ｒ１とトランジスタＱ１に対応した回路で駆動し、
トランジスタＱ２，Ｑ３をトランジスタＱ６に対応した
回路で駆動すればよい。また、以上では電流源にバイポ
ーラトランジスタを使用したが、電界効果トランジスタ
を使用することもできる。
１０，１０’では、演算増幅器OP2の出力によりトラン
ジスタＱ４，Ｑ５を制御するようにしたが、トランジス
タＱ２，Ｑ３を制御するようにしても同様に動作する。
このときは、演算増幅器OP2の反転入力端子と非反転入
力端子を逆に接続した上で、トランジスタＱ４，Ｑ５を
抵抗Ｒ１とトランジスタＱ１に対応した回路で駆動し、
トランジスタＱ２，Ｑ３をトランジスタＱ６に対応した
回路で駆動すればよい。また、以上では電流源にバイポ
ーラトランジスタを使用したが、電界効果トランジスタ
を使用することもできる。
【００２７】［実施形態２］図３は実施形態２のチャー
ジポンプ２０とその近くの回路を示す図であり、抵抗Ｒ
２により設定された電流を基準電流とするカレントミラ
ー接続のトランジスタＱ１１〜Ｑ１４、演算増幅器OP3
の出力電流を基準電流とするカレントミラー接続のトラ
ンジスタＱ１５〜Ｑ１７、位相比較器１９のＡ端子の信
号で制御されオンすることによりトランジスタＱ１４に
電流i14を吸い込ませるスイッチＳ１１，位相比較器１
９のＢ端子の信号で制御されオンすることによりトラン
ジスタＱ１３に電流i13を吸い込ませるスイッチＳ１２
を具備する。演算増幅器OP3はその非反転入力端子がト
ランジスタＱ１２，Ｑ１５のコレクタに共通接続され、
反転入力端子がアクティブループフィルタ１７のバイア
ス電源１７１に接続されている。図６に示したチャージ
ポンプ１８とは、トランジスタＱ１５のベース・コレク
タ間を開放し、トランジスタＱ１７と演算増幅器OP3を
追加した点が異なっている。
ジポンプ２０とその近くの回路を示す図であり、抵抗Ｒ
２により設定された電流を基準電流とするカレントミラ
ー接続のトランジスタＱ１１〜Ｑ１４、演算増幅器OP3
の出力電流を基準電流とするカレントミラー接続のトラ
ンジスタＱ１５〜Ｑ１７、位相比較器１９のＡ端子の信
号で制御されオンすることによりトランジスタＱ１４に
電流i14を吸い込ませるスイッチＳ１１，位相比較器１
９のＢ端子の信号で制御されオンすることによりトラン
ジスタＱ１３に電流i13を吸い込ませるスイッチＳ１２
を具備する。演算増幅器OP3はその非反転入力端子がト
ランジスタＱ１２，Ｑ１５のコレクタに共通接続され、
反転入力端子がアクティブループフィルタ１７のバイア
ス電源１７１に接続されている。図６に示したチャージ
ポンプ１８とは、トランジスタＱ１５のベース・コレク
タ間を開放し、トランジスタＱ１７と演算増幅器OP3を
追加した点が異なっている。
【００２８】このチャージポンプ２０でも、前記したチ
ャージポンプ１０と同様に、バイアス電源１７１の電圧
Ｖ１に対して、演算増幅器OP1の反転入力端子の電圧Ｖ
４、演算増幅器OP3の非反転入力端子の電圧Ｖ５が同じ
電圧になり、Ｖ１＝Ｖ４＝Ｖ５となる。したがって、ト
ランジスタＱ１２，Ｑ１５のコレクタ電圧がＶ５＝Ｖ１
に固定され、この状態でi12 ＝ i15となるので、トラン
ジスタＱ１５，Ｑ１６の面積比、トランジスタＱ１２，
Ｑ１３の面積比、トランジスタＱ１２，Ｑ１４の面積比
を、各々同一に設定しておけば、i14 ＝ i15 ＝ i16と
なり、アクティブループフィルタ１７に対する吸込み電
流と吐出電流が同一となる。なお、図２に示したように
演算増幅器OP3の反転入力端子に電圧Ｖ１の独立した電
圧源を接続しても良い。また、トランジスタＱ１２のコ
レクタに、図２における抵抗Ｒ３に相当する抵抗を接続
して、スイッチＳ１１，Ｓ１２のオン時における電圧降
下と同じ電圧降下がその抵抗で発生するようにしても良
い。
ャージポンプ１０と同様に、バイアス電源１７１の電圧
Ｖ１に対して、演算増幅器OP1の反転入力端子の電圧Ｖ
４、演算増幅器OP3の非反転入力端子の電圧Ｖ５が同じ
電圧になり、Ｖ１＝Ｖ４＝Ｖ５となる。したがって、ト
ランジスタＱ１２，Ｑ１５のコレクタ電圧がＶ５＝Ｖ１
に固定され、この状態でi12 ＝ i15となるので、トラン
ジスタＱ１５，Ｑ１６の面積比、トランジスタＱ１２，
Ｑ１３の面積比、トランジスタＱ１２，Ｑ１４の面積比
を、各々同一に設定しておけば、i14 ＝ i15 ＝ i16と
なり、アクティブループフィルタ１７に対する吸込み電
流と吐出電流が同一となる。なお、図２に示したように
演算増幅器OP3の反転入力端子に電圧Ｖ１の独立した電
圧源を接続しても良い。また、トランジスタＱ１２のコ
レクタに、図２における抵抗Ｒ３に相当する抵抗を接続
して、スイッチＳ１１，Ｓ１２のオン時における電圧降
下と同じ電圧降下がその抵抗で発生するようにしても良
い。
【００２９】なお、図３のチャージポンプ２０では、演
算増幅器OP3の出力によりトランジスタＱ１５，Ｑ１６
を制御するようにしたが、トランジスタＱ１２，Ｑ１
３，Ｑ１４を制御するようにしても同様に動作する。こ
のときは、演算増幅器OP3の反転入力端子と非反転入力
端子を逆に接続した上で、トランジスタＱ１５，Ｑ１６
を抵抗Ｒ２とトランジスタＱ１１に対応した回路で駆動
し、トランジスタＱ１３〜Ｑ１５をトランジスタＱ１７
に対応した回路で駆動すればよい。また、以上では電流
源にバイポーラトランジスタを使用したが、電界効果ト
ランジスタを使用することもできる。
算増幅器OP3の出力によりトランジスタＱ１５，Ｑ１６
を制御するようにしたが、トランジスタＱ１２，Ｑ１
３，Ｑ１４を制御するようにしても同様に動作する。こ
のときは、演算増幅器OP3の反転入力端子と非反転入力
端子を逆に接続した上で、トランジスタＱ１５，Ｑ１６
を抵抗Ｒ２とトランジスタＱ１１に対応した回路で駆動
し、トランジスタＱ１３〜Ｑ１５をトランジスタＱ１７
に対応した回路で駆動すればよい。また、以上では電流
源にバイポーラトランジスタを使用したが、電界効果ト
ランジスタを使用することもできる。
【００３０】
【発明の効果】以上から本発明によれば、アクティブル
ープフィルタに対する吐出電流と吸込み電流の値を、そ
のアクティブフィルタのバイアス電源の電圧にリンクさ
せた形で同一値に保証できる。このため、ロックするま
での時間に差が出たり、ＶＣＯのＣ／Ｎが悪化すること
を防止できる。
ープフィルタに対する吐出電流と吸込み電流の値を、そ
のアクティブフィルタのバイアス電源の電圧にリンクさ
せた形で同一値に保証できる。このため、ロックするま
での時間に差が出たり、ＶＣＯのＣ／Ｎが悪化すること
を防止できる。
【図１】 本発明の実施形態１のチャージポンプとその
近くの回路の回路図である。
近くの回路の回路図である。
【図２】 図１のチャージポンプの変形例の回路図であ
る。
る。
【図３】 本発明の実施形態２のチャージポンプとその
近くの回路の回路図である。
近くの回路の回路図である。
【図４】 従来のＰＬＬ回路の構成を示すブロック図で
ある。
ある。
【図５】 位相比較器の動作説明用の波形図である。
【図６】 別の例のチャージポンプとその近くの回路の
回路図である。
回路図である。
１１：基準発振器、１２：分周器、１３：ＶＣＯ、１
４：分周器、１５：位相比較器、１６：チャージポン
プ、１７：アクティブループフィルタ、１８：チャージ
ポンプ、１９：位相比較器、１０，１０’，２０：チャ
ージポンプ。
４：分周器、１５：位相比較器、１６：チャージポン
プ、１７：アクティブループフィルタ、１８：チャージ
ポンプ、１９：位相比較器、１０，１０’，２０：チャ
ージポンプ。
Claims (6)
- 【請求項１】電圧制御発振器の出力周波数と基準周波数
との位相を位相比較器で比較しその比較結果に応じてチ
ャージポンプからアクティブループフィルタに対して吐
出電流又は吸込み電流を供給し、該アクティブループフ
ィルタの出力信号より前記電圧制御発振器の発振周波数
を制御するＰＬＬ回路において、 前記アクティブループフィルタを、前記チャージポンプ
の出力端子が接続される反転入力端子と出力端子との間
にフィルタ回路が接続され、非反転入力端子にバイアス
電源が接続された第１の演算増幅器から構成し、 前記チャージポンプを、前記位相比較器の一方の出力信
号によって第１の電流源から前記出力端子に吐き出す電
流のオン／オフを制御する第１のスイッチ素子と、前記
位相比較器の他方の出力信号によって前記出力端子から
第２の電流源に吸い込む電流のオン／オフを制御する２
のスイッチ素子と、前記第１の電流源の電流と所定の比
例関係にある電流を吐き出す第３の電流源と、前記第２
の電流源の電流と前記比例関係にある電流を吸い込み、
且つ前記第３の電流源と電源間に直列接続された第４の
電流源と、前記バイアス電源の電圧又はそれと同じ電圧
と前記第３，第４の電流源の共通接続点の電圧を比較し
て両電圧が一致するよう前記第１，第３の電流源を制御
する第２の演算増幅器から構成した、 ことを特徴とするＰＬＬ回路。 - 【請求項２】請求項１において、前記第２の演算増幅器
を、 前記バイアス電源の電圧又はそれと同じ電圧と前記第
３，第４の電流源の共通接続点の電圧を比較して両電圧
が一致するよう前記第２，第４の電流源を制御する第３
の演算増幅器に置換したことを特徴とするＰＬＬ回路。 - 【請求項３】請求項１において、前記チャージポンプ
を、 出力端子に吐出電流を供給する第５の電流源と、前記位
相比較器の一方の出力信号によって前記出力端子から第
６の電流源に吸い込む電流のオン／オフを制御する３の
スイッチ素子と、前記位相比較器の他方の出力信号によ
って前記出力端子から第７の電流源に吸い込む電流のオ
ン／オフを制御する４のスイッチ素子と、前記第５の電
流源の電流と所定の比例関係にある電流を吐き出す第８
の電流源と、前記第６，第７の電流源の電流と前記比例
関係にある電流を吸い込み、且つ前記第８の電流源と電
源間に直列接続された第９の電流源と、前記バイアス電
源の電圧又はそれと同じ電圧と前記第８，第９の電流源
の共通接続点の電圧を比較して両電圧が一致するよう前
記第５，第８の電流源を制御する第４の演算増幅器とか
ら構成したチャージポンプに置換した、 ことを特徴とするＰＬＬ回路。 - 【請求項４】請求項３において、前記第４の演算増幅器
を、 前記バイアス電源の電圧又はそれと同じ電圧と前記第
８，第９の電流源の共通接続点の電圧を比較して両電圧
が一致するよう前記第６，第７，第９の電流源を制御す
る第５の演算増幅器に置換したことを特徴とするＰＬＬ
回路。 - 【請求項５】請求項１において、前記第１のスイッチ素
子のオン時にそこで発生する電圧と同じ電圧を発生する
第１の抵抗を前記第３の電流源に直列接続し、前記第２
のスイッチ素子のオン時にそこで発生する電圧と同じ電
圧を発生する第２の抵抗を前記第４の電流源に直列接続
したことを特徴とするＰＬＬ回路。 - 【請求項６】請求項３において、前記第３又は第４のス
イッチ素子のオン時にそこで発生する電圧と同じ電圧を
発生する第３の抵抗を前記第９の電流源に直列接続した
ことを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02466999A JP3928834B2 (ja) | 1999-02-02 | 1999-02-02 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02466999A JP3928834B2 (ja) | 1999-02-02 | 1999-02-02 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224034A true JP2000224034A (ja) | 2000-08-11 |
| JP3928834B2 JP3928834B2 (ja) | 2007-06-13 |
Family
ID=12144559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02466999A Expired - Fee Related JP3928834B2 (ja) | 1999-02-02 | 1999-02-02 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928834B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543648B1 (ko) * | 2000-08-17 | 2006-01-20 | 매그나칩 반도체 유한회사 | 차지 펌핑 회로 |
| US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
| CN102163914A (zh) * | 2010-02-17 | 2011-08-24 | 台湾积体电路制造股份有限公司 | 具有电荷泵电路的集成电路及操作该集成电路的方法 |
-
1999
- 1999-02-02 JP JP02466999A patent/JP3928834B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543648B1 (ko) * | 2000-08-17 | 2006-01-20 | 매그나칩 반도체 유한회사 | 차지 펌핑 회로 |
| US7906998B2 (en) | 2008-10-22 | 2011-03-15 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
| US8334713B2 (en) | 2008-10-22 | 2012-12-18 | Canon Kabushiki Kaisha | Charge pumping circuit and clock generator |
| CN102163914A (zh) * | 2010-02-17 | 2011-08-24 | 台湾积体电路制造股份有限公司 | 具有电荷泵电路的集成电路及操作该集成电路的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3928834B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239455A (en) | Charge pump circuit | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| CA2113762C (en) | High speed and low drift charge pump circuit | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JPH01136419A (ja) | 発振回路 | |
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| US6392497B1 (en) | Phase-locked loop circuit with high lock speed and stability | |
| JP3239357B2 (ja) | チャージポンプ回路 | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| JP2001339298A (ja) | Ｐｌｌ回路およびその制御方法 | |
| JPH0786930A (ja) | 位相同期回路 | |
| KR100345934B1 (ko) | 차지 펌프 회로 | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP3105823B2 (ja) | 電圧電流変換回路 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JP2940761B2 (ja) | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 | |
| JPS5811082Y2 (ja) | 分周器 | |
| JP2007019840A (ja) | Ｐｌｌ周波数シンセサイザ、半導体集積回路および通信装置 | |
| JPS63126318A (ja) | チヤ−ジポンプ回路 | |
| JPH10209858A (ja) | チャージポンプ回路 | |
| US20050088243A1 (en) | PLL circuit reduced phase noise of oscillating signal | |
| JPH06318866A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |