JPS6010935A - Ｆｍステレオ復調器 - Google Patents
Ｆｍステレオ復調器Info
- Publication number
- JPS6010935A JPS6010935A JP58119962A JP11996283A JPS6010935A JP S6010935 A JPS6010935 A JP S6010935A JP 58119962 A JP58119962 A JP 58119962A JP 11996283 A JP11996283 A JP 11996283A JP S6010935 A JPS6010935 A JP S6010935A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- amplifier
- voltage
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/54—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving generating subcarriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＦＭステレオ復調器に係り、特に、電流増幅
器及び電圧制御発振器系統の改良に関する。
器及び電圧制御発振器系統の改良に関する。
第１図はＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ ）回路で構成されるＦＭステレオ復ｍ器を示し
ている。前段のＦＭ復調器で復調された１９ＫＨｚのス
テレオ複合信号２は位相比較器４に与えられ、この入力
信号に同期して形成した１９ＫＨｚのスイッチング信号
の位相と比較される。この比較の結果、位相変位に基づ
いて形成された直流成分は電流増幅器６で増幅された後
、電圧制御発振器８に周波数制御入力として与えられる
。この電圧制御発振器８の発振周波数３８ＫＨｚのスイ
ッチング信号は、分周器１０で分周（１／２）された後
、前記位相比較器４の比較入力と成るとともに、図示し
ていないステレオデコーダのステレオ分離のためのスイ
ッチング信号となる。第２図Ａ及びＢは、このＰＬＬ系
統のキャプチャレンジ及びロックレンジを示している。
ｏｏｐ ）回路で構成されるＦＭステレオ復ｍ器を示し
ている。前段のＦＭ復調器で復調された１９ＫＨｚのス
テレオ複合信号２は位相比較器４に与えられ、この入力
信号に同期して形成した１９ＫＨｚのスイッチング信号
の位相と比較される。この比較の結果、位相変位に基づ
いて形成された直流成分は電流増幅器６で増幅された後
、電圧制御発振器８に周波数制御入力として与えられる
。この電圧制御発振器８の発振周波数３８ＫＨｚのスイ
ッチング信号は、分周器１０で分周（１／２）された後
、前記位相比較器４の比較入力と成るとともに、図示し
ていないステレオデコーダのステレオ分離のためのスイ
ッチング信号となる。第２図Ａ及びＢは、このＰＬＬ系
統のキャプチャレンジ及びロックレンジを示している。
このようなＰＬＬ回路で構成されるＦＭステレオ復調器
では、通常、弱入力時にもＰＬＬ系統を動作させる場合
、そのループゲインを増加させることが必要となる。ル
ープゲインの増加には、集積回路内部の電流増幅器６の
増幅ゲインを上昇させることが一番簡易な方法であるが
、この場合、電圧制御発振器８の発振周波数を決定する
時定数回路に流れ込む電流、又は電圧制御発振器８から
流れ出す電流が多くなり、電流の増減変化が大きいため
発振停止を誘発するおそれがあった。そこで、従来のＦ
Ｍステレオ復調器では電流増幅器６の増幅ゲインを低く
設定している。この結果、第２図Ａに示すキャプチャレ
ンジが狭くなり、充分に安定したロック状態を得ること
が困難となるとともに、第２図Ｂに示すようにロックレ
ンジが拡がり過ぎ、広域の大レベルノイズが入力したと
き、電圧制御発振器８がラッチ状態に至る等の不都合が
あった。
では、通常、弱入力時にもＰＬＬ系統を動作させる場合
、そのループゲインを増加させることが必要となる。ル
ープゲインの増加には、集積回路内部の電流増幅器６の
増幅ゲインを上昇させることが一番簡易な方法であるが
、この場合、電圧制御発振器８の発振周波数を決定する
時定数回路に流れ込む電流、又は電圧制御発振器８から
流れ出す電流が多くなり、電流の増減変化が大きいため
発振停止を誘発するおそれがあった。そこで、従来のＦ
Ｍステレオ復調器では電流増幅器６の増幅ゲインを低く
設定している。この結果、第２図Ａに示すキャプチャレ
ンジが狭くなり、充分に安定したロック状態を得ること
が困難となるとともに、第２図Ｂに示すようにロックレ
ンジが拡がり過ぎ、広域の大レベルノイズが入力したと
き、電圧制御発振器８がラッチ状態に至る等の不都合が
あった。
この発明は、電流増幅器の増幅ゲインを高く取るととも
に、電圧制御発振器の発振停止等の不都合を防止したＦ
Ｍステレオ復調器の提供を目的とする。
に、電圧制御発振器の発振停止等の不都合を防止したＦ
Ｍステレオ復調器の提供を目的とする。
この発明は、電流増幅器の出力によって発振周波数が制
御される電圧制御発振器の時定数回路に、電流制限抵抗
を介して前記電流増幅器の出力を与えることを特徴とす
る。
御される電圧制御発振器の時定数回路に、電流制限抵抗
を介して前記電流増幅器の出力を与えることを特徴とす
る。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図は、この発明のＦＭステレオ復調器の実施例を示
し、第１図に示すＦＭステレオ復調器と同一部分には同
一符号が付しである。図において、電流増幅器６には差
動増幅器を構成する一対のトランジスタ１２．１４が設
置され、これらトランジスター２．１４のエミッタは共
通に接続され、このエミッタと基準電位点との間にはト
ランジスター２．１４の動作電流を決定する定電流源１
６が接続されている。トランジスター２のコレクタには
トランジスタ１８．２０のベースが共通に接続されると
ともに、抵抗２２を介してトランジスタ１８のコレクタ
が接続されている。また、トランジスター４のコレクタ
にはトランジスタ２４．２６のベースが共通に接続され
ているとともに、抵抗２Ｂを介してトランジスタ２４の
コレクタが接続されている。トランジスタ１８．２０．
２４．２６のエミッタは電源端子２９から駆動電圧Ｖｃ
ｃが印加されている電源ラインに共通に接続され、トラ
ンジスター８．２４のコレクタは抵抗３０を介して共通
に接続されている。
し、第１図に示すＦＭステレオ復調器と同一部分には同
一符号が付しである。図において、電流増幅器６には差
動増幅器を構成する一対のトランジスタ１２．１４が設
置され、これらトランジスター２．１４のエミッタは共
通に接続され、このエミッタと基準電位点との間にはト
ランジスター２．１４の動作電流を決定する定電流源１
６が接続されている。トランジスター２のコレクタには
トランジスタ１８．２０のベースが共通に接続されると
ともに、抵抗２２を介してトランジスタ１８のコレクタ
が接続されている。また、トランジスター４のコレクタ
にはトランジスタ２４．２６のベースが共通に接続され
ているとともに、抵抗２Ｂを介してトランジスタ２４の
コレクタが接続されている。トランジスタ１８．２０．
２４．２６のエミッタは電源端子２９から駆動電圧Ｖｃ
ｃが印加されている電源ラインに共通に接続され、トラ
ンジスター８．２４のコレクタは抵抗３０を介して共通
に接続されている。
トランジスタ２０．２６のコレクタと基準電位点との間
にはそれぞれトランジスタ３２．３４がエミッタを基準
電位点側にして接続され、トラン］ ジスタ３２のベース・コレクタはトランジスタ３４のベ
ースに共通に接続され、トランジスタ３２．３４は電流
反転回路を構成し、この電流反転回路とトランジスタ２
０．２６は前記トランジスタ１２．１４で構成される差
動増幅器の出力回路を構成している。
にはそれぞれトランジスタ３２．３４がエミッタを基準
電位点側にして接続され、トラン］ ジスタ３２のベース・コレクタはトランジスタ３４のベ
ースに共通に接続され、トランジスタ３２．３４は電流
反転回路を構成し、この電流反転回路とトランジスタ２
０．２６は前記トランジスタ１２．１４で構成される差
動増幅器の出力回路を構成している。
この電流増幅器６の出力はトランジスタ３４のコレクタ
から取り出され、その出力電流は電流制限抵抗３６を介
して電圧制御発振器８に制御入力として与えられている
。
から取り出され、その出力電流は電流制限抵抗３６を介
して電圧制御発振器８に制御入力として与えられている
。
電圧制御発振器８には差動増幅器を構成する一対のトラ
ンジスタ３８．４０がそのエミッタを共通に接続して設
置され、このエミッタと基準電位点との間にはトランジ
スタ３８．４０の動作電流を決定する定電流源４２が接
続されている。各トランジスタ３８．４０のコレクタと
電源ラインとの間には、トランジスタ４４．４６がエミ
ッタを電源ライン側にして接続されている。トランジス
タ４４のベース・コレクタとトランジスタ４６のベース
とは共通に接続され、トランジスタ４４．４６は電流反
転回路を構成している。各トランジスタ３８．４０のベ
ースにはトランジスタ４８．５０のエミッタが接続され
、各トランジスタ４８．５０のコレクタは基準電位点に
接続されてし）る。
ンジスタ３８．４０がそのエミッタを共通に接続して設
置され、このエミッタと基準電位点との間にはトランジ
スタ３８．４０の動作電流を決定する定電流源４２が接
続されている。各トランジスタ３８．４０のコレクタと
電源ラインとの間には、トランジスタ４４．４６がエミ
ッタを電源ライン側にして接続されている。トランジス
タ４４のベース・コレクタとトランジスタ４６のベース
とは共通に接続され、トランジスタ４４．４６は電流反
転回路を構成している。各トランジスタ３８．４０のベ
ースにはトランジスタ４８．５０のエミッタが接続され
、各トランジスタ４８．５０のコレクタは基準電位点に
接続されてし）る。
各トランジスタ４８．５０のエミ・ツタと電源ラインと
の間には、定電流源５２．５４がそれぞれ接続されてい
る。
の間には、定電流源５２．５４がそれぞれ接続されてい
る。
また、トランジスタ４８のベースと電源ラインとの間に
は、トランジスタ５６及び抵抗５８が接続されていると
ともに、トランジスタ６０及び抵抗６２が接続され、ト
ランジスタ４８のベースと基準電位点との間には、抵抗
６４が接続されても）る。トランジスタ６０のベースに
は前記トランジスタ４４のベース・コレクタが共通に接
続され、トランジスタ５６のベースにはトランジスタ６
６のベース・コレクタが共通に接続されている。トラン
ジスタ５６．６６は電流反転回路を構成し、トランジス
タ６６のエミッタは電源ラインに接続され、このトラン
ジスタ６６のベース・コレクタと基準電位点との間には
、基準電流を設定する定電流源６８が接続されている。
は、トランジスタ５６及び抵抗５８が接続されていると
ともに、トランジスタ６０及び抵抗６２が接続され、ト
ランジスタ４８のベースと基準電位点との間には、抵抗
６４が接続されても）る。トランジスタ６０のベースに
は前記トランジスタ４４のベース・コレクタが共通に接
続され、トランジスタ５６のベースにはトランジスタ６
６のベース・コレクタが共通に接続されている。トラン
ジスタ５６．６６は電流反転回路を構成し、トランジス
タ６６のエミッタは電源ラインに接続され、このトラン
ジスタ６６のベース・コレクタと基準電位点との間には
、基準電流を設定する定電流源６８が接続されている。
一方、トランジスタ５０のベースには時定数設定端子７
０が形成され、この時定数設定端子７０と前記トランジ
スタ６０のエミッタとの間には抵抗７２が接続され、時
定数設定端子７０には前記トランジスタ２６．３４のコ
レクタが電流制限抵抗３６を介して接続されている。ま
た、この時定数設定端子７０と基準電位点との間には、
電圧制御発振器８の時定数を決定する時定数回路７４が
設置されている。この実施例の場合、時定数回路７４は
コンデンサ７６、抵抗７８及び可変抵抗８０で構成され
ている。
０が形成され、この時定数設定端子７０と前記トランジ
スタ６０のエミッタとの間には抵抗７２が接続され、時
定数設定端子７０には前記トランジスタ２６．３４のコ
レクタが電流制限抵抗３６を介して接続されている。ま
た、この時定数設定端子７０と基準電位点との間には、
電圧制御発振器８の時定数を決定する時定数回路７４が
設置されている。この実施例の場合、時定数回路７４は
コンデンサ７６、抵抗７８及び可変抵抗８０で構成され
ている。
以上の構成に基づき、その動作を説明する。位相変位に
基づく位相比較器４の直流出力は電流増幅器６の各トラ
ンジスタ１２．１４のベースに与えられ、各トランジス
タ１２．１４を流れる電流は位相比較出力に基づいて変
化する。この変化は各トランジスタ１２．１４のトラン
ジスタ１８．２０又はトランジスタ２４．２６を介して
電流反転回路のそれぞれのトランジスタ３２．３４に与
えられ、各出力の電流合成が行われる。即ち、トランジ
スタ２６．３４のコレクタには電流合成に基づく増加分
又は不足分が電流制限抵抗３６を介して電圧制御発振器
８の時定数設定端子７０の側に与えられ、又は、時定数
設定端子７０から補給されることになる。即ち、トラン
ジスタ３４が吸い込む電流よりトランジスタ２６から流
出する電流が大きい場合には、電流制限抵抗３６を介し
て時定数設定端子７０の側に電流が与えられ、一方、ト
ランジスタ３４が吸い込む電流の方がトランジスタ２６
が流出する電流より大きい場合には、トランジスタ５０
のエミッタ電流がトランジスタ３４の側に電流制限抵抗
３６を介して吸い込まれる。
基づく位相比較器４の直流出力は電流増幅器６の各トラ
ンジスタ１２．１４のベースに与えられ、各トランジス
タ１２．１４を流れる電流は位相比較出力に基づいて変
化する。この変化は各トランジスタ１２．１４のトラン
ジスタ１８．２０又はトランジスタ２４．２６を介して
電流反転回路のそれぞれのトランジスタ３２．３４に与
えられ、各出力の電流合成が行われる。即ち、トランジ
スタ２６．３４のコレクタには電流合成に基づく増加分
又は不足分が電流制限抵抗３６を介して電圧制御発振器
８の時定数設定端子７０の側に与えられ、又は、時定数
設定端子７０から補給されることになる。即ち、トラン
ジスタ３４が吸い込む電流よりトランジスタ２６から流
出する電流が大きい場合には、電流制限抵抗３６を介し
て時定数設定端子７０の側に電流が与えられ、一方、ト
ランジスタ３４が吸い込む電流の方がトランジスタ２６
が流出する電流より大きい場合には、トランジスタ５０
のエミッタ電流がトランジスタ３４の側に電流制限抵抗
３６を介して吸い込まれる。
このように時定数設定端子７０からコンデンサ７６に与
えられる電流が変化することにより、コンデンサ７６の
充電時間が変化する。一方、トランジスタ４８のベース
にはトランジスタ６０が導通状態のとき、トランジスタ
５６．６０及び抵抗５８．６２の並列回路による抵抗値
と、抵抗６４の抵抗値による電源電圧Ｖｃｃの分圧によ
り上限比較電圧ＶＨが設定され、トランジスタ６０が不
導通状態にあるとき、トランジスタ５６及び抵抗５Ｂの
抵抗値と、抵抗６４の抵抗値との電源電圧Ｖｃｃの分圧
により下限比較電圧■Ｌが設定されるように成っている
。
えられる電流が変化することにより、コンデンサ７６の
充電時間が変化する。一方、トランジスタ４８のベース
にはトランジスタ６０が導通状態のとき、トランジスタ
５６．６０及び抵抗５８．６２の並列回路による抵抗値
と、抵抗６４の抵抗値による電源電圧Ｖｃｃの分圧によ
り上限比較電圧ＶＨが設定され、トランジスタ６０が不
導通状態にあるとき、トランジスタ５６及び抵抗５Ｂの
抵抗値と、抵抗６４の抵抗値との電源電圧Ｖｃｃの分圧
により下限比較電圧■Ｌが設定されるように成っている
。
今、トランジスタ３８のベース電位がトランジスタ４０
のそれより高いと仮定すると、トランジスタ３８は導通
状態となり、トランジスタ４４に発生する順方向降下電
圧ｖＦによってトランジスタ４６．６０にベース電流が
与えられる。この結果、トランジスタ６０は導通状態に
なり、トランジスタ６０及び抵抗７２を介してコンデン
サ７６に充電電流が流れる。
のそれより高いと仮定すると、トランジスタ３８は導通
状態となり、トランジスタ４４に発生する順方向降下電
圧ｖＦによってトランジスタ４６．６０にベース電流が
与えられる。この結果、トランジスタ６０は導通状態に
なり、トランジスタ６０及び抵抗７２を介してコンデン
サ７６に充電電流が流れる。
コンデンサ７６の端子電圧が充電によって一定しベルＶ
）ｌに到達すると、この端子電圧はトランジスタ５０の
ベース・エミッタを介してトランジスタ４０のベースに
与えられ、トランジスタ４０は導通状態、トランジスタ
３８は不導通状態に移行する。この結果、トランジスタ
４４からトランジスタ３８への駆動入力は解除されて、
トランジスタ６０は不導通状態になり、コンデンサ７６
の充電は停止され、同時に放電状態に移行する。即ち、
コンデンサ７６の充電電圧は、抵抗７８及び可変抵抗８
０を介して放電される。
）ｌに到達すると、この端子電圧はトランジスタ５０の
ベース・エミッタを介してトランジスタ４０のベースに
与えられ、トランジスタ４０は導通状態、トランジスタ
３８は不導通状態に移行する。この結果、トランジスタ
４４からトランジスタ３８への駆動入力は解除されて、
トランジスタ６０は不導通状態になり、コンデンサ７６
の充電は停止され、同時に放電状態に移行する。即ち、
コンデンサ７６の充電電圧は、抵抗７８及び可変抵抗８
０を介して放電される。
この放電の結果、コンデンサ７６の端子電圧が下限比較
電圧Ｖｔに低下すると、トランジスタ４０が不導通状態
、トランジスタ３８が導通状態に移行し、トランジスタ
６０が導通し、コンデンサ７６は充電状態に移行し、ト
ランジスタ４８のベースには上限比較電圧Ｖ、が設定さ
れることになる。
電圧Ｖｔに低下すると、トランジスタ４０が不導通状態
、トランジスタ３８が導通状態に移行し、トランジスタ
６０が導通し、コンデンサ７６は充電状態に移行し、ト
ランジスタ４８のベースには上限比較電圧Ｖ、が設定さ
れることになる。
このようなコンデンサ７６の充放電と上限及び下限比較
電圧Ｖ）Ｉ、ＶＬのスイ・ノチングにより、発振動作が
行われ、その出力を時定数設定端子７０から取り出すこ
とができる。
電圧Ｖ）Ｉ、ＶＬのスイ・ノチングにより、発振動作が
行われ、その出力を時定数設定端子７０から取り出すこ
とができる。
この場合、時定数回路７４には電流増幅器６の電流出力
、又は電流増幅器６への電流の吸収が電流制限抵抗３６
を介して与えられるため、電流増幅器６の増幅ゲインを
上昇させ、その流出電流、又は吸収電流の各値が増加し
た場合でも、電流増幅器６のゲインを上昇させたことに
よる影響を電流制限抵抗３６によって回避できる。即ち
、時定数設定端子７０の電位レベルはトランジスタ４８
のベース、即ちＰ点で設定される上限レベルｖＨ及び下
限レベルＶＬの範囲内に固定される等、発振のラッチ状
態の発生を効果的に除くことができる。従って、電流増
幅器６の増幅ゲインを上昇させ、第１図に示すＦＭステ
レオ復調器を構成するＰＬＬ回路のキャプチャレンジを
広くし、且つロックレンジに制限を与えることにより、
ノイズ等による誤動作を取り除き、さらに、電源電圧の
供給、遮断時の過渡期に発生している異常音を抑制でき
、安定したＦＭステレオ復調を行うことができる。特に
、周囲温度の上昇に伴う発振周波数の変動や、電源電圧
の変動による誤動作の発生を未然に防止し、安定した復
調出力を得られ、駆動電圧の低下時にも安定動作を確保
することができ、駆動電圧の低圧化をも図ることができ
る。
、又は電流増幅器６への電流の吸収が電流制限抵抗３６
を介して与えられるため、電流増幅器６の増幅ゲインを
上昇させ、その流出電流、又は吸収電流の各値が増加し
た場合でも、電流増幅器６のゲインを上昇させたことに
よる影響を電流制限抵抗３６によって回避できる。即ち
、時定数設定端子７０の電位レベルはトランジスタ４８
のベース、即ちＰ点で設定される上限レベルｖＨ及び下
限レベルＶＬの範囲内に固定される等、発振のラッチ状
態の発生を効果的に除くことができる。従って、電流増
幅器６の増幅ゲインを上昇させ、第１図に示すＦＭステ
レオ復調器を構成するＰＬＬ回路のキャプチャレンジを
広くし、且つロックレンジに制限を与えることにより、
ノイズ等による誤動作を取り除き、さらに、電源電圧の
供給、遮断時の過渡期に発生している異常音を抑制でき
、安定したＦＭステレオ復調を行うことができる。特に
、周囲温度の上昇に伴う発振周波数の変動や、電源電圧
の変動による誤動作の発生を未然に防止し、安定した復
調出力を得られ、駆動電圧の低下時にも安定動作を確保
することができ、駆動電圧の低圧化をも図ることができ
る。
以上説明したようにこの発明によれば、電流増幅器の出
力を電流制限抵抗を介して電圧制御発振器に与えるよう
にしたので、電流増幅器の増幅ゲインの上昇に伴う悪影
響を除くことができ、電流増幅器の増幅ゲインの上昇に
より、キャプチャレンジを広くすることができ、ループ
ゲインの増加で安定したＦＭステレオ復調動作を得るこ
とができる。
力を電流制限抵抗を介して電圧制御発振器に与えるよう
にしたので、電流増幅器の増幅ゲインの上昇に伴う悪影
響を除くことができ、電流増幅器の増幅ゲインの上昇に
より、キャプチャレンジを広くすることができ、ループ
ゲインの増加で安定したＦＭステレオ復調動作を得るこ
とができる。
第１図は一般的なＦＭステレオ復調器を示すブロック図
、第２図はキャプチャレンジ及びロックレンジを示す説
明図、第３図はこの発明のＦＭステレオ復調器の実施例
を示す回路図である。 ６・・・電流増幅器、８・・・電圧制御発振器、３６・
・・電流制限抵抗、７４・・・時定数回路。
、第２図はキャプチャレンジ及びロックレンジを示す説
明図、第３図はこの発明のＦＭステレオ復調器の実施例
を示す回路図である。 ６・・・電流増幅器、８・・・電圧制御発振器、３６・
・・電流制限抵抗、７４・・・時定数回路。
Claims (1)
- 電流増幅器の出力によって発振周波数が制御される電圧
制御発振器の時定数回路に、電流制限抵抗を介して前記
電流増幅器の出力を与えることを特徴とするＦＭステレ
オ復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119962A JPH0638594B2 (ja) | 1983-06-30 | 1983-06-30 | Ｆｍステレオ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119962A JPH0638594B2 (ja) | 1983-06-30 | 1983-06-30 | Ｆｍステレオ復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010935A true JPS6010935A (ja) | 1985-01-21 |
| JPH0638594B2 JPH0638594B2 (ja) | 1994-05-18 |
Family
ID=14774507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119962A Expired - Lifetime JPH0638594B2 (ja) | 1983-06-30 | 1983-06-30 | Ｆｍステレオ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549616U (ja) * | 1991-11-29 | 1993-06-29 | 株式会社イナックス | 梱包材 |
| JPH05294339A (ja) * | 1992-04-13 | 1993-11-09 | Iwaki Packs Kk | 仕切体の製造方法及びその装置 |
| JPH06303050A (ja) * | 1993-04-09 | 1994-10-28 | Nec Corp | 電流出力回路 |
-
1983
- 1983-06-30 JP JP58119962A patent/JPH0638594B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0549616U (ja) * | 1991-11-29 | 1993-06-29 | 株式会社イナックス | 梱包材 |
| JPH05294339A (ja) * | 1992-04-13 | 1993-11-09 | Iwaki Packs Kk | 仕切体の製造方法及びその装置 |
| JPH06303050A (ja) * | 1993-04-09 | 1994-10-28 | Nec Corp | 電流出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638594B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485312A (en) | Hysteresis circuit | |
| JP3333283B2 (ja) | 位相ロック・ループにおけるチャージ・ポンプ | |
| JP3193805B2 (ja) | Ｐｌｌ回路 | |
| US6111469A (en) | Charge pumping circuit and PLL frequency synthesizer | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JP4065423B2 (ja) | チャージポンプ、クロック再生回路及びレシーバー | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP2743133B2 (ja) | 位相検出器 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JP2608108B2 (ja) | 位相同期回路 | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JPH05276031A (ja) | 周波数シンセサイザ | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP2000224034A (ja) | Ｐｌｌ回路 | |
| JPH0227635Y2 (ja) | ||
| JPH0342009B2 (ja) | ||
| JPH04603Y2 (ja) | ||
| KR0183809B1 (ko) | 병렬 커런트 싱크 구조의 전압제어 발진기를 이용한 에프.엠 검파회로 | |
| JPH0320091B2 (ja) | ||
| JPS6321392B2 (ja) | ||
| JPS5912826Y2 (ja) | 発振器 |