JPH06303050A

JPH06303050A - 電流出力回路

Info

Publication number: JPH06303050A
Application number: JP5083185A
Authority: JP
Inventors: Eiji Shinozaki; 英二篠▲崎▼
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-04-09
Filing date: 1993-04-09
Publication date: 1994-10-28

Abstract

(57)【要約】【目的】整定時間を短くするために、時定数素子への充
放電電流を定常時より倍増させる回路を提供する。【構成】トランジスタＱ１３およびＱ１５ならびに抵抗
Ｒ１１およびＲ１３によって構成されるカレントミラー
回路の出力側に、トランジスタＱＡ１１を追加しトラン
ジスタＱ１３の電流が一定値以下の場合はトランジスタ
ＱＡ１１がオフし、一定値以上になった場合トランジス
タＱＡ１１がオンして、トランジスタＱ１５の電流に加
算する。この構成で状態変化時の整定時間を短くでき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電流出力回路に関し、
特に、帰還回路のループ中に存在する電流出力回路で、
定常状態時は出力電流が小さく、過渡状態時には電流を
増倍させて、帰還回路のループを素早く定常状態に引き
込む機能を持つ電流出力回路に関する。

【０００２】

【従来の技術】従来、各種のオフセットキャンセル回路
に用いられる帰還ループやＰＬＬにおいて、そのループ
内に一定の時定数を持たせる場合、図３に示すような電
流出力回路を用いる。

【０００３】図３を参照して従来の電流出力回路につい
て説明する。

【０００４】まず、二つの信号入力ＩＮＡおよびＩＮＢ
を持った信号処理系Ａは、誤差出力ＥＯＸ，ＥＯＹと帰
還ループのための入力ＬＩＮを持っている。信号処理系
Ａの入力ＬＩＮの電位が高くなると、誤差出力ＥＯＸの
電位が高くなり誤差出力ＥＯＹの電位が低くなるように
動作し、また、信号処理系Ａの入力ＬＩＮの電位が低く
なると、誤差出力ＥＯＸの電位が低くなり誤差出力ＥＯ
Ｙの電位が高くなるように動作する。ここでは、信号処
理系Ａの信号出力は、省略している。

【０００５】ＮＰＮタイプのトランジスタＱ１１および
Ｑ１２は、エミッタ接地の差動増幅器Ｄ１１を構成して
おり、そのエミッタの共通接続点と接地端子ＧＮＤの間
には、定電流源Ｉ１１が接続されている。トランジスタ
Ｑ１１およびＱ１２のそれぞれのベースは、誤差出力Ｅ
ＯＸ，ＥＯＹに接続されている。差動増幅器Ｄ１１の一
方の出力であるトランジスタＱ１１のコレクタは、ＰＮ
ＰタイプであるトランジスタＱ１３のコレクタとベース
の共通接続点に接続され、差動増幅器Ｄ１１の他方の出
力であるトランジスタＱ１２のコレクタは、ＰＮＰタイ
プであるトランジスタＱ１４のコレクタとベースの共通
接続点に接続されている。

【０００６】ＰＮＰタイプであるトランジスタＱ１３お
よびＱ１５ならびに抵抗Ｒ１１およびＲ１３によって第
１のカレントミラー回路が構成され、ＰＮＰタイプであ
るトランジスタＱ１４およびＱ１６ならびに抵抗Ｒ１２
およびＲ１４によって、第２のカレントミラー回路が構
成されている。トランジスタＱ１５からの第１のカレン
トミラー回路の電流出力は、ＮＰＮタイプであるトラン
ジスタＱ１７およびＱ１８で構成される第３のカレント
ミラー回路の入力であるトランジスタＱ１７のコレクタ
電極とベース電極の共通接続点に入力される。この第３
のカレントミラー回路の出力であるトランジスタＱ１８
のコレクタ電極と第２のカレントミラー回路の出力であ
るトランジスタＱ１６のコレクタ電極とが接続されてお
り、その接続点と接地端子ＧＮＤとの間に容量Ｃ１１が
接続されている。また、その接続点は、信号処理系Ａの
入力ＬＩＮにも接続されている。ここで、前述の第１〜
第３のカレントミラー回路のミラー比は、１対１に設定
される。

【０００７】次に、この従来の電流出力回路の動作につ
いて説明する。

【０００８】通常の定常状態では電位差の生じていない
信号処理系Ａの誤差出力ＥＯＸ，ＥＯＹに、何らかの原
因で電位差が生じたとする。この電位差は、誤差出力Ｅ
ＯＸがＥＯＹより高い電位とし、温度変化によるドリフ
トのように徐々に差が生じたものとする。すると、差動
増幅器Ｄ１１の状態がアンバランスになり、バランス時
には１対１に分配されていた定電流源Ｉ１１の電流ｉ１
１はトランジスタＱ１１のコレクタ電流が多くなるよう
に分配され、トランジスタＱ１２のコレクタ電流が少な
くなるように分配される。これらの電流は、各カレント
ミラー回路によって反転され、トランジスタＱ１６のコ
レクタ電極とトランジスタＱ１８のコレクタ電極との接
続点に各々達する。この場合、トランジスタＱ１８のコ
レクタ電流がトランジスタＱ１６のコレクタ電流より大
きいため、足りない電流は容量Ｃ１１から供給されるこ
とになる。すると、容量Ｃ１１に蓄積されている電荷が
少なくなり、容量Ｃ１１の両端の電位差が小さくなっ
て、信号処理系Ａの入力ＬＩＮの電位が下がる。上述の
ように、入力ＬＩＮの電位が下がると、誤差出力ＥＯＸ
の電位は下がり誤差出力ＥＯＹの電位は上がるように動
作するから、誤差出力ＥＯＸ，ＥＯＹの電位差がなくな
りバランスを回復する。

【０００９】逆に、誤差出力ＥＯＹがＥＯＸより高い電
位の場合は、トランジスタＱ１６のコレクタ電流がトラ
ンジスタＱ１８のコレクタ電流より大きくなり、余った
電流を容量Ｃ１１に流し込む。すると、容量Ｃ１１の蓄
積電荷が多くなり、両端の電位差が大きくなって信号処
理系Ａの入力ＬＩＮの電位が高くなる。したがって、入
力ＬＩＮの電位が上がると、誤差出力ＥＯＸの電位は上
がり誤差出力ＥＯＹの電位は下がるように動作するか
ら、誤差出力ＥＯＸ，ＥＯＹの電位差がなくなりバラン
スを回復する。

【００１０】誤差出力ＥＯＸ，ＥＯＹの電位が等しい場
合、差動増幅器Ｄ１１はバランスし、定電流源Ｉ１１の
電流ｉ１１は、トランジスタＱ１１およびＱ１２のそれ
ぞれのコレクタ電流が等しくなるように分配される。よ
って、トランジスタＱ１６とＱ１８のコレクタ電流が等
しくなり、容量Ｃ１１に電流が流れ込んだり、容量Ｃ１
１から電流が流れ出したりはしない。

【００１１】また、トランジスタＱ１６とＱ１８のコレ
クタ電流の値は、定電流源Ｉ１１の電流ｉ１１の半分と
なる。

【００１２】

【発明が解決しようとする課題】状態の変化が徐々に生
ずる場合における動作は、従来技術の項で述べた通りで
ある。しかしながら、信号処理系Ａの信号入力をＩＮＡ
からＩＮＢに切り換える等の過渡状態の時は、誤差出力
ＥＯＸ，ＥＯＹの電位差が非常に大きくなり、差動増幅
器Ｄ１１の作動許容入力電位差を越えると、定電流源Ｉ
１１の電流は、差動増幅器Ｄ１１を構成しているトラン
ジスタＱ１１またはＱ１２のどちらか一方だけ流れるよ
うになる。今この電位差は、誤差出力ＥＯＸがＥＯＹよ
り高いとすると、トランジスタＱ１１に定電流源Ｉ１１
の電流ｉ１１が全て流れる。

【００１３】したがって、前述の通り、トランジスタＱ
１６のコレクタからは電流は全く出力されず、トランジ
スタＱ１８のコレクタには定電流源Ｉ１１と同じ大きさ
の電流が、全て容量Ｃ１１から供給される。よって、容
量Ｃ１１の両端の電位差の変化の速さは、以下の式で表
される。

【００１４】ｄＶ／ｄｔ＝−ｉ１１／ｃ１１…（１）ここでは、ｉ１１は定電流源Ｉ１１の電流値、ｃ１１は
容量Ｃ１１の容量値を表すとする。

【００１５】この値が、入力ＬＩＮの変化の速さの最大
値となる。つまり、この帰還系の過渡状態からの整定時
間ｔは、この値によって制限されることになる。

【００１６】この整定時間ｔを短くするためには、前記
電位差の変化応答の速さを速くすれば良い。このために
は、（１）式から分かるように、定電流源Ｉ１１の電流
値ｉ１１を大きくするか、容量Ｃ１１の容量値ｃ１１を
小さくすれば良いが、二つの値ともこの系の時定数を決
定しているため、変更はできない。また例えば、容量Ｃ
１１への充電電流を増やすために、定電流源Ｉ１１の電
流値を増やしたり、トランジスタＱ１３およびＱ１５な
らびにトランジスタＱ１４およびＱ１６によるカレント
ミラー回路のミラー比を変えてトランジスタＱ１６とＱ
１８の各々のコレクタ電流からの出力電流を増やすと、
定常状態での消費電流が増加してしまう、という欠点が
あった。

【００１７】したがって、本発明の目的は、定常状態で
の系の時定数を変更せず、定常状態の出力電流を増さな
い整定時間の短い電流出力回路を提供することにある。

【００１８】

【課題を解決するための手段】本発明の電流出力回路
は、差動入力信号をそれぞれの入力に受ける第１および
第２のトランジスタから成る差動増幅器と、前記第１の
トランジスタの信号出力端にその入力端を接続する第１
のカレントミラー回路と、前記第２のトランジスタの信
号出力端にその入力端を接続する第２のカレントミラー
回路と、前記第１のカレントミラー回路の出力端をその
入力端に接続し前記第２のカレントミラー回路の出力端
をその出力端に接続する第３のカレントミラー回路とか
ら成り前記第３のカレントミラー回路の出力端を出力端
子に接続してこの出力端子から出力電流を出力する電流
出力回路において、前記第１および前記第２のカレント
ミラー回路のそれぞれの出力過渡電流を制御して前記第
３のカレントミラー回路の出力電流を制御する過渡電流
制御回路を有する構成である。

【００１９】また、本発明の電流出力回路は、前記第１
のカレントミラー回路は、前記第１のカレントミラー回
路の入力端にそのベースとコレクタとを接続し第１の抵
抗を介して第１の電源端子にそのエミッタを接続する第
３のバイポーラトランジスタと、前記第３のトランジス
タのベースおよびコレクタにそのベースを接続し第３の
抵抗を介して前記第１の電源端子にそのエミッタを接続
し前記第１のカレントミラー回路の出力端にそのコレク
タを接続する第５のバイポーラトランジスタとから成
り、前記過渡電流制御回路は、前記第５のトランジスタ
のベースと前記第１の電源端子との電位差が一定の値よ
り小さい場合には実質的にオフし前記第５のトランジス
タのベースと前記第１の電源端子の電位差が一定の値よ
り大きい場合には実質的にオンする構成であり、前記第
１のカレントミラー回路の出力電流を前記第５のトラン
ジスタのコレクタ電流と前記過渡電流制御回路の回路電
流との和とする構成とすることもできる。

【００２０】さらに、本発明の電流出力回路は、前記過
渡電流制御回路は、前記第５のトランジスタのエミッタ
と前記第３の抵抗との接続点にそのベースを接続し前記
第１の電源端子にそのエミッタを接続し前記第５のトラ
ンジスタのコレクタにそのコレクタを接続する第９のバ
イポーラトランジスタで構成することもできる。

【００２１】また、本発明の電流出力回路は、前記第２
のカレントミラー回路は、前記第２のカレントミラー回
路の入力端にそのベースとコレクタとを接続し第２の抵
抗を介して第１の電源端子にそのエミッタを接続する第
４のバイポーラトランジスタと、前記第４のトランジス
タのベースおよびコレクタにそのベースを接続し第４の
抵抗を介して前記第１の電源端子にそのエミッタを接続
し前記第２のカレントミラー回路の出力端にそのコレク
タを接続する第６のバイポーラトランジスタとから成
り、前記過渡電流制御回路は、前記第６のトランジスタ
のベースと前記第１の電源端子との電位差が一定の値よ
り小さい場合には実質的にオフし前記第６のトランジス
タのベースと前記第１の電源端子との電位差が一定の値
より大きい場合には実質的にオンする構成であり、前記
第２のカレントミラー回路の出力電流を前記第６のトラ
ンジスタのコレクタ電流と前記過渡電流制御回路の回路
電流との和とする構成とすることもできる。

【００２２】またさらに、本発明の電流出力回路は、前
記過渡電流制御回路は、前記第６のトランジスタのエミ
ッタと前記第４の抵抗との接続点にそのベースを接続し
前記第１の電源端子にそのエミッタを接続し前記第６の
トランジスタのコレクタにそのコレクタを接続する第１
０のバイポーラトランジスタで構成することもできる。

【００２３】さらに、本発明の電流出力回路は、前記第
１のカレントミラー回路は、前記１のカレントミラー回
路の入力端にそのベースとコレクタとを接続し第１の抵
抗を介して第１の電源端子にそのエミッタを接続する第
３のバイポーラトランジスタと、前記第３のトランジス
タのベースおよびコレクタにそのベースを接続し第３の
抵抗を介して前記第１の電源端子にそのエミッタを接続
し前記第１のカレントミラー回路の出力端にそのコレク
タを接続する第５のバイポーラトランジスタとから成
り、前記過渡電流制御回路は、前記第５のトランジスタ
のベースと前記第１の電源端子との電位差が一定の値よ
り小さい場合にはそれぞれ実質的にオフし前記第５のト
ランジスタのベースと前記第１の電源端子との電位差が
一定の値より大きい場合にはそれぞれ実質的にオンする
第１１および第１３のバイポーラトランジスタとを有
し、前記第１１のトランジスタは、前記第５のトランジ
スタのエミッタと前記第３の抵抗との接続点にそのベー
スを接続し前記第１の電源端子にそのエミッタを接続す
る構成とし、前記第１３のトランジスタは、前記第１１
のトランジスタのコレクタにそのベースを接続し前記第
１の電源端子にそのコレクタを接続し前記第５のトラン
ジスタのコレクタにそのエミッタを接続する構成とし
て、前記第１のカレントミラー回路の出力電流を前記第
５のトランジスタのコレクタ電流および前記第１３のト
ランジスタのエミッタ電流の和とする構成とすることも
できる。

【００２４】さらに、本発明の電流出力回路は、前記第
２のカレントミラー回路は、前記第２のカレントミラー
回路の入力端にそのベースとコレクタとを接続し第２の
抵抗を介して第１の電源端子にそのエミッタを接続する
第４のバイポーラトランジスタと、前記第４のトランジ
スタのベースおよびコレクタにそのベースを接続し第４
の抵抗を介して前記第１の電源端子にそのエミッタを接
続し前記第２のカレントミラー回路の出力端にそのコレ
クタを接続する第６のバイポーラトランジスタとから成
り、前記過渡電流制御回路は、前記第６のトランジスタ
のベースと前記第１の電源端子との電位差が一定の値よ
り小さい場合にはそれぞれ実質的にオフし前記第６のト
ランジスタのベースと前記第１の電源端子との電位差が
一定の値より大きい場合にはそれぞれ実質的にオンする
第１２および第１４のバイポーラトランジスタとを有
し、前記第１２のトランジスタは、前記第６のトランジ
スタのエミッタと前記第４の抵抗との接続点にそのベー
スを接続し前記第１の電源端子にそのエミッタを接続す
る構成とし、前記第１４のトランジスタは、前記第１２
のトランジスタのコレクタにそのベースを接続し前記第
１の電源端子にそのコレクタを接続し前記第６のトラン
ジスタのコレクタにそのエミッタを接続する構成とし
て、前記第２のカレントミラー回路の出力電流を前記第
６のトラジスタのコレクタ電流および前記１４のトラン
ジスタのエミッタ電流の和とする構成とすることもでき
る。

【００２５】さらに、本発明の出力電流回路は、前記出
力端子に、抵抗およびリアクタンス素子によって構成さ
れる時定数を決定するための回路が接続されている構成
とすることもできる。

【００２６】

【実施例】本発明の第１の実施例の電流出力回路の回路
図を示す図１を参照すると、本発明の第１の実施例の電
流出力回路は、従来技術の電流出力回路にＰＮＰタイプ
のトランジスタＱＡ１１とＱＡ１２とで構成される過渡
電流制御回路１を付加する以外は、従来技術の電流出力
回路と同じ構成であり、同一構成要素には同一参照符号
が付してある。

【００２７】このＰＮＰタイプであるトランジスタＱＡ
１１は、エミッタ電極を電源端子ＶＣＣに、ベース電極
をトランジスタＱ１５のエミッタ電極と抵抗Ｒ１３の接
続点に、コレクタ電極をトランジスタＱ１５のコレクタ
電極に接続する構成である。また、ＰＮＰタイプである
ＱＡ１２も同様に、エミッタ電極を電源端子ＶＣＣに、
ベース電極をトランジスタＱ１６と抵抗Ｒ１４の接続点
に、コレクタ電極をトランジスタＱ１６のコレクタ電極
に接続する。

【００２８】ここで、定電流源Ｉ１１，抵抗Ｒ１１とＲ
１２，抵抗Ｒ１３とＲ１４の値は、次のようになるよう
に設計されている。

【００２９】すなわち、差動増幅器Ｄ１１の二つの入力
間に電位差が生じ定電流源Ｉ１１の電流の２／３〜３／
４以上（以降の説明では、２／３以上として説明する）
が抵抗Ｒ１１またはＲ１２に流れたとき、抵抗Ｒ１３ま
たはＲ１４での電圧降下が、トランジスタＱＡ１１また
はＱＡ１２がオンするベース・エミッタ間電圧（一般に
約０．７Ｖ）以上になるように設計される。

【００３０】次に、本発明の第１の実施例の電流出力回
路の動作について説明する。

【００３１】まず、信号処理系Ａの誤差出力ＥＯＸとＥ
ＯＹの電位差が小さく、差動増幅器Ｄ１１の出力電流、
つまり、トランジスタＱ１１またはＱ１２のコレクタ電
流がどちらも定電流源Ｉ１１の２／３未満の電流しか流
していないときは、この実施例の電流出力回路は、トラ
ンジスタＱＡ１１とＱＡ１２とはオンせず、従来技術の
電流出力回路と同様な動作をするので詳細な説明は省略
する。

【００３２】次に、信号処理系Ａの誤差出力ＥＯＸとＥ
ＯＹの電位差が大きく、差動増幅器Ｄ１１の出力電流、
つまり、トランジスタＱ１１またはＱ１２のコレクタ電
流のどちらかが定電流源Ｉ１１の２／３以上の電流を流
しているときの動作について説明する。上記説明と同様
に、誤差出力のＥＯＸの電位がＥＯＹの電位より高いと
する。

【００３３】この場合、定電流源Ｉ１１の電流の２／３
以上が、差動増幅器Ｄ１１のトランジスタＱ１１のコレ
クタ電流となっている。この電流は、トランジスタＱ１
３のコレクタ電流となり抵抗Ｒ１１に流れる電流となる
ため、抵抗Ｒ１１には定電流源Ｉ１１の２／３以上の電
流が流れている。前述の回路構成で述べたように、抵抗
Ｒ１１に定電流源Ｉ１１の２／３以上の電流が流れる
と、抵抗Ｒ１３での電圧降下が、トランジスタＱＡ１１
がオンするベース・エミッタ間電圧を越える。

【００３４】よって、トランジスタＱＡ１１がオンし、
電源ＶＣＣからトランジスタＱＡ１１を通って電流が、
第１のカレントミラー回路の出力電流であるトランジス
タＱ１５のコレクタ電流と加算される。この加算された
電流は、トランジスタＱ１７およびＱ１８で構成される
第３のカレントミラー回路で反転され、トランジスタＱ
１８のコレクタ電流となる。

【００３５】一方、トランジスタＱ１２のコレクタ電流
は、定電流源Ｉ１１の１／３以下で、この電流は、トン
ランジスタＱ１４のコレクタ電流となり抵抗Ｒ１２を流
れる。抵抗Ｒ１２には定電流源Ｉ１１の２／３未満の電
流しか流れていないので、トランジスタＱＡ１２はオン
せず、第２のカレントミラー回路の出力電流は、トラン
ジスタＱ１６のコレクタからトランジスタＱ１２のコレ
クタ電流と同じ値の電流が出力される。

【００３６】よって、トランジスタＱ１６のコレクタ電
流とトランジスタＱ１８のコレクタ電流の差は、定電流
源Ｉ１１の電流値の１／３以上にトランジスタＱＡ１１
のコレクタ電流を加えた値になる。その電流で容量Ｃ１
１の電荷を放電し、容量Ｃ１１の両端の電位差を小さく
する。

【００３７】このときの容量Ｃ１１両端の電位差の変化
の応答の速さは、以下の式で表される。

【００３８】ｄＶ／ｄｔ＝−（ｉ１１＋ｉＡ１１）／ｃ１１…（２）ここでは、ｉ１１は定電流源Ｉ１１の電流値、ｉＡ１１
はトランジスタＱＡ１１のコレクタ電流、ｃ１１は容量
Ｃ１１の容量値を表すとする。

【００３９】トランジスタＱＡ１１のコレクタ電流ｉＡ
１１は、電流ｉ１１の１０倍程度になるように容易に設
計できる。

【００４０】したがって、容量Ｃ１１の両端の電位差の
変化の速さは、１０倍以上になる。また、この間、消費
電流は、トランジスタＱＡ１１のコレクタ電流ｉＡ１１
の分だけ大きくなる。

【００４１】この後、帰還により誤差出力ＥＯＸ，ＥＯ
Ｙの電位差が小さくなって、トランジスタＱ１１のコレ
クタ電流、トランジスタＱ１２のコレクタ電流ともに定
電流源Ｉ１１の２／３以下になると、トランジスタＱＡ
１１はオフしトランジスタＱＡ１１の電流の加算は行わ
れなくなり、消費電流は、定常状態と等しくなる。

【００４２】なお、差動増幅器Ｄ１１の二つの入力間に
電位差が生じ定電流源Ｉ１１の電流の２／３〜３／４以
上が抵抗Ｒ１１またはＲ１２に流れたとき、抵抗Ｒ１３
またはＲ１４での電圧降下が、トランジスタがオンする
ベース・エミッタ間電圧（一般に約０．７Ｖ）以上にな
るように設計すると述べたが、この電流の配分比は設計
事項であり、１／２を越え１未満であればどのような配
分比であってもかまわない。

【００４３】次に、本発明の第２の実施例の電流出力回
路を説明する。

【００４４】図３を参照すると、この第２の実施例の出
力電流回路は、第１の実施例における過渡電流制御回路
１の構成要素トランジスタＱＡ１１およびＱＡ１２をそ
れぞれダーリントン接続するＰＮＰタイプであるトラン
ジスタＱＡ２１とＮＰＮタイプであるトランジスタＱＡ
２３およびＰＮＰタイプであるトランジスタＱＡ２２と
ＮＰＮタイプであるトランジスタＱＡ２４に置き代えて
構成する過渡電流制御回路２以外は本発明の第１の実施
例の出力電流回路と同じ構成で、同一の構成要素には同
一参照符号が付してある。

【００４５】この第２の実施例の電流出力回路の基本的
な動作は、第１の実施例の電流出力回路と同様である
が、第１の実施例におけるトランジスタＱＡ１１および
ＱＡ１２をそれぞれダーリントン接続にしたため、加算
される電流がより大きくなり、容量Ｃ１１の両端の電位
差の変化の応答が、さらに速くなる。

【００４６】本発明の電流出力回路では、トランジスタ
Ｑ１３およびＱ１５ならびにトランジスタＱ１４および
Ｑ１６による第１および第２のカレントミラー回路に、
入力電流が一定以上になるとカレントミラー比とは無関
係に出力電流を増加させる過渡電流制御回路を付加し、
容量Ｃ１１の両端の電位差の変化の応答を速くする事
で、定常状態での系の時定数と消費電流を変更せずに、
過渡状態での整定時間ｔを短くできる。

【００４７】具体的には、カレントミラー回路の出力側
にある抵抗Ｒ１３およびＲ１４に並列にトランジスタの
ベース・エミッタ間を接続し、抵抗Ｒ１３またはＲ１４
に流れる電流値が一定以上になり、その抵抗での電圧降
下が付加したトランジスタがオンするベース・エミッタ
間電圧を越えると、付加したトランジスタがオンし、こ
の電流が各々のカレントミラー回路の出力電流に加算さ
れて、電流が倍増される。

【００４８】第１の実施例および第２の実施例共にトラ
ンジスタのタイプは、ＮＰＮタイプのトランジスタとＰ
ＮＰタイプのトランジスタを逆にしても全く支障がな
い。

【００４９】また、本発明の実施例をバイポーラトラン
ジスタを用いて説明したが、ＮＰＮタイプのトランジス
タの代わりＮｃｈタイプのＭＯＳトランジスタを、ＰＮ
Ｐタイプのトランジスタの代わりにＰｃｈタイプのＭＯ
Ｓトランジスタを用いても同様の効果が得られることは
当業者なら容易に想到し得る。

【００５０】

【発明の効果】以上説明したように、本発明の電流出力
回路を用いれば、各種のオフセットキャンセル回路に用
いられる帰還ループやＰＬＬにおいて、そのループ内に
時定数を持たせる場合に、温度変化によるドリフトのよ
うに徐々に差が生じた場合には、ループ内の時定数を変
化させることなくかつ低消費電流で差を修正できること
に加えて、モード切り換えや入力切り換え等のように瞬
時に大きく差が生じた場合にも、素早く応答し、差を修
正できる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の電流増倍回路の回路図
である。

【図２】本発明の第２の実施例の増倍回路の回路図であ
る。

【図３】従来例の電流倍増回路の回路図である。

【符号の説明】

１，２過渡電流制御回路Ａ信号処理系ＩＮＡ，ＩＮＢ信号処理系の信号入力端子ＥＯＸ，ＥＯＹ信号処理系の誤差出力端子ＬＩＮ信号処理系の帰還入力端子ＶＣＣ電源端子ＧＮＤ接地端子Ｄ１１差動増幅器Ｉ１１定電流源ｉ１１，ｉＡ１１過渡電流値Ｃ１１容量ｃ１１容量値Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４抵抗Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ
１７，Ｑ１８，ＱＡ１１，ＱＡ１２，ＱＡ２１，ＱＡ２
２，ＱＡ２３，ＱＡ２４トランジスタ

Claims

【特許請求の範囲】

【請求項１】差動入力信号をそれぞれの入力に受ける
第１および第２のトランジスタから成る差動増幅器と、
前記第１のトランジスタの信号出力端にその入力端を接
続する第１のカレントミラー回路と、前記第２のトラン
ジスタの信号出力端にその入力端を接続する第２のカレ
ントミラー回路と、前記第１のカレントミラー回路の出
力端をその入力端に接続し前記第２のカレントミラー回
路の出力端をその出力端に接続する第３のカレントミラ
ー回路とから成り前記第３のカレントミラー回路の出力
端を出力端子に接続してこの出力端子から出力電流を出
力する電流出力回路において、前記第１および前記第２
のカレントミラー回路のそれぞれの出力過渡電流を制御
して前記第３のカレントミラー回路の出力電流を制御す
る過渡電流制御回路を有することを特徴とする電流出力
回路。
【請求項２】前記第１のカレントミラー回路は、前記
第１のカレントミラー回路の入力端にそのベースとコレ
クタとを接続し第１の抵抗を介して第１の電源端子にそ
のエミッタを接続する第３のバイポーラトランジスタ
と、前記第３のトランジスタのベースおよびコレクタに
そのベースを接続し第３の抵抗を介して前記第１の電源
端子にそのエミッタを接続し前記第１のカレントミラー
回路の出力端にそのコレクタを接続する第５のバイポー
ラトランジスタとから成り、前記過渡電流制御回路は、
前記第５のトランジスタのベースと前記第１の電源端子
との電位差が一定の値より小さい場合には実質的にオフ
し前記第５のトランジスタのベースと前記第１の電源端
子との電位差が一定の値より大きい場合には実質的にオ
ンする構成であり、前記第１のカレントミラー回路の出
力電流を前記第５のトラジスタのコレクタ電流と前記過
渡電流制御回路の回路電流との和とする構成であること
を特徴とする請求項１記載の電流出力回路。
【請求項３】前記過渡電流制御回路は、前記第５のト
ランジスタのエミッタと前記第３の抵抗との接続点にそ
のベースを接続し前記第１の電源端子にそのエミッタを
接続し前記第５のトランジスタのコレクタにそのコレク
タを接続する第９のバイポーラトランジスタで構成する
ことを特徴とする請求項１または２記載の電流出力回
路。
【請求項４】前記第２のカレントミラー回路は、前記
第２のカレントミラー回路の入力端にそのベースとコレ
クタとを接続し第２の抵抗を介して第１の電源端子にそ
のエミッタを接続する第４のバイポーラトランジスタ
と、前記第４のトランジスタのベースおよびコレクタに
そのベースを接続し第４の抵抗を介して前記第１の電源
端子にそのエミッタを接続し前記第２のカレントミラー
回路の出力端にそのコレクタを接続する第６のバイポー
ラトランジスタとから成り、前記過渡電流制御回路は、
前記第６のトランジスタのベースと前記第１の電源端子
との電位差が一定の値より小さい場合には実質的にオフ
し前記第６のトランジスタのベースと前記第１の電源端
子との電位差が一定の値より大きい場合には実質的にオ
ンする構成であり、前記第２のカレントミラー回路の出
力電流を前記第６のトランジスタのコレクタ電流と前記
過渡電流制御回路の回路電流との和とする構成であるこ
とを特徴とする請求項１，２または３記載の電流出力回
路。
【請求項５】前記過渡電流制御回路は、前記第６のト
ランジスタのエミッタと前記第４の抵抗との接続点にそ
のベースを接続し前記第１の電源端子にそのエミッタを
接続し前記第６のトランジスタのコレクタにそのコレク
タを接続する第１０のバイポーラトランジスタで構成す
ることを特徴とする請求項１，２，３または４記載の電
流出力回路。
【請求項６】前記第１のカレントミラー回路は、前記
第１のカレントミラー回路の入力端にそのベースとコレ
クタとを接続し第１の抵抗を介して第１の電源端子にそ
のエミッタを接続する第３のバイポーラトランジスタ
と、前記第３のトランジスタのベースおよびコレクタに
そのベースを接続し第３の抵抗を介して前記第１の電源
端子にそのエミッタを接続し前記第１のカレントミラー
回路の出力端にそのコレクタを接続する第５のバイポー
ラトランジスタとから成り、前記過渡電流制御回路は、
前記第５のトランジスタのベースと前記第１の電源端子
との電位差が一定の値より小さい場合にはそれぞれ実質
的にオフし前記第５のトランジスタのベースと前記第１
の電源端子との電位差が一定の値より大きい場合にはそ
れぞれ実質的にオンする第１１および第１３のバイポー
ラトランジスタとを有し、前記第１１のトランジスタ
は、前記第５のトランジスタのエミッタと前記第３の抵
抗との接続点にそのベースを接続し前記第１の電源端子
にそのエミッタを接続する構成とし、前記第１３のトラ
ンジスタは、前記第１１のトランジスタのコレクタにそ
のベースを接続し前記第１の電源端子にそのコレクタを
接続し前記第５のトランジスタのコレクタにそのエミッ
タを接続する構成として、前記第１のカレントミラー回
路の出力電流を前記第５のトランジスタのコレクタ電流
および前記第１３のトランジスタのエミッタ電流の和と
する構成であることを特徴とする請求項１，４または５
記載の電流出力回路。
【請求項７】前記第２のカレントミラー回路は、前記
第２のカレントミラー回路の入力端にそのベースとコレ
クタとを接続し第２の抵抗を介して第１の電源端子にそ
のエミッタを接続する第４のバイポーラトランジスタ
と、前記第４のトランジスタのベースおよびコレクタに
そのベースを接続し第４の抵抗を介して前記第１の電源
端子にそのエミッタを接続し前記第２のカレントミラー
回路の出力端にそのコレクタを接続する第６のバイポー
ラトランジスタとから成り、前記過渡電流制御回路は、
前記第６のトランジスタのベースと前記第１の電源端子
との電位差が一定の値より小さい場合にはそれぞれ実質
的にオフし前記第６のトランジスタのベースと前記第１
の電源端子との電位差が一定の値より大きい場合にはそ
れぞれ実質的にオンする第１２および第１４のバイポー
ラトランジスタとを有し、前記第１２のトランジスタ
は、前記第６のトランジスタのエミッタと前記第４の抵
抗との接続点にそのベースを接続し前記第１の電源端子
にそのエミッタを接続する構成とし、前記第１４のトラ
ンジスタは、前記第１２のトランジスタのコレクタにそ
のベースを接続し前記第１の電源端子にそのコレクタを
接続し前記第６のトランジスタのコレクタにそのエミッ
タを接続する構成として、前記第２のカレントミラー回
路の出力電流を前記第６のトランジスタのコレクタ電流
および前記第１４のトランジスタのエミッタ電流の和と
する構成であることを特徴とする請求項１，２または３
記載の電流出力回路。
【請求項８】前記出力端子に、抵抗およびリアクタン
ス素子によって構成される時定数を決定するための回路
が接続されていることを特徴とする請求項１，２，３，
４，５，６または７記載の電流出力回路。