JPS6390213A - 自動モ−ド切換ｐｌｌ回路 - Google Patents
自動モ−ド切換ｐｌｌ回路Info
- Publication number
- JPS6390213A JPS6390213A JP61236464A JP23646486A JPS6390213A JP S6390213 A JPS6390213 A JP S6390213A JP 61236464 A JP61236464 A JP 61236464A JP 23646486 A JP23646486 A JP 23646486A JP S6390213 A JPS6390213 A JP S6390213A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- charge pump
- output
- pulse
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、周波数シンセサイザ等に使用する自動モード
切換ＰＬＬ （フェーズロックドループ）回路に関する
。
切換ＰＬＬ （フェーズロックドループ）回路に関する
。
従来の技術
第２図は従来の２モ一ドＰＬＬ回路の構成を示している
。第２図において１は基準発振器であり、この出力は２
の分周器に入力され、更に分周器２の出力はディジタル
型の位相比較器３の基準入力として加えられている。位
相比較器３の位相遅れ、進みの２つの出力はチャージポ
ンプ４に入力され、また位相比較器からの位相ロック信
号１０はスイッチ５の制御信号となっている。チャージ
ポンプ４の出力はローパスフィルタフに入力され、また
スイッチ５により、ローパスフィルタフの特性が可変さ
れるようになっている。ローパスフィルタフの出力は電
圧制御発振器６に入力され、電圧制御発振器６の出力は
、出力９として使用されると同時に分周器８に入力され
る。また、分周器８の出力は位相比較器３の比較入力に
入力されている。
。第２図において１は基準発振器であり、この出力は２
の分周器に入力され、更に分周器２の出力はディジタル
型の位相比較器３の基準入力として加えられている。位
相比較器３の位相遅れ、進みの２つの出力はチャージポ
ンプ４に入力され、また位相比較器からの位相ロック信
号１０はスイッチ５の制御信号となっている。チャージ
ポンプ４の出力はローパスフィルタフに入力され、また
スイッチ５により、ローパスフィルタフの特性が可変さ
れるようになっている。ローパスフィルタフの出力は電
圧制御発振器６に入力され、電圧制御発振器６の出力は
、出力９として使用されると同時に分周器８に入力され
る。また、分周器８の出力は位相比較器３の比較入力に
入力されている。
次に上記従来例の動作について説明する。第１図におい
てスイッチ５を除けば通常用いられているフェーズロッ
クループ回路であり、基準発振器１の発振周波数をｆＲ
，分周器２の分周比をＭ１分周器８の分周比をＮとすれ
ば出力９の周波数ｆ。
てスイッチ５を除けば通常用いられているフェーズロッ
クループ回路であり、基準発振器１の発振周波数をｆＲ
，分周器２の分周比をＭ１分周器８の分周比をＮとすれ
ば出力９の周波数ｆ。
は
またここで分周器２，８を可変分周器とし、Ｎ。
Ｍの値を変化することにより出力周波数ｆｏを変化させ
ることができる。このループの特性は、ルーフゲインと
ローパスフィルタフの伝達特性で表わすことができ、ロ
ーパスフィルタ７として第１図のようなＲＣフィルタを
用いるとループは２次ループとなる。
ることができる。このループの特性は、ルーフゲインと
ローパスフィルタフの伝達特性で表わすことができ、ロ
ーパスフィルタ７として第１図のようなＲＣフィルタを
用いるとループは２次ループとなる。
このときチャージポンプの電源電圧なＶｐ 、 ｖｃ。
の変調感度なＫｖとすると、ＰＬＬ応答を決定するωｎ
（自然周波数）とζ（ダンピング係数）は次式で表わ
される。
（自然周波数）とζ（ダンピング係数）は次式で表わ
される。
これより、スイッチ５でＲ２をショートすれば、ωｎは
大きくなり、ＰＬＬの固有周波数が上がることにより、
系の応答が早くなる。よって、ＰＬＬがロックしていな
い時は位相ロック信号１０によりスイッチ５をＯＮ Ｌ
、てやれば、より早＜ ＰＬＬの同期引き込みが実現す
る。またロックした時はスイッチ５はオーブンであり、
ωｎは小さくなるため、ノイズ抑圧、安定度の点で有利
となる。このようにフィルタ特性を切り換えることによ
り高速立上りと高ノイズ抑圧特性を両立させることがで
きる。
大きくなり、ＰＬＬの固有周波数が上がることにより、
系の応答が早くなる。よって、ＰＬＬがロックしていな
い時は位相ロック信号１０によりスイッチ５をＯＮ Ｌ
、てやれば、より早＜ ＰＬＬの同期引き込みが実現す
る。またロックした時はスイッチ５はオーブンであり、
ωｎは小さくなるため、ノイズ抑圧、安定度の点で有利
となる。このようにフィルタ特性を切り換えることによ
り高速立上りと高ノイズ抑圧特性を両立させることがで
きる。
発明が解決しようとする問題点
しかしながら、上記従来の２モ一ドＰＬＬ回路では、モ
ードにより、スインｆ５でフィルタフの伝達関数を変化
させるため、上記回路をＩＣ化する際にスイッチ５を外
付けする必要があり、回路を小型化しにくい欠点があっ
た。また、スイッチ５が、電圧制御発振器６に擾乱を与
え易い欠点があった。
ードにより、スインｆ５でフィルタフの伝達関数を変化
させるため、上記回路をＩＣ化する際にスイッチ５を外
付けする必要があり、回路を小型化しにくい欠点があっ
た。また、スイッチ５が、電圧制御発振器６に擾乱を与
え易い欠点があった。
さらに、スイッチ５が必要のためその制御回路を含め構
成が複雑化する問題点があった。
成が複雑化する問題点があった。
本発明はこのような従来の欠点を解決するものでありＩ
Ｃ化に向いた、擾乱を与えにくい優れた自動モード切換
ＰＬＬ回路を提供することを目的とするものである。
Ｃ化に向いた、擾乱を与えにくい優れた自動モード切換
ＰＬＬ回路を提供することを目的とするものである。
問題点を解決するための手段
本発明は上記問題点を解決するために、位相差パレスの
極性の正負に対応してそれぞれ動作する２個のスイッチ
ングトランジスタと時定数回路とを設け、位相差パルス
のパルス巾が広いとチャージポンプの駆動電流が大電流
に切換るように構成したものである。
極性の正負に対応してそれぞれ動作する２個のスイッチ
ングトランジスタと時定数回路とを設け、位相差パルス
のパルス巾が広いとチャージポンプの駆動電流が大電流
に切換るように構成したものである。
作 用
従って本発明によれば、ＰＬＬ回路のモード切換に合せ
てチャージポンプの駆動電流を切換えるためのスイッチ
が不要となり、自動的にモード切換えが行われる効果が
ある。
てチャージポンプの駆動電流を切換えるためのスイッチ
が不要となり、自動的にモード切換えが行われる効果が
ある。
実施例
第１図は本発明の一実施例におけるチャージポンプの構
成を示す図である。同図で、１４はチャージボン７；Ｔ
１． Ｔ２はＰＮＰのスイッチングトランジスタ、Ｔ３
．Ｔ４はＮＰＮスイッチングトランジスタ、Ｒ１”Ｒ４
は抵抗、ＣＩ、Ｃ２はコンデンサ、（ａ）。
成を示す図である。同図で、１４はチャージボン７；Ｔ
１． Ｔ２はＰＮＰのスイッチングトランジスタ、Ｔ３
．Ｔ４はＮＰＮスイッチングトランジスタ、Ｒ１”Ｒ４
は抵抗、ＣＩ、Ｃ２はコンデンサ、（ａ）。
（ｂ）は位相比較器３からの位相差パルスの入力端子で
、（ａ） 、 （ｂ）はそれぞれ負極性、正極性のパル
スが入力される。（Ｃ）はＶＣＯ６への出力パルスの端
子、Ｖｃｃ 、 Ｖｇは電源である。端子（ａ）からの
負極性のパルスに対しては、スイッチングトランジスタ
Ｔ１゜Ｔ２、抵抗Ｒｔ 、 Ｒ，２、コンデンサＣ１が
関係し、スイッチングトランジスタＴｌのベースには入
力端子（ａＪが、またスイッチングトランジスタＴｌの
エミッタと電源Ｖｃｃの間は抵抗Ｒ１，Ｒ２が接続され
、抵抗Ｒ１とＲ２の接続点はスイッチングトランジスタ
Ｔ２のベースが、さらに抵抗Ｒ１と並列にコンデンサＣ
１及びスイッチングトランジスタＴ２ のベースとエミ
ッタがいずれも接続されている。端子（ｂ）からの正極
性パルスに対してもスイッチングトランジスタＴａ 、
Ｔ４と抵抗Ｒ３，Ｒ４及びコンデンサＣ２が同様接続
され、スイッチングトランジスタＴ１〜Ｔ４のコレクタ
同志を共通接続して出力端子（Ｃ）から出力を取り出す
と共に、抵抗ＲＯとコンデンサＣＯの直列接続から成る
ローパスフィルタ１７がアースとの間に挿入されるよう
になっている。他の第２図と同様の符号は同一の名称を
表わすものとする。
、（ａ） 、 （ｂ）はそれぞれ負極性、正極性のパル
スが入力される。（Ｃ）はＶＣＯ６への出力パルスの端
子、Ｖｃｃ 、 Ｖｇは電源である。端子（ａ）からの
負極性のパルスに対しては、スイッチングトランジスタ
Ｔ１゜Ｔ２、抵抗Ｒｔ 、 Ｒ，２、コンデンサＣ１が
関係し、スイッチングトランジスタＴｌのベースには入
力端子（ａＪが、またスイッチングトランジスタＴｌの
エミッタと電源Ｖｃｃの間は抵抗Ｒ１，Ｒ２が接続され
、抵抗Ｒ１とＲ２の接続点はスイッチングトランジスタ
Ｔ２のベースが、さらに抵抗Ｒ１と並列にコンデンサＣ
１及びスイッチングトランジスタＴ２ のベースとエミ
ッタがいずれも接続されている。端子（ｂ）からの正極
性パルスに対してもスイッチングトランジスタＴａ 、
Ｔ４と抵抗Ｒ３，Ｒ４及びコンデンサＣ２が同様接続
され、スイッチングトランジスタＴ１〜Ｔ４のコレクタ
同志を共通接続して出力端子（Ｃ）から出力を取り出す
と共に、抵抗ＲＯとコンデンサＣＯの直列接続から成る
ローパスフィルタ１７がアースとの間に挿入されるよう
になっている。他の第２図と同様の符号は同一の名称を
表わすものとする。
次に上記実施例の動作について説明する。従来例とは第
２図のチャージポンプ４が同じ＜１４に、またローパス
フィルタ７が１７に置きかえられ、また位相ロック信号
１０を欠く以外は同様なので、同図を流用しながら動作
を説明する。位相比較器３からは基準発振器１とＶＣＯ
６の周波数を固定分周器２と可変分周器８の出力で比較
し、位相が遅れている場合は（ａｊから（ハ）パルスを
発生する。また、固定分局器２に対して可変分周器８の
位相が進んでいる場合は（ｂＪから（ト）パルスを発生
する。どちらの場合も位相差が大きいほどパルス幅が広
くなる。
２図のチャージポンプ４が同じ＜１４に、またローパス
フィルタ７が１７に置きかえられ、また位相ロック信号
１０を欠く以外は同様なので、同図を流用しながら動作
を説明する。位相比較器３からは基準発振器１とＶＣＯ
６の周波数を固定分周器２と可変分周器８の出力で比較
し、位相が遅れている場合は（ａｊから（ハ）パルスを
発生する。また、固定分局器２に対して可変分周器８の
位相が進んでいる場合は（ｂＪから（ト）パルスを発生
する。どちらの場合も位相差が大きいほどパルス幅が広
くなる。
位相比較器３から入力端子（ａ） 、 （ｂ）に人力の
ない場合、トランジスタＴ１〜Ｔ４に電流は流れず出力
端子（Ｃ）は、コンデンサＣＯの電荷によって定まる電
位に保たれている。次に位相遅れを生じ、例えば入力端
子（ａｌに負極性パルスが入力されると、パルスの加え
られた期間は、スイッチングトランジスタＴ１がＯＮと
なり、出力端子（Ｃ）から、ローパスフィルタ１７のコ
ンデンサＣＯに正極性の電位に充電する。同時にスイッ
チングトランジスタＴ１のエミッタ電流ｉは抵抗Ｒ１に
より電圧降下を生じ、この電位差によりコンデンサＣ１
が充電される。スイッチングトランジスタＴ２のペース
電圧は入力端子（ａＪに加えられる負極性パルスの巾が
広いほど低下し、所定値以下になるとスイッチングトラ
ンジスタＴ２がＯＮとなる。スイッチングトランジスタ
Ｔ２のＯＮ時の動作電流は出力端子（Ｃ）の出力電流に
加算される。動作電流は十分大きく取れ、このため位相
遅れの大きい程出力端子（Ｃ）の電位の上昇率が大きく
なる。入力端子（ｂ）に正極性のパルスが入力された場
合も同様に動作する。
ない場合、トランジスタＴ１〜Ｔ４に電流は流れず出力
端子（Ｃ）は、コンデンサＣＯの電荷によって定まる電
位に保たれている。次に位相遅れを生じ、例えば入力端
子（ａｌに負極性パルスが入力されると、パルスの加え
られた期間は、スイッチングトランジスタＴ１がＯＮと
なり、出力端子（Ｃ）から、ローパスフィルタ１７のコ
ンデンサＣＯに正極性の電位に充電する。同時にスイッ
チングトランジスタＴ１のエミッタ電流ｉは抵抗Ｒ１に
より電圧降下を生じ、この電位差によりコンデンサＣ１
が充電される。スイッチングトランジスタＴ２のペース
電圧は入力端子（ａＪに加えられる負極性パルスの巾が
広いほど低下し、所定値以下になるとスイッチングトラ
ンジスタＴ２がＯＮとなる。スイッチングトランジスタ
Ｔ２のＯＮ時の動作電流は出力端子（Ｃ）の出力電流に
加算される。動作電流は十分大きく取れ、このため位相
遅れの大きい程出力端子（Ｃ）の電位の上昇率が大きく
なる。入力端子（ｂ）に正極性のパルスが入力された場
合も同様に動作する。
上記実施例によれば、位相差パルスの大小に対応してチ
ャージポンプ１４の駆動電流を自動的に制御出来る。
ャージポンプ１４の駆動電流を自動的に制御出来る。
発明の効果
以上実施例により説明したように本発明によれば、ＰＬ
Ｌ回路のチャージポンプの駆動電流をそれぞれ第１．第
２のスイッチングトランジスタと時定数回路を備えたチ
ャージポンプを用いて自動的に制御するように構成した
ので、切替スイッチを用いることなく、自動モード切換
ＰＬＬ回路を構成出来、その結果ＩＣ化に適した、比較
的簡単な構成によって、ＰＬＬループの系の応答を可変
に出来る利点を有する。
Ｌ回路のチャージポンプの駆動電流をそれぞれ第１．第
２のスイッチングトランジスタと時定数回路を備えたチ
ャージポンプを用いて自動的に制御するように構成した
ので、切替スイッチを用いることなく、自動モード切換
ＰＬＬ回路を構成出来、その結果ＩＣ化に適した、比較
的簡単な構成によって、ＰＬＬループの系の応答を可変
に出来る利点を有する。
である。
Ｔ１〜Ｔ４・・・スイッチングトランジスタ、Ｒ１〜Ｒ
４・・・抵抗、Ｃ１，Ｃ２・・・コンデンサ、ａ、ｂ・
・・入力端子、Ｃ・・・出力端子。
４・・・抵抗、Ｃ１，Ｃ２・・・コンデンサ、ａ、ｂ・
・・入力端子、Ｃ・・・出力端子。
Claims (1)
- （１）ディジタル型の位相比較器と、前記位相比較器の
一対の位相差パルス出力により駆動されるチャージポン
プと、前記チャージポンプの出力によりローパスフィル
タを介して制御される電圧制御発振器とを備えたフェー
ズロックドループ回路に用いられ、前記チャージポンプ
に前記位相差パルスにより駆動され、共通接続点で互に
直列接続した一対の第１のスイッチングトランジスタと
、前記一対の第１のスイッチングトランジスタにそれぞ
れ直列接続した一対の時定数回路と、前記時定数回路の
充放電によりスイッチング制御されると共に、前記第１
のスイッチングトランジスタの共通接続点にそれぞれ出
力が接続された一対の第２のスイッチングトランジスタ
を設け、前記共通接続点からチャージポンプ出力を取り
出すようにした自動モード切換ＰＬＬ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236464A JPH07120945B2 (ja) | 1986-10-03 | 1986-10-03 | 自動モ−ド切換ｐｌｌ回路 |
| US06/919,474 US4745372A (en) | 1985-10-17 | 1986-10-16 | Phase-locked-loop circuit having a charge pump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236464A JPH07120945B2 (ja) | 1986-10-03 | 1986-10-03 | 自動モ−ド切換ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390213A true JPS6390213A (ja) | 1988-04-21 |
| JPH07120945B2 JPH07120945B2 (ja) | 1995-12-20 |
Family
ID=17001130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236464A Expired - Fee Related JPH07120945B2 (ja) | 1985-10-17 | 1986-10-03 | 自動モ−ド切換ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120945B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303050A (ja) * | 1993-04-09 | 1994-10-28 | Nec Corp | 電流出力回路 |
| US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938318A (ja) * | 1972-08-25 | 1974-04-10 |
-
1986
- 1986-10-03 JP JP61236464A patent/JPH07120945B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938318A (ja) * | 1972-08-25 | 1974-04-10 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303050A (ja) * | 1993-04-09 | 1994-10-28 | Nec Corp | 電流出力回路 |
| US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
| JP2009188811A (ja) * | 2008-02-07 | 2009-08-20 | Sumitomo Electric Ind Ltd | Ｐｏｎシステムの局側装置、受信方法及びクロックデータ再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120945B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4510461A (en) | Phase lock loop having switchable filters and oscillators | |
| JP3119205B2 (ja) | Ｐｌｌ回路 | |
| US4745372A (en) | Phase-locked-loop circuit having a charge pump | |
| US5144156A (en) | Phase synchronizing circuit with feedback to control charge pump | |
| US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
| EP0195500B1 (en) | Charge-pump circuit for a phase-locked loop | |
| US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| JPS639409B2 (ja) | ||
| JPS6390213A (ja) | 自動モ−ド切換ｐｌｌ回路 | |
| US4343219A (en) | Delay line oscillator | |
| JPS6292521A (ja) | ２モ−ドｐｌｌ回路 | |
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| US4278903A (en) | Phase comparison circuit | |
| JPS6151828B2 (ja) | ||
| JPS6390215A (ja) | 連続可変モ−ドｐｌｌ回路 | |
| JP3392767B2 (ja) | 位相ロックループ | |
| JPS6390214A (ja) | 多モ−ドｐｌｌ回路 | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JPS6141192B2 (ja) | ||
| JPH0641392Y2 (ja) | 位相比較器 | |
| JPS62181523A (ja) | タイマ−回路 | |
| SU1014123A1 (ru) | Частотно-фазовый детектор | |
| US4400668A (en) | Period proportional two-phase voltage controlled oscillator | |
| JPH11298321A (ja) | Ｐｌｌ回路 | |
| JPH03174816A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |