JPS6151828B2

JPS6151828B2 -

Info

Publication number: JPS6151828B2
Application number: JP55127460A
Authority: JP
Inventors: Nobukazu Hosoya
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1980-09-12
Filing date: 1980-09-12
Publication date: 1986-11-11
Also published as: EP0059762B1; EP0059762A1; WO1982001108A1; JPS5752268A; EP0059762A4; DE3176962D1; EP0059762B2

Description

【発明の詳細な説明】本発明はテレビジヨン受像機の水平偏向動作を
水平同期信号に同期させるための水平同期回路に
関する。

此種の同期化回路には、例えば特公昭53−
15335号公報に示されるように、発振周波数が可
変制御される水平発振器を２個設け、その前段の
発振器の周波数をその発振出力と水平同期信号の
位相差に応じて制御すると共に、その制御された
発振出力と水平フライバツクパルスの位相差に応
じて後段の発振器の周波又数は位相を制御するよ
うにしたものが提案されている。

斯る回路に依れば、前段の発振器を制御する回
路の時定数を比較的大きく選定することによつて
水平同期信号に含まれたノイズによる誤動作を解
消でき、また、後段の発振器を制御する回路の時
定数を比較的小さく選定することによつて画面の
輝度状態に応じて変化する水平フライバツクパル
スの位相変化に追随させることができることにな
る。

しかしながら、上記従来回路では、二つの発振
器は何れも水平周波数で発振するようにしている
ので、その周波数可変範囲を水平周波数に対して
充分狭く設定することができない。このため、ス
プリアス妨害等によつて正規の水平周波数から若
干ずれた擬似同期信号が発生した場合には、この
擬似同期信号によつて水平同期系が安定状態にな
る虞れがある。また、この従来回路では上記各発
振器を水平周波数で発振させると共に、前段の発
振器の同じ出力パルスを一方では水平同期パルス
との位相比較を行なう前段側の位相比較回路に供
給し、他方では水平フライバツクパルスから作成
した鋸歯状波信号との位相比較を行なう後段側の
位相比較回路に供給するようにしているので、前
段側発振器の出力パルスを上記鋸歯状波信号の中
央部に対応するような位相に設定するのが難し
く、そのため、鋸歯状波信号を遅延させる回路等
を別途必要とし、また位相比較回路自体の構成も
複雑となり、IC化に適していないと云う欠点も
ある。

そこで、本発明は斯る点を考慮してなされたも
のであり、以下、その詳細を図面を参照して説明
する。

第１図は本発明による水平同期回路の概略構成
を示している。同図に於いて、１はAFC（自動
周波数制御）回路、２はAPC（自動位相制御）
回路、３は水平偏向部である。

前記AFC回路１は、基本的には、図示しない
同期分離回路の出力を水平同期信号期間を含む微
小期間のみ通過せしめるゲート回路４とこのゲー
ト回路から導出された水平同期パルス（HP）と
後述する分周回路の出力パルスとの位相差を検出
する第１位相検出回路５と、その検出出力を平滑
する第１ローパスフイルタ６と、このフイルタか
ら得る直流電圧に応じて発振周波数が制御される
VCO（電圧制御発振器）７と、その発振出力を
分周する分周回路８から構成されている。そし
て、ここではVCO７の発振周波数がテレビジヨ
ンの水平周波数（ｆ_H）の略ｎ（整数）倍に選定
され、この発振出力を前記分周回路８で１／ｎ分周して得るパルスが第１位相検出回路５に導かれる点
に注意すべきである。

一方、APC回路２は、前記分周回路８からの１／ｎ分周パルスと前記水平偏向部３内の水平出力回路
から取り出されたフライバツクパルス（FP）と
の位相差を検出する第２位相検出回路９と、その
検出出力を平滑する第２ローパスフイルタ１０
と、このフイルタから得る直流電圧に応じて１／ｎ分周パルスの位相を変化させて上記偏向部３内の水
平トリガ回路１２に導く可変位相回路１１から構
成されている。そして、ここでは第２ローパスフ
イルタ１０の時定数が前述した第１ローパスフイ
ルタ６のそれよりも充分小さく選定される点に注
意すべきである。

また、１４は前記水平同期パルス（HP）と水
平フライバツクパルス（FP）を得て受像機が同
期状態であるか否かを判別し、それによつて前記
ゲート回路４の動作・不動作の切換、第１位相検
出回路５の検出感度の切換、及び第１ローパスフ
イルタ６の時定数の切換をそれぞれ行う回路（本
発明では、この回路をＨキラー回路と称す）であ
る。

前記キラー回路１４は上述の各切換を行うが、
先ず、ゲート回路４の切換について説明する。即
ち、受信したテレビジヨン信号の映像信号部が例
えば伝送歪等により同期信号側に振り込んでいる
所謂ビデオ・イン・シンクの場合には、この映像
信号が同期分離回路から導出されるため、AFC
回路１が誤動作する。従つて、この誤動作を解消
するには、同期分離回路の出力を水平同期信号期
間のみ通すようにゲートすればよい。このため、
そのようなゲートパルス（実際には、若干の裕度
を持たせて水平同期信号期間及びその前後を含む
微小期間に相当する）を容易に得ることのできる
同期状態のみゲート回路４を動作させるようにし
ているのである。その際、ゲートパルスは分周回
路８で作成されるようになつている。

次に、第１位相検出回路５の検出感度及び第１
ローパスフイルタ６の時定数の切換について説明
する。即ち、第１位相検出回路５の感度を高く
し、第１ローパスフイルタ６の時定数を小さく選
定すると、水平同期信号近傍のノイズ（特に弱電
界時）によつてAFC回路１が誤動作することに
なる。従つて、この誤動作を避けるために、上記
検出感度は余り高く設定できず、また、前記時定
数は比較的大きく選定しなければならないことに
なる。しかし、このようにすると、電源投入時や
チヤンネル切換時等の非同期状態に於いて、同期
がかかるまでに長時間を要することになる。この
ため、同期状態のみ前記検出感度が低く、且つ、
前記時定数が大きくなるように切換えるのであ
る。また第２ローパスフイルタ１０の時定数を充
分小さく選定したのは、APC回路２では前述の
如きノイズの影響が殆んどないと考えられるか
ら、このAPC回路２が画面の輝度状態に応じて
変化するフライバツクパルスの位相変化に充分追
従できるようにするためである。

なお、水平トリガ回路１２は可変位相回路１１
の出力パルスを水平出力回路１３の駆動に適した
パルス幅に変換する動作を行うものである。

第２図及び第３図は斯る水平同期回路の一実施
例を表わしており、第１図との対応部分には同一
図番を付している。先ず、第２図に於いて、
VCO７の発振周波数は略32f_H（中心周波数：
504、11KHz）に選定されており、従つて、分周
回路８は基本的には上記発振出力を順次分周して
行く５個のＴフリツプ・フロツプＦ_１〜F₅からなる１／３２分周回路として構成されている。

前記分周回路８からの１／３２分周出力（周波数：略ｆ_H）即ちF₅の出力はI²L（アイ・スクエア・エ
ル）と称されるインバータとして作動する半導体
素子Q₇〜Q₃₂内のQ₂₅又はQ₂₅とQ₂₆で反転されて
Q₂₇，Q₂₈の各ベースにそれぞれ導かれる。

一方、同期分離回路（図示せず）から導出され
た水平同期パルス（HP）は同図の左端の端子１
５からトランジスタT₁₄₅及び素子Q₂₂で反転され
て前述のQ₂₇，Q₂₈の各ベースに導かれる。

したがつて、第４図のタイムチヤートから分る
ように、Q₂₇，Q₂₈の各ベースにはF₅のＱ出力と
水平同期パルス（HP）との論理積又はF₅の出
力と水平同期パルスとの論理積に相当するパルス
P₁，P₂が現われ、この各パルスがQ₂₇，T₁₄₉又は
Q₂₈，T₁₅₀を通つて取り出されることになる。そ
して、このパルスP₁，P₂が第３図の第１位相検出
回路５に導かれるのである。

なお、第１図で説明した水平同期パルス
（HP）に対するゲート回路４はQ₁₁〜Q₂₁から構成
されているが、斯る点について後述する。

次に、前記分周比回路８のF₂の出力はQ₇，
Q₈で反転されてＡ点に導かれ、また、F₃のＱ出
力はQ₁₁で、更にF₄の出力はQ₉，Q₁₀でそれぞ
れ反転されてＡ点に導かれる。このため、Ａ点に
はF₂，F₃，F₄の各出力の論理積（以下、この
ような論理積を₂・₃・₄のように表わす）に
相当するパルス（PA）が現われることになる。
他方、F₅の出力はQ₂₅，Q₂₆で反転されてＢ点
に導かれ、先のＡ点のパルスをQ₁₅で反転したも
のと論理積が行なわれる。従つて、Ｂ点には、結
局、₂・₃・₄・₅に相当するパルス（PB）が
現われ、このパルスがQ₂₉又はQ₂₉とQ₃₀を通つて
Q₃₁，Q₃₂のベースに導かれる。

一方、第３図の水平出力回路１３から取り出さ
れた水平フライバツクパルス（FP）は端子１６
に導入され、ツエナーダイオードZ₂とダイオード
D₁₃で整形されたのち、T₁₄₂及びQ₂を通つて前述
のQ₃₁，Q₃₂の各ベースに導かれる。

したがつて、Q₃₁のベースにはＢ点のパルスの
反転出力とフライバツクパルス（FP）の論理積
又はＢ点のパルスとフライバツクパルス（FP）
の論理積に相当するパルスP₃，P₄が現われ、この
各パルスがQ₃₁，T₁₅₁又はQ₃₂，T₁₅₂を通つて取り
出されることになる。そして、この両パルスP₃，
P₄が第３図の第２位相検出回路９に導かれるよう
になつている。

更に、前記分周回路８のF₄の出力はQ₉で反
転されてＣ点に導かれ、また、F₃のＱ出力はQ₁₁
とQ₁₂で、且つ、F₅のＱ出力はQ₂₄でそれぞれ反
転されてＣ点に導かれる。このため、Ｃ点には
F₄・F₃・₅に相当するパルスP₅が現われ、こ
のパルスP₅がQ₁₃，Q₁₄を通つて第３図の可変移
相回路１１に導かれるようになつている。

次に、第３図に於いて、第１位相検出回路５
は、第２図のT₁₄₉，T₁₅₀から取り出された前述の
パルスP₁，P₂がそれぞれベースに印加されるトラ
ンジスタT₂₁₉，T₂₂₀、そのコレクタ側に接続され
電流ミラー回路を構成するトランジスタT₂₁₆〜
T₂₁₈、及び検出感度切換用のトランジスタT₂₂₂等
を主要素として構成されている。そして、この第
１位相検出回路５にコンデンサC₂，C₃と抵抗R₃
からなる第１ローパスフイルタ６が接続され、こ
のフイルタ６で平滑された電圧が第２図のVCO
７に制御電圧として印加されるようになつてい
る。

同様に、第２位相検出回路９は、第２図の
T₁₅₁，T₁₅₂から取り出されたパルスP₃，P₄がそれ
ぞれベースに印加されるトランジスタT₂₃₅，
T₂₃₄、及び電流ミラー回路を構成するトランジス
タT₂₃₀〜T₂₃₂を主要素として構成され、この第２
位相検出回路９にコンデンサC₅と抵抗R₅，R₆か
らなる第２ローパスフイルタ１０が接続されてい
る。そして、このフイルタ１０で平滑された電圧
が後述する可変多相回路１１の右端のトランジス
タT₂₂₇のベースに印加されるようになつている。

なお、第３図の右端のT₁₆₆，T₁₆₈は第２位相検
出回路９内のＪ点の電位変化を所定範囲内に制限
するリミツタとして動作するものである。

一方、可変移相回路１１は、第２図のQ₁₄から
取り出された前述のパルスP₅がベースに印加され
るトランジスタT₂₂₁と、このT₂₂₁に応答してスイ
ツチング動作し低抗R₄と相俟つて鋸歯状波電圧
を作成するコンデンサC₄の充放電を切換えるト
ランジスタT₂₂₃と、このT₂₂₃のエミツタに現われ
る鋸歯状波電圧と前記第２ローパスフイルタ１０
から得る直流電圧との比較回路を構成するトラン
ジスタT₂₂₄〜T₂₂₇、及び、その比較回路の出力パ
ルスを取り出して水平トリガ回路１２に導くトラ
ンジスタT₂₂₈，T₂₂₉を主要素として構成されてい
る。

また、Ｈキラー回路１４は、第２図の端子１５
からの正極性の水平同期パルス（HP）と、第２
図のQ₃〜Q₆及びT₁₃₇で作成されたパーストゲー
トパルス（GP）（第４図参照）をT₁₄₆で反転した
ものとの論理積出力（Ｈ点）がベースに印加され
るトランジスタT₁₈₄，T₁₈₅と、このT₁₈₅にカスケ
ード接続されベースに第２図の端子１６からトラ
ンジスタT₁₄₂及びQ₂で反転されて導かれるフラ
イバツクパルス（FP）が印加されるトランジス
タT₁₈₆と、上述のT₁₈₅のコレクタに得るパルスを
コンデンサC₁と抵抗R₁で平滑して得る電圧と一
定の直流電圧との比較回路を積成するトランジス
タT₁₈₉〜T₁₉₄と、この比較回路の出力電圧に応答
するスイツチングトランジスタT₁₉₅〜T₁₉₇を主要
素として構成されている。そして、上記スイツチ
ングトランジスタのT₁₉₅はゲート回路の動作・不
動作切換用として第２図のQ₂₁，Q₂₂のベース共
通接続点に接続されている。また、T₁₉₆は第１位
相検出回路５の感度切換用としてT₂₂₂のベースに
接続されている。更に、T₁₉₇は第１ローパスフイ
ルタ６の時定数切換用として抵抗R₃′をコンデン
サC₂と抵抗R₃の接続中点と接地点との間に接続
するようになつている。

なお、前述の如く水平同期パルス（HP）をパ
ーストゲートパルス（GP）の反転出力でゲート
してＨキラー回路に導くようにしたのは、水平同
期信号のバツクポーチに現われるノイズによつて
Ｈキラー回路が誤動作するのを防止するためであ
る。

本発明の一実施例は以上の如く構成されてお
り、次にその動作について説明する。

() AFC動作第１位相検出回路５のT₂₁₉，T₂₂₀は第２図の
T₁₄₉，T₁₅₀からのパルスP₁，P₂が印加されていな
い状態ではオフであり、それらが印加された時の
みオンとなつてコレクタ電流がそれぞれ流れる。
その際、T₂₁₆〜T₂₁₈が電流ミラー回路を構成して
いるので、T₂₁₉のコレクタ電流の大きさをｉとす
ると、T₂₁₆にも同じ大きさの電流ｉが流れる。

ここで、上記パルスP₁，P₂の各パルス幅τ_１，
τ_２は、第４図から分るように、分周回路８の１／３２分周比出力（F₅のＱ出力）の立下りが水平同期
パルス（HP）の丁度中央に対応している状態即
ち同期状態ではτ_１＝τ_２であり、この状態から
上記分周出力の位相がずれると、それが第４図の
左右何れの方向にずれるかによつてτ_１＜τ_２
（左方向の場合）或いはτ_１＞τ_２（右方向の場
合）になる。

したがつて、前記第１位相検出回路５のコンデ
ンサC₂，C₃は、Ｉ点に流入する電流量（ｉ×τ
_１）とこのＩ点から流出する電流量（ｉ×τ_２）
の差に相当する分だけ充電或いは放電されるか
ら、Ｉ点の電位はそれによつて上昇或いは下降す
ることになり、このＩ点の電位に応じて第２図の
VCO７が制御されるのである。そして、同期状
態ではτ_１＝τ_２即ち上記両電流量が等しくなる
ので、Ｉ点の電位が一定値に保持されてAFC系
が安定状態となる訳である。

() APC動作第２位相検出回路９の動作は、先の第１位相検
出回路５と略同様である。従つて、この第２位相
検出回路９のＪ点の電位は、第２図のT₁₅₁，T₁₅₂
から取り出されたパルスP₃，P₄（第４図参照）の
パルス幅τ_３，τ_４即ち水平フライバツクパルス
（FP）と分周回路８内のＢ点に生じるパルス
（PB）との位相差に応じて上昇又は下降すること
になり、このＪ点の電位に応じて可変移相回路１
１のT₂₂₇のベース電位が変化することになる。

一方、可変移相回路１１のT₂₂₁は第２図のQ₁₄
のコレクタに現われるパルスP₅（第４図参照）が
到来した時のみオンになり、このT₂₂₁のオン時に
T₂₂₃もオンになる。従つて、鋸歯状波電圧作成用
のコンデンサC₄はT₂₂₃のオフ時に抵抗R₄を介し
て電源電圧（＋Ｖ_CC）で充電され、T₂₂₃のオン時
に放電されることになる。これによつてT₂₂₃のエ
ミツタには第４図のVCのような鋸歯状波電圧が
発生し、これがT₂₂₄のベースに印加される。

したがつて、前記移相回路１１のT₂₂₄，T₂₂₅
は、前記鋸歯状波電圧（VC）がT₂₂₇のベースに
印加される第２位相検出回路９のＪ点の電圧を越
える期間のみオンとなり、そのT₂₂₅のオン時に
T₂₂₈がオンになる。これによりT₂₂₉もオンになつ
て水平トリガ回路１２に電流が流れ、この水平ト
リガ回路１２が起動されることになる。即ち、可
変移相回路１１はT₂₂₉がオンとなることによつて
水平トリガ回路１２の起動タイミングを決定して
いることになる。このため、水平フライバツクパ
ルス（EP）の位相と分周回路８の出力の位相が
ずれた場合には、T₂₂₇のベース電位が変化し、こ
れによつて上記起動タイミングが変化せしめられ
るのである。そして、同期状態ではT₂₂₇のベース
電位は前記鋸歯状波電圧（VC）の略１／２のレベルに保持されて、APC動作が安定状態になる訳であ
る。

() Ｈキラー動作Ｈキラー回路１４のT₁₈₆のベースには前述の如
くQ₂から正極性の水平フライバツクパルス
（FP）が印加されるので、このT₁₈₆はそのフライ
バツクパルス期間のみオフになり、これによつて
T₁₈₅がオフ、T₁₈₇がオンになる。一方、T₁₈₄，
T₁₈₅のベースにはバーストゲートパルス（GP）
を反転したものでゲートされた水平同期パルス
（HP）がT₁₄₆（Ｈ点）から印加される。このた
め、前記両パルス（HP），（FP）が時間的に一致
する期間のみT₁₈₄，T₁₈₇が同時にオンになり、従
つて、この期間のみT₁₈₈がオンになつてコンデン
サC₁に充電電流が流れる。このコンデンサC₁は
抵抗R₁を介して放電するが、同期状態では前記
両パルス（HP）（FP）の一致が繰り返して行な
われるので、T₁₈₉のベース電位が上昇し、一定値
に保持されたT₁₉₀のベース電位を越えることにな
る。すると、T₁₈₉がオン従つてT₁₉₄もオンにな
り、これによつてスイツチングトランジスタT₁₉₅
〜T₁₉₇がそれぞれオンになる。

前記スイツチングトランジスタのT₁₉₅がオンに
なると、第２図のゲート回路４内のQ₂₀，Q₂₁の
ベースが接地されるので、このQ₂₀，Q₂₁の各コ
レクタ（Ｄ点），（Ｅ点）がそれぞれハイレベルに
なる。このため、分周比回路８のF₃からQ₁₁，
Q₁₂を通つてＤ点に導かれたＱ出力はQ₁₆のベー
スに印加され、F₄からＥ点に導かれたＱ出力は
Q₁₈のベースに印加される。従つて、Ｆ点には
F₃，F₄に相当するパルスP₆が現われ、Ｇ点には
₃，₄に相当するパルスP₇が現われることにな
り、この各パルスP₆，P₇（第４図参照）とQ₂₂を
通つて水平同期パルス（HP）の論理積がQ₂₂のコ
レクタで行なわれることになる。このことは第１
位相検出回路５に導かれる前述のパルスP₁，P₂に
ゲートをかけたことになり、従つて、第１図で説
明したビデオ・イン・シンクによるAFC回路の
動作が解消される訳である。

なお、水平フライバツク期間以外ではT₁₈₆がオ
ンになるので、この時にT₁₈₄，T₁₈₅にノイズが印
加されると、そのノイズによつてT₁₈₅がオンにな
る。このため、コンデンサC₁はT₁₈₅，T₁₈₆を通つ
て放電することになる。従つて、水平同期パルス
（HP）にノイズが混入していても、そのノイズに
よつてＨキラーが誤動作しない訳である。

また、スイツチングトランジスタのT₁₉₆がオン
になると、第１位相検出回路５内のT₂₂₂がオフに
なるので、R₂₅₁と並列に接続されたR₂₅₀が電気的
に切り離されることになる。このため、T₂₁₉，
T₂₂₀のエミツタ負荷抵抗が大きくなり、従つて同
期状態ではT₂₁₆，T₂₁₉を流れる電流が非同期状態
に比べて少なくなる。これは同期状態での検出感
度が低くなることを意味し、こによりノイズ等に
よるAFC回路の誤動作が解消されるのである。

更に、スイツチングトランジスタのT₁₉₇がオン
になると、第１ローパスフイルタ６のR₃に並列
にR₃′が接続されることになる。このため、コン
デンサC₂の容量が非同期状態よりも見かけ上大
きくなつたことになり、従つて、Ｉ点の電位変動
が小さくなる。即ち、これは第１ローパスフイル
タ６の時定数が同期状態では大きくなつたことを
意味し、これにより弱電界時のノイズ等に対して
AFC回路が応答するのが解消される訳である。

以上説明した如く、本発明の水平同期回路に依
れば、テレビジヨン受像機の水平周波数よりも充
分高い周波数で発振する可変周波数発振器を設
け、この発振器出力を分周して得る水平周波数の
パルス信号と水平同期パルスとの位相比較によつ
て上記発振器をAFC制御すると共に、上記分周
によつて得る水平周波数のパルス信号を水平フラ
イバツクパルスの位相変化に応てAPC制御し、
その制御された信号を水平偏向回路に導くように
しているので、弱電界時のノイズ等により誤動作
せず、しかも、画面の輝度変化の影響を受けず、
水平偏向動作を常に正確に水平同期信号に同期さ
せることができる。そして、前記発振器の発振周
波数を上述の如く選定しているので、前記分周出
力の周波数可変範囲をその中心周波数即ち水平周
波数に対して充分狭くできるので、スプリアス妨
害等による擬似同期信号によつて誤動作すること
もない。更に、上記AFC，APC各動作に於い
て、AFC回路内の第１位相検出回路、APC回路
内の第２位相検出回路及び可変移相回路に供給す
るパルス信号は、前記発振器出力を種々の分周比
で分周し、その各分周出力を組合せて作成してい
るので、例えばパルス同士を直接位相比較させた
り、或いは位相比較用の鋸歯状波信号を容易に作
成できる等、上記各回路の動作に最適な位相をも
つそれぞれ別個のパルスを使用することができ、
従つて、位相検出回路や可変移相回路をIC化に
好適な回路構成で実現できると云う利点もある。

【図面の簡単な説明】

第１図は本発明による水平同期回路の概略構成
を示すブロツク図、第２図及び第３図はその一実
施例の詳細を示す回路図、第４図は第２図の動作
説明のためのタイムチヤートである。１…水平AFC回路、２…水平APC回路、３…
水平偏向部、１４…Ｈキラー回路。

Claims

【特許請求の範囲】

１水平周波数よりも充分高い周波数で発振する
可変周波数発振回路と、その発振出力を種々の分
周比で分周し、その各分周出力を組合せてそれぞ
れ水平周波数で且つ位相が互いに異なる第１第２
第３のパルス信号を作成する回路と、前記第１パ
ルス信号と水平同期パルスとを位相比較し、その
比較出力で前記発振器の周波数を制御する第１位
相検出回路とを備える第１の同期化回路と；前記
第２パルス信号と水平フライバツクパルス間の位
相差を検出する第２位相検出回路と、その検出出
力に応じて前記第３パルス信号の移相量を制御し
て水平偏向回路に導く可変移相回路とを備える第
２の同期化回路からなる水平同期回路。