JPS6141192B2 - - Google Patents
Info
- Publication number
- JPS6141192B2 JPS6141192B2 JP55159777A JP15977780A JPS6141192B2 JP S6141192 B2 JPS6141192 B2 JP S6141192B2 JP 55159777 A JP55159777 A JP 55159777A JP 15977780 A JP15977780 A JP 15977780A JP S6141192 B2 JPS6141192 B2 JP S6141192B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- horizontal
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 11
- 230000010363 phase shift Effects 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機の水平偏向動作を
水平同期信号に同期させるための水平同期回路に
関する。
水平同期信号に同期させるための水平同期回路に
関する。
斯る水平同期回路の一例として例えば特公昭53
―15335号公報に示されるものが提案されてい
る。即ち、それは水平周波数領域で発振する第1
第2の可変周波数発振器を設け、その第1の発振
器の周波数を水平同期信号を基準として制御する
と共に、この第1発振器の出力とフライバツクパ
ルスの位相差に応じて第2の発振器の周波数又は
位相を制御し、この第2発振器の出力で水平偏向
回路を駆動するようにしたものである。
―15335号公報に示されるものが提案されてい
る。即ち、それは水平周波数領域で発振する第1
第2の可変周波数発振器を設け、その第1の発振
器の周波数を水平同期信号を基準として制御する
と共に、この第1発振器の出力とフライバツクパ
ルスの位相差に応じて第2の発振器の周波数又は
位相を制御し、この第2発振器の出力で水平偏向
回路を駆動するようにしたものである。
ところで、上記従来回路では、フライバツク期
間幅が輝度変化等によつて変化した場合でも安定
した同期が行なわれるようにするために、第1発
振器の出力パルスがフライバツクパルスから作成
され上記発振出力パルスと位相比較される水平周
期の鋸歯状波電圧の走査期間の丁度中央に位置し
た時に同期状態となるようにしている。このた
め、上記の如き位相関係をもつ鋸歯状波電圧を作
成するにはフライバツクパルスを水平同期の略1/2 だけ遅延せしめる遅延回路等が必要となり、従つ
て、第2発振器の制御ループの構成が複雑になつ
てIC化に適さないと云う欠点があつた。
間幅が輝度変化等によつて変化した場合でも安定
した同期が行なわれるようにするために、第1発
振器の出力パルスがフライバツクパルスから作成
され上記発振出力パルスと位相比較される水平周
期の鋸歯状波電圧の走査期間の丁度中央に位置し
た時に同期状態となるようにしている。このた
め、上記の如き位相関係をもつ鋸歯状波電圧を作
成するにはフライバツクパルスを水平同期の略1/2 だけ遅延せしめる遅延回路等が必要となり、従つ
て、第2発振器の制御ループの構成が複雑になつ
てIC化に適さないと云う欠点があつた。
そこで、本発明は斯る点に着眼してなされたも
のであり、以下、その詳細を図面を参照して説明
する。
のであり、以下、その詳細を図面を参照して説明
する。
第1図は本発明が適用される水平同期回路の概
略構成を示している。同図に於いて、1はAFC
(自動周波数制御)回路、2はAPC(自動位相制
御)回路、3は水平偏向部である。
略構成を示している。同図に於いて、1はAFC
(自動周波数制御)回路、2はAPC(自動位相制
御)回路、3は水平偏向部である。
前記AFC回路1は、基本的には、図示しない
同期分離回路の出力を水平同期信号期間を含む微
小期間のみ通過せしめるゲート回路4と、このゲ
ート回路から導出された水平同期パルスHPと後
述する分周回路の出力パルスとの位相差を検出す
る第1位相検出回路5と、その検出出力を平滑す
る第1ローパスフイルタ6と、セラミツク振動子
を備えこの振動子のフイルタ特性によつて決まる
発振周波数が前記フイルタ6の出力電圧によつて
制御されるVCO(電圧制御型発振器)7と、そ
の発振出力を分周する分周回路8から構成されて
いる。そして、ここではVCO7の発振周波数が
テレビジヨンの水平周波数Hの略n(整数)倍
に選定され、この発振出力を前記分周回路8で1/n 分周して得るパルスが第1位相検出回路5に導か
れる点に注意すべきである。
同期分離回路の出力を水平同期信号期間を含む微
小期間のみ通過せしめるゲート回路4と、このゲ
ート回路から導出された水平同期パルスHPと後
述する分周回路の出力パルスとの位相差を検出す
る第1位相検出回路5と、その検出出力を平滑す
る第1ローパスフイルタ6と、セラミツク振動子
を備えこの振動子のフイルタ特性によつて決まる
発振周波数が前記フイルタ6の出力電圧によつて
制御されるVCO(電圧制御型発振器)7と、そ
の発振出力を分周する分周回路8から構成されて
いる。そして、ここではVCO7の発振周波数が
テレビジヨンの水平周波数Hの略n(整数)倍
に選定され、この発振出力を前記分周回路8で1/n 分周して得るパルスが第1位相検出回路5に導か
れる点に注意すべきである。
一方、APC回路2は、前記分周回路8からの1/n
分周パルスと前記水平偏向部3内の水平出力回路
から取り出されたフライバツクパルスFPとの位
相差を検出する第2位相検出回路9と、その検出
出力を平滑する第2ローパスフイルタ10と、こ
のフイルタから得る直流電圧に応じて1/n分周パル スの位相を変化させて上記偏向部3内の水平トリ
ガ回路12に導く可変移相回路11から構成され
ている。そして、ここでは第2ローパスフイルタ
10の時定数が前述した第1ローパスフイルタ6
のそれよりも充分小さく選定される点に注意すべ
きである。
から取り出されたフライバツクパルスFPとの位
相差を検出する第2位相検出回路9と、その検出
出力を平滑する第2ローパスフイルタ10と、こ
のフイルタから得る直流電圧に応じて1/n分周パル スの位相を変化させて上記偏向部3内の水平トリ
ガ回路12に導く可変移相回路11から構成され
ている。そして、ここでは第2ローパスフイルタ
10の時定数が前述した第1ローパスフイルタ6
のそれよりも充分小さく選定される点に注意すべ
きである。
また、14は前記水平同期パルスHPと水平フ
ライバツクパルスFPを得て受像機が同期状態で
あるか否かを判別し、それによつて前記ゲート回
路4の動作・不動作の切換、第1位相検出回路5
の検出感度の切換、及び第1ローパスフイルタ6
の時定数の切換をそれぞれ行う回路(本発明では
この回路をHキラー回路と称す)である。
ライバツクパルスFPを得て受像機が同期状態で
あるか否かを判別し、それによつて前記ゲート回
路4の動作・不動作の切換、第1位相検出回路5
の検出感度の切換、及び第1ローパスフイルタ6
の時定数の切換をそれぞれ行う回路(本発明では
この回路をHキラー回路と称す)である。
前記キラー回路14は上述の各切換を行うが、
先ず、ゲート回路4の切換について説明する。即
ち、受信したテレビジヨン信号の映像信号部が例
えば伝送歪等により同期信号側に振り込んでいる
所謂ビデオ・イン・シンクの場合には、この映像
信号が同期分離回路から導出されるため、AFC
回路1が誤動作する。従つて、この誤動作を解消
するには、同期分離回路の出力を水平同期信号期
間のみ通すようにゲートすればよい。このため、
そのようなゲートパルス(実際には、若干の裕度
を持たせて水平同期信号期間及びその前後を含む
微小期間に相当する)を容易に得ることのできる
同期状態のみゲート回路4を動作させるようにし
ているのである。その際、ゲートパルスは分周回
路8で作成されるようになつている。
先ず、ゲート回路4の切換について説明する。即
ち、受信したテレビジヨン信号の映像信号部が例
えば伝送歪等により同期信号側に振り込んでいる
所謂ビデオ・イン・シンクの場合には、この映像
信号が同期分離回路から導出されるため、AFC
回路1が誤動作する。従つて、この誤動作を解消
するには、同期分離回路の出力を水平同期信号期
間のみ通すようにゲートすればよい。このため、
そのようなゲートパルス(実際には、若干の裕度
を持たせて水平同期信号期間及びその前後を含む
微小期間に相当する)を容易に得ることのできる
同期状態のみゲート回路4を動作させるようにし
ているのである。その際、ゲートパルスは分周回
路8で作成されるようになつている。
次に、第1位相検出回路5の検出感度及び第1
ローパスフイルタ6の時定数の切換について説明
する。即ち、第1位相検出回路5の感度を高し
く、第1ローパスフイルタ6の時定数を小さく選
定すると、水平同期信号近傍のノイズ(特に弱電
界時)によつてAFC回路1が誤動作することに
なる。従つて、この誤動作を避けるために、上記
検出感度は余り高く設定できず、また、前記時定
数は比較的大きく選定しなければならないことに
なる。しかし、このようにすると、電源投入時や
チヤンネル切換時等の非同期状態に於いて、同期
がかかるまでに長時間を要することになる。この
ため、同期状態のみ前記検出感度が低く、且つ、
前記時定数が大きくなるように切換えるのであ
る。
ローパスフイルタ6の時定数の切換について説明
する。即ち、第1位相検出回路5の感度を高し
く、第1ローパスフイルタ6の時定数を小さく選
定すると、水平同期信号近傍のノイズ(特に弱電
界時)によつてAFC回路1が誤動作することに
なる。従つて、この誤動作を避けるために、上記
検出感度は余り高く設定できず、また、前記時定
数は比較的大きく選定しなければならないことに
なる。しかし、このようにすると、電源投入時や
チヤンネル切換時等の非同期状態に於いて、同期
がかかるまでに長時間を要することになる。この
ため、同期状態のみ前記検出感度が低く、且つ、
前記時定数が大きくなるように切換えるのであ
る。
また、第2ローパスフイルタ10の時定数を充
分小さく選定したのは、APC回路2では前述の
如きノイズの影響が殆んどないと考えられるか
ら、このAPC回路2が画面の輝度状態に応じて
変化するフライバツクパルスの位相変化に充分追
従できるようにするためである。
分小さく選定したのは、APC回路2では前述の
如きノイズの影響が殆んどないと考えられるか
ら、このAPC回路2が画面の輝度状態に応じて
変化するフライバツクパルスの位相変化に充分追
従できるようにするためである。
なお、水平トリガ回路12は可変移相回路11
の出力パルスを水平出力回路13の駆動に適した
パルス幅に変換する動作を行うものである。
の出力パルスを水平出力回路13の駆動に適した
パルス幅に変換する動作を行うものである。
第2図及び第3図は斯る水平同期回路の一実施
例を表わしており、第1図との対応部分には同一
図番を付している。先ず、第2図に於いて、
VCO7の発振周波数は略32H(中心周波数:
504、11KHz)に選定されており、従つて、分周
回路8は基本的には上記発振出力を順次分周して
行く5個のTフリツプ・フロツプF1〜F5からな
る1/32分周回路として構成されている。
例を表わしており、第1図との対応部分には同一
図番を付している。先ず、第2図に於いて、
VCO7の発振周波数は略32H(中心周波数:
504、11KHz)に選定されており、従つて、分周
回路8は基本的には上記発振出力を順次分周して
行く5個のTフリツプ・フロツプF1〜F5からな
る1/32分周回路として構成されている。
前記分周回路8からの1/32分周出力(周波数:略
H)即ちF5の出力はI2L(アイ・スクエア・
エル)と称されるインバータとして動作する半導
体素子Q7〜Q32内のQ25又はQ25とQ26で反転され
てQ27,Q28の各ベースにそれぞれ導かれる。
エル)と称されるインバータとして動作する半導
体素子Q7〜Q32内のQ25又はQ25とQ26で反転され
てQ27,Q28の各ベースにそれぞれ導かれる。
一方、同期分離回路(図示せず)から導出され
た水平同期パルスHPは同図の左端の端子15か
らトランジスタT145及び素子Q22で反転されて前
述のQ27,Q28の各ベースに導かれる。
た水平同期パルスHPは同図の左端の端子15か
らトランジスタT145及び素子Q22で反転されて前
述のQ27,Q28の各ベースに導かれる。
したがつて、第4図のタイムチヤートから分る
ように、Q27,Q28の各ベースにはF5のQ出力と
水平同期パルスHPとの論理積又はF5の出力と
水平同期パルスとの論理積に相当するパルスP1,
P2が現われ、この各パルスがQ27,T149又はQ28,
T150を通つて取り出されることになる。そして、
このパルスP1,P2が第3図の第1位相検出回路5
に導かれるのである。
ように、Q27,Q28の各ベースにはF5のQ出力と
水平同期パルスHPとの論理積又はF5の出力と
水平同期パルスとの論理積に相当するパルスP1,
P2が現われ、この各パルスがQ27,T149又はQ28,
T150を通つて取り出されることになる。そして、
このパルスP1,P2が第3図の第1位相検出回路5
に導かれるのである。
なお、第1図で説明した水平同期パルスHPに
対するゲート回路4はQ11〜Q21から構成されて
いるが、斯る点については後述する。
対するゲート回路4はQ11〜Q21から構成されて
いるが、斯る点については後述する。
次に前記分周回路8のF2の出力は、Q7,Q8
で反転されてA点に導かれ、また、F3のQ出力
はQ11で、更にF4の出力は、Q9,Q10でそれぞ
れ反転されてA点に導かれる。このため、A点に
はF2,F3,F4の各出力の論理積(以下、この
ような論理積を2,3,4のように表わす)に
相当するパルスPAが現われることになる。他
方、F5の出力はQ25,Q26で反転されてB点に
導かれ、先のA点のパルスをQ15で反転したもの
と論理積が行なわれる。従つて、B点には、結
局、2,3,4,5に相当するパルスPBが現わ
れ、このパルスがQ29又はQ29とQ30を通つて
Q31,Q32のベースに導かれる。
で反転されてA点に導かれ、また、F3のQ出力
はQ11で、更にF4の出力は、Q9,Q10でそれぞ
れ反転されてA点に導かれる。このため、A点に
はF2,F3,F4の各出力の論理積(以下、この
ような論理積を2,3,4のように表わす)に
相当するパルスPAが現われることになる。他
方、F5の出力はQ25,Q26で反転されてB点に
導かれ、先のA点のパルスをQ15で反転したもの
と論理積が行なわれる。従つて、B点には、結
局、2,3,4,5に相当するパルスPBが現わ
れ、このパルスがQ29又はQ29とQ30を通つて
Q31,Q32のベースに導かれる。
一方、第3図の水平出力回路13から取り出さ
れた水平フライバツクパルスFPは端子16に導
入され、ツエナーダイオードZ2とダイオードD13
で整形されたのち、T142及びQ2を通つて前述の
Q31,Q32の各ベースに導かれる。
れた水平フライバツクパルスFPは端子16に導
入され、ツエナーダイオードZ2とダイオードD13
で整形されたのち、T142及びQ2を通つて前述の
Q31,Q32の各ベースに導かれる。
したがつて、Q31のベースにはB点のパルスの
反転出力とフライバツクパルスFPの論理積又は
B点のパルスとフライバツクパルスFPの論理積
に相当するパルスP3,P4が現われ、この各パルス
がQ31,T151又はQ32,T152を通つて取り出される
ことになる。そして、この両パルスP3,P4が第3
図の第2位相検出回路9に導かれるようになつて
いる。
反転出力とフライバツクパルスFPの論理積又は
B点のパルスとフライバツクパルスFPの論理積
に相当するパルスP3,P4が現われ、この各パルス
がQ31,T151又はQ32,T152を通つて取り出される
ことになる。そして、この両パルスP3,P4が第3
図の第2位相検出回路9に導かれるようになつて
いる。
更に、前記分周回路8のF4の出力はQ9で反
転されてC点に導かれ、また、F3のQ出力はQ11
とQ12で、且つ、F5のQ出力はQ24でそれぞれ反
転されてC点に導かれる。このため、C点には、
F4,F3,5に相当するパルスP5が現われ、この
パルスP5がQ13,Q14を通つて第3図の可変移相
回路11に導かれるようになつている。
転されてC点に導かれ、また、F3のQ出力はQ11
とQ12で、且つ、F5のQ出力はQ24でそれぞれ反
転されてC点に導かれる。このため、C点には、
F4,F3,5に相当するパルスP5が現われ、この
パルスP5がQ13,Q14を通つて第3図の可変移相
回路11に導かれるようになつている。
次に、第3図に於いて、第1位相検出回路5
は、第2図のT149,T150から取り出された前述の
パルスP1,P2がそれぞれベースに印加されるトラ
ンジスタT219,T220、そのコレクタ側に接続され
電流ミラー回路を構成するトランジスタT216〜
T218、及び検出感度切換用のトランジスタT222等
を主要素として構成されている。そして、この第
1位相検出回路5にコンデンサC2,C3と抵抗R3
からなる第1ローパスフイルタ6が接続され、こ
のフイルタ6で平滑された電圧が第2図のVCO
7に制御電圧として印加されるようになつてい
る。
は、第2図のT149,T150から取り出された前述の
パルスP1,P2がそれぞれベースに印加されるトラ
ンジスタT219,T220、そのコレクタ側に接続され
電流ミラー回路を構成するトランジスタT216〜
T218、及び検出感度切換用のトランジスタT222等
を主要素として構成されている。そして、この第
1位相検出回路5にコンデンサC2,C3と抵抗R3
からなる第1ローパスフイルタ6が接続され、こ
のフイルタ6で平滑された電圧が第2図のVCO
7に制御電圧として印加されるようになつてい
る。
同様に、第2位相検出回路9は、第2図の
T151,T152から取り出されたパルスP3,P4がそれ
ぞれベースに印加されるトランジスタT235,
T234、及び電流ミラー回路を構成するトランジス
タT230〜T232を主要素として構成され、この第2
位相検出回路9にコンデンサC5と抵抗R5,R6か
らなる第2ローパスフイルタ10が接続されてい
る。そして、このフイルタ10で平滑された電圧
が後述する可変移相回路11の右端のトランジス
タT227のベースに印加されるようになつている。
T151,T152から取り出されたパルスP3,P4がそれ
ぞれベースに印加されるトランジスタT235,
T234、及び電流ミラー回路を構成するトランジス
タT230〜T232を主要素として構成され、この第2
位相検出回路9にコンデンサC5と抵抗R5,R6か
らなる第2ローパスフイルタ10が接続されてい
る。そして、このフイルタ10で平滑された電圧
が後述する可変移相回路11の右端のトランジス
タT227のベースに印加されるようになつている。
なお、第3図の右端のT166,T168は第2位相検
出回路9内のJ点の電位変化を所定範囲内に制御
するリミツタとして動作するものである。
出回路9内のJ点の電位変化を所定範囲内に制御
するリミツタとして動作するものである。
一方、可変移相回路11は、第2図のQ14から
取り出された前述のパルスP5がベースに印加され
るトランジスタT221と、このT221に応答してスイ
ツチング動作し抵抗R4と相俟つて鋸歯状波電圧
を作成するコンデンサC4の充放電を切換えるト
ランジスタT223と、このT223のエミツタに現われ
る鋸歯状波電圧と前記第2ローパスフイルタ10
から得る直流電圧との比較回路を構成するトラン
ジスタT224〜T227、及び、その比較回路の出力パ
ルスを取り出して水平トリガ回路12に導くトラ
ンジスタT228,T229を主要素として構成されてい
る。
取り出された前述のパルスP5がベースに印加され
るトランジスタT221と、このT221に応答してスイ
ツチング動作し抵抗R4と相俟つて鋸歯状波電圧
を作成するコンデンサC4の充放電を切換えるト
ランジスタT223と、このT223のエミツタに現われ
る鋸歯状波電圧と前記第2ローパスフイルタ10
から得る直流電圧との比較回路を構成するトラン
ジスタT224〜T227、及び、その比較回路の出力パ
ルスを取り出して水平トリガ回路12に導くトラ
ンジスタT228,T229を主要素として構成されてい
る。
また、Hキラー回路14は、第2図の端子15
からの正極性の水平同期パルスHPと、第2図の
Q3〜Q6及びT137で作成されたバーストゲートパ
ルスGP(第4図参照)をT146で反転したものと
論理積出力(H点)がベースに印加されるトラン
ジスタT184,T185と、このT185にカスケード接続
されたベースに第2図の端子16からの水平フラ
イバツクパルスFPが印加されるトランジスタ
T186と、上述のT185のコレクタに得るパルスをコ
ンデンサC1と抵抗R1で平滑して得る電圧と一定
の直流電圧との比較回路を構成するトランジスタ
T189〜T194と、この比較回路の出力電圧に応答す
るスイツチングトランジスタT195〜T197を主要素
として構成されている。そして、上記スイツチン
グトランジスタのT195はゲート回路の動作・不動
作切換用として第2図のQ21,Q22のベース共通
接続点に接続されている。また、T196は第1位相
検出回路5の感度切換用としてT222のベースに接
続されている。更に、T197は第1ローパスフイル
タ6の時定数切換用として抵抗R3′をコンデンサ
C2と抵抗R3の接続中点と接続点との間に接続す
るようになつている。
からの正極性の水平同期パルスHPと、第2図の
Q3〜Q6及びT137で作成されたバーストゲートパ
ルスGP(第4図参照)をT146で反転したものと
論理積出力(H点)がベースに印加されるトラン
ジスタT184,T185と、このT185にカスケード接続
されたベースに第2図の端子16からの水平フラ
イバツクパルスFPが印加されるトランジスタ
T186と、上述のT185のコレクタに得るパルスをコ
ンデンサC1と抵抗R1で平滑して得る電圧と一定
の直流電圧との比較回路を構成するトランジスタ
T189〜T194と、この比較回路の出力電圧に応答す
るスイツチングトランジスタT195〜T197を主要素
として構成されている。そして、上記スイツチン
グトランジスタのT195はゲート回路の動作・不動
作切換用として第2図のQ21,Q22のベース共通
接続点に接続されている。また、T196は第1位相
検出回路5の感度切換用としてT222のベースに接
続されている。更に、T197は第1ローパスフイル
タ6の時定数切換用として抵抗R3′をコンデンサ
C2と抵抗R3の接続中点と接続点との間に接続す
るようになつている。
なお、前述の如く水平同期パルスHPをバース
トゲートパルスGPの反転出力でゲートしてHキ
ラー回路に導くようにしたのは、水平同期信号の
バツクポーチに現われるノイズによつてHキラー
回路が誤動作するのを防止するためである。
トゲートパルスGPの反転出力でゲートしてHキ
ラー回路に導くようにしたのは、水平同期信号の
バツクポーチに現われるノイズによつてHキラー
回路が誤動作するのを防止するためである。
本発明の一実施例は以上の如く構成されてお
り、次にその動作について説明する。
り、次にその動作について説明する。
() AFC動作
第1位相検出回路5のT219,T220は第2図の
T149,T150からのパルスP1,P2が印加されてい
ない状態ではオフであり、それらが印加された
時のみオンとなつてコレクタ電流がそれぞれ流
れる。その際、T216〜T218が電流ミラー回路を
構成しているので、T219のコレクタ電流の大き
さをiとすると、T216にも同じ大きさの電粒i
が流れる。
T149,T150からのパルスP1,P2が印加されてい
ない状態ではオフであり、それらが印加された
時のみオンとなつてコレクタ電流がそれぞれ流
れる。その際、T216〜T218が電流ミラー回路を
構成しているので、T219のコレクタ電流の大き
さをiとすると、T216にも同じ大きさの電粒i
が流れる。
ここで、上記パルスP1,P2の各パルス幅τ
1,τ2は、第4図から分るように、分周回路
8の1/32分周出力(F5のQ出力)の立下りが水 平同期パルスHPの丁度中央に対応している状態
即ち同期状態ではτ1=τ2であり、この状態か
ら上記分周出力の位相がずれると、それが第4図
の左右何れの方向にずれるかによつてτ1<τ2
(左方向の場合)或いはτ1>τ2(右方向の場
合)になる。
1,τ2は、第4図から分るように、分周回路
8の1/32分周出力(F5のQ出力)の立下りが水 平同期パルスHPの丁度中央に対応している状態
即ち同期状態ではτ1=τ2であり、この状態か
ら上記分周出力の位相がずれると、それが第4図
の左右何れの方向にずれるかによつてτ1<τ2
(左方向の場合)或いはτ1>τ2(右方向の場
合)になる。
したがつて、前記第1位相検出回路5のコンデ
ンサC2,C3は、点に流入する電流量(i×τ
1)とこのI点から流出する電流量(i×τ2)
の差に相当する分だけ充電或いは放電されるか
ら、I点の電位はそれによつて上昇或いは下降す
ることになり、このI点の電位に応じて第2図の
VCO7が制御されるのである。そして、同期状
態ではτ1=τ2即ち上記両電流量が等しくなる
ので、I点の電位が一定値に保持されてAFC系
が安定状態となる訳である。
ンサC2,C3は、点に流入する電流量(i×τ
1)とこのI点から流出する電流量(i×τ2)
の差に相当する分だけ充電或いは放電されるか
ら、I点の電位はそれによつて上昇或いは下降す
ることになり、このI点の電位に応じて第2図の
VCO7が制御されるのである。そして、同期状
態ではτ1=τ2即ち上記両電流量が等しくなる
ので、I点の電位が一定値に保持されてAFC系
が安定状態となる訳である。
() APC動作
第2位相検出回路9の動作は、先の第1位相
検出回路5と略同様である。従つて、この第2
位相検出回路9のJ点の電位は、第2図の
T151,T152から取り出されたパルスP3,P4(第
4図参照)のパルス幅τ3,τ4即ち水平フラ
イバツクパルスFPと分周回路8内のB点に生
じるパルスPBとの位相差に応じて上昇又は下
降することになり、このJ点の電位に応じて可
変移相回路11のT227のベース電位が変化する
ことになる。
検出回路5と略同様である。従つて、この第2
位相検出回路9のJ点の電位は、第2図の
T151,T152から取り出されたパルスP3,P4(第
4図参照)のパルス幅τ3,τ4即ち水平フラ
イバツクパルスFPと分周回路8内のB点に生
じるパルスPBとの位相差に応じて上昇又は下
降することになり、このJ点の電位に応じて可
変移相回路11のT227のベース電位が変化する
ことになる。
一方、可変移相回路11のT221は第2図の
Q14のコレクタに現われ水平走査期間Tsの中央
部に位置するパルスP5(第4図参照)が到来し
た時のみオンになり、このT221のオン時にT223
もオンになる。従つて、鋸歯状波電圧作成用の
コンデンサC4はT223のオフ時に抵抗R4を介し
て電源電圧(+Vcc)で充電され、T223のオン
時に放電されることになる。これによつてT223
のエミツタには第4図のVCのような鋸歯状波
電圧が発生し、これがT224のベースに印加され
る。
Q14のコレクタに現われ水平走査期間Tsの中央
部に位置するパルスP5(第4図参照)が到来し
た時のみオンになり、このT221のオン時にT223
もオンになる。従つて、鋸歯状波電圧作成用の
コンデンサC4はT223のオフ時に抵抗R4を介し
て電源電圧(+Vcc)で充電され、T223のオン
時に放電されることになる。これによつてT223
のエミツタには第4図のVCのような鋸歯状波
電圧が発生し、これがT224のベースに印加され
る。
したがつて、前記移相回路11のT224,T225
は、前記鋸歯状波電圧VCがT227のベースに印
加される第2位相検出回路9のJ点の電圧を越
える期間のみオンとなり、そのT225のオン時に
T228がオンになる。これによりT229もオンにな
つて水平トリガ回路12に電流が流れ、この水
平トリガ回路12が起動されることになる。即
ち、可変移相回路11はT229がオンとなること
によつて水平トリガ回路12の起動タイミング
を決定していることになる。このため、水平フ
ライバツクパルスFPの位相と分周回路8の出
力パルスPB間の位相がずれた場合には、T227
のベース電位が変化し、これによつて上記起動
タイミングが変化せしめられるのである。そし
て、同期状態ではT227のベース電位は前記鋸歯
状波電圧VCの略1/2のレベルに保持されて、 APC動作が安定状態になる訳である。
は、前記鋸歯状波電圧VCがT227のベースに印
加される第2位相検出回路9のJ点の電圧を越
える期間のみオンとなり、そのT225のオン時に
T228がオンになる。これによりT229もオンにな
つて水平トリガ回路12に電流が流れ、この水
平トリガ回路12が起動されることになる。即
ち、可変移相回路11はT229がオンとなること
によつて水平トリガ回路12の起動タイミング
を決定していることになる。このため、水平フ
ライバツクパルスFPの位相と分周回路8の出
力パルスPB間の位相がずれた場合には、T227
のベース電位が変化し、これによつて上記起動
タイミングが変化せしめられるのである。そし
て、同期状態ではT227のベース電位は前記鋸歯
状波電圧VCの略1/2のレベルに保持されて、 APC動作が安定状態になる訳である。
() キラー動作
Hキラー回路14のT186のベースには前述の
如くQ2から正極性の水平フライバツクパルス
FPが印加されるので、このT186はそフライバ
ツクパルス期間のみオフになり、これによつて
T185がオフ、T187がオンになる。一方、T184,
T185のベースにはバーストゲートパルスGPを
反転したものでゲートされた水平同期パルス
HPがT146(H点)から印加される。このため
前記両パルスHP,FPが時間的に一致する期間
のみT184,T187が同時にオンになり、従つて、
この期間のみT188がオンになつてコンデンサC1
に充電電流が流れる。このコンデンサC1は抵
抗R1を介して放電するが、同期状態では前記
両パルスHP,FPの一致が繰り返して行なわれ
るので、T189のベース電位が上昇し、一定値に
保持されたT190のベース電位を越えることにな
る。すると、T189がオン従つてT194もオンにな
り、これによつてスイツチングトランジスタ
T195〜T197がそれぞれオンになる。
如くQ2から正極性の水平フライバツクパルス
FPが印加されるので、このT186はそフライバ
ツクパルス期間のみオフになり、これによつて
T185がオフ、T187がオンになる。一方、T184,
T185のベースにはバーストゲートパルスGPを
反転したものでゲートされた水平同期パルス
HPがT146(H点)から印加される。このため
前記両パルスHP,FPが時間的に一致する期間
のみT184,T187が同時にオンになり、従つて、
この期間のみT188がオンになつてコンデンサC1
に充電電流が流れる。このコンデンサC1は抵
抗R1を介して放電するが、同期状態では前記
両パルスHP,FPの一致が繰り返して行なわれ
るので、T189のベース電位が上昇し、一定値に
保持されたT190のベース電位を越えることにな
る。すると、T189がオン従つてT194もオンにな
り、これによつてスイツチングトランジスタ
T195〜T197がそれぞれオンになる。
前記スイツチングトランジスタのT195がオン
になると、第2図のゲート回路4内のQ20,
Q21のベースが接地されるので、このQ20,Q21
の各コレクタ(D点)(E点)がそれぞれハイ
レベルになる。このため、分周回路8のF3か
らQ11,Q12を通つてD点に導かれたQ出力は
Q16のベースに印加され、F4からE点に導かれ
たQ出力はQ18のベースに印加される。従つ
て、F点にはF3,F4に相当するパルスP6が現
われ、G点には3,4に相当するパルスP7が
現われることになり、この各パルスP6,P7(第
4図参照)とQ22を通つた水平同期パルスHPの
論理積がQ22のコレクタで行なわれたことにな
る。このことは第1位相検出回路5に導かれる
前述のパルスP1,P2にゲートをかけたことにな
り、従つて、第1図で説明したビデオ・イン・
シンクによるAFC回路の誤動作が解消される
訳である。
になると、第2図のゲート回路4内のQ20,
Q21のベースが接地されるので、このQ20,Q21
の各コレクタ(D点)(E点)がそれぞれハイ
レベルになる。このため、分周回路8のF3か
らQ11,Q12を通つてD点に導かれたQ出力は
Q16のベースに印加され、F4からE点に導かれ
たQ出力はQ18のベースに印加される。従つ
て、F点にはF3,F4に相当するパルスP6が現
われ、G点には3,4に相当するパルスP7が
現われることになり、この各パルスP6,P7(第
4図参照)とQ22を通つた水平同期パルスHPの
論理積がQ22のコレクタで行なわれたことにな
る。このことは第1位相検出回路5に導かれる
前述のパルスP1,P2にゲートをかけたことにな
り、従つて、第1図で説明したビデオ・イン・
シンクによるAFC回路の誤動作が解消される
訳である。
なお、水平フライバツク期間以外ではT186が
オンになるので、この時にT184,T186にノイズ
が印加されると、そのノイズによつてT185がオ
ンになる。このため、コンデンサC1はT185,
T186を通つて放電することになる。従つて、水
平同期パルスHPにノイズが混入していても、
そのノイズによつてHキラーが誤動作しない訳
である。
オンになるので、この時にT184,T186にノイズ
が印加されると、そのノイズによつてT185がオ
ンになる。このため、コンデンサC1はT185,
T186を通つて放電することになる。従つて、水
平同期パルスHPにノイズが混入していても、
そのノイズによつてHキラーが誤動作しない訳
である。
また、スイツチングトランジスタのT196がオ
ンになると、第1位相検出回路5内のT222がオ
フになるので、R251と並列に接続されたR250が
電気的に切り離されることになる。このため、
T219,T220のエミツタ負荷抵抗が大きくなり、
従つて、同期状態ではT216,T219を流れる電流
が非同期状態に比べて少なくなる。これは同期
状態での検出感度が低くなることを意味し、こ
れによりノイズ等によるAFC回路の誤動作が
解消されるのである。
ンになると、第1位相検出回路5内のT222がオ
フになるので、R251と並列に接続されたR250が
電気的に切り離されることになる。このため、
T219,T220のエミツタ負荷抵抗が大きくなり、
従つて、同期状態ではT216,T219を流れる電流
が非同期状態に比べて少なくなる。これは同期
状態での検出感度が低くなることを意味し、こ
れによりノイズ等によるAFC回路の誤動作が
解消されるのである。
更に、スイツチングトランジスタのT197がオ
ンになると、第1ローパスフイルタ6のR3に
並列にR3′が接続されることになる。このた
め、コンデンサC2の容量が非同期状態よりも
見かけ上大きくなつたことになり、従つて、I
点の電位変動が小さくなる。即ち、これは第1
ローパスフイルタ6の時定数が同期状態では大
きくなつたことを意味し、これにより弱電界時
のノイズ等に対してAFC回路が応答するのが
解消される訳である。
ンになると、第1ローパスフイルタ6のR3に
並列にR3′が接続されることになる。このた
め、コンデンサC2の容量が非同期状態よりも
見かけ上大きくなつたことになり、従つて、I
点の電位変動が小さくなる。即ち、これは第1
ローパスフイルタ6の時定数が同期状態では大
きくなつたことを意味し、これにより弱電界時
のノイズ等に対してAFC回路が応答するのが
解消される訳である。
以上説明した如く、本発明は水平同期信号とフ
ライバツクパルスの位相差に応じて水平偏向回路
の駆動タイミングを制御するようにした水平同期
回路に於いて、水平周波数よりも充分高い周波数
で発振し水平同期信号を基準信号としてAFC制
御される可変周波数発振器を設け、この発振器の
出力を分周して水平走査期間の中央部に位置する
パルスを作成し、このパルスから作成した水平周
期の鋸歯状波電圧とフライバツクパルスを位相比
較するようにしているから、フライバツクパルス
を上記鋸歯状波電圧の傾斜部に対応させることが
でき、従つて、フライバツクパルスの位相変化を
確実に検出して正確な同期動作を行なわせること
ができる。
ライバツクパルスの位相差に応じて水平偏向回路
の駆動タイミングを制御するようにした水平同期
回路に於いて、水平周波数よりも充分高い周波数
で発振し水平同期信号を基準信号としてAFC制
御される可変周波数発振器を設け、この発振器の
出力を分周して水平走査期間の中央部に位置する
パルスを作成し、このパルスから作成した水平周
期の鋸歯状波電圧とフライバツクパルスを位相比
較するようにしているから、フライバツクパルス
を上記鋸歯状波電圧の傾斜部に対応させることが
でき、従つて、フライバツクパルスの位相変化を
確実に検出して正確な同期動作を行なわせること
ができる。
また、フライバツクパルスと上記鋸歯状波電圧
を位相比較する際に、この両者を直接比較するの
ではなく、先ずフライバツクパルスと前記発振器
出力を別途分周して得た基準パルスのパルス幅を
比較し、次にその出力電圧と前記鋸歯状波電圧を
比較するようにしているので、位相比較回路をパ
ルス幅比較回路と電圧比較回路の組合せ等による
簡単な回路で構成でき、更に前述の如き位相関係
をもつ鋸歯状波電圧は遅延回路等を必要とせずに
容易に作成できるため、同期回路のIC化に好適
である。
を位相比較する際に、この両者を直接比較するの
ではなく、先ずフライバツクパルスと前記発振器
出力を別途分周して得た基準パルスのパルス幅を
比較し、次にその出力電圧と前記鋸歯状波電圧を
比較するようにしているので、位相比較回路をパ
ルス幅比較回路と電圧比較回路の組合せ等による
簡単な回路で構成でき、更に前述の如き位相関係
をもつ鋸歯状波電圧は遅延回路等を必要とせずに
容易に作成できるため、同期回路のIC化に好適
である。
第1図は本発明よる水平同期回路の概略構成を
示すブロツク図、第2図及び第3図はその一実施
例の詳細を示す回路図、第4図は第2図の動作説
明のためのタイムチヤートである。 1…水平AFC回路、2…水平APC回路、3…
水平偏向部、14…Hキラー回路。
示すブロツク図、第2図及び第3図はその一実施
例の詳細を示す回路図、第4図は第2図の動作説
明のためのタイムチヤートである。 1…水平AFC回路、2…水平APC回路、3…
水平偏向部、14…Hキラー回路。
Claims (1)
- 【特許請求の範囲】 1 水平周波数よりも充分高い周波数で発振し水
平同期信号を基準信号としてAFC制御される可
変周波数発振器の出力を分周して水平走査期間の
中央部に位置するパルスを作成し、このパルスか
ら作成した水平周期の鋸歯状波電圧と水平偏向回
路から取り出したフライバツクパルスの位相差を
検出し、その検出出力に応じて上記水平偏向回路
の駆動タイミングを制御するようにしてなる水平
同期回路。 2 前記位相差を検出する回路は、前記フライバ
ツクパルスと前記発振器出力を別途分周して得る
水平同期のパルスとを位相比較する回路と、この
回路の出力電圧と前記鋸歯状波電圧のレベル比較
を行う回路とから構成された事を特徴とする特許
請求の範囲第1項記載の水平同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15977780A JPS5752271A (en) | 1980-11-12 | 1980-11-12 | Horizontal synchronizing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15977780A JPS5752271A (en) | 1980-11-12 | 1980-11-12 | Horizontal synchronizing circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12746080A Division JPS5752268A (en) | 1980-09-12 | 1980-09-12 | Horizontal synchronizing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5752271A JPS5752271A (en) | 1982-03-27 |
JPS6141192B2 true JPS6141192B2 (ja) | 1986-09-12 |
Family
ID=15701031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15977780A Granted JPS5752271A (en) | 1980-11-12 | 1980-11-12 | Horizontal synchronizing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5752271A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03575Y2 (ja) * | 1987-09-12 | 1991-01-10 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3609637A1 (de) * | 1985-04-03 | 1986-10-09 | Hazeltine Corp., Commack, N.Y. | Regelschleife fuer die ablenkung von kathodenstrahlen bei anzeigeeinrichtungen |
JPH06334894A (ja) * | 1993-05-19 | 1994-12-02 | Toshiba Corp | 水平同期装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS505295U (ja) * | 1973-05-10 | 1975-01-20 | ||
JPS5315335A (en) * | 1976-07-26 | 1978-02-13 | Uniroyal Inc | Sulfonylazide |
JPS5415661A (en) * | 1970-06-10 | 1979-02-05 | Burroughs Corp | Display panel |
JPS5550779A (en) * | 1978-10-05 | 1980-04-12 | Rca Corp | Horizontal synchronizing device |
-
1980
- 1980-11-12 JP JP15977780A patent/JPS5752271A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415661A (en) * | 1970-06-10 | 1979-02-05 | Burroughs Corp | Display panel |
JPS505295U (ja) * | 1973-05-10 | 1975-01-20 | ||
JPS5315335A (en) * | 1976-07-26 | 1978-02-13 | Uniroyal Inc | Sulfonylazide |
JPS5550779A (en) * | 1978-10-05 | 1980-04-12 | Rca Corp | Horizontal synchronizing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03575Y2 (ja) * | 1987-09-12 | 1991-01-10 |
Also Published As
Publication number | Publication date |
---|---|
JPS5752271A (en) | 1982-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188252B1 (en) | Horizontal oscillation circuit capable of changing frequency | |
US6215361B1 (en) | Phase-locked loop with a charge pump current limiting device | |
US4467359A (en) | Horizontal synchronizing circuit | |
US4945413A (en) | Line synchronization detection circuit | |
JPH0249074B2 (ja) | ||
JPS6141192B2 (ja) | ||
JPS6151828B2 (ja) | ||
JPS6141193B2 (ja) | ||
JPS6155825B2 (ja) | ||
US3987371A (en) | Circuit arrangement including a synchronized oscillator that is stable with respect to temperature and voltage variations | |
US4001715A (en) | Vertical deflection circuit for television receiver set | |
US4789896A (en) | Vertical synchronizing pulse generating circuit | |
US6424379B1 (en) | Vertical synchronization separation circuit | |
JPH10136229A (ja) | ビデオ画像の表示を制御するための方法および装置 | |
US4882624A (en) | Synchronizing signal separation circuit for a television receiver | |
JP3439143B2 (ja) | 水平同期回路 | |
EP0413468B1 (en) | Vertical phase adjust circuit | |
KR100860807B1 (ko) | 발진기용 위상 제어 | |
KR960014329B1 (ko) | 발진회로 | |
US5214681A (en) | Frequency-divider circuit with input signal level offset control | |
JPS6390213A (ja) | 自動モ−ド切換pll回路 | |
US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
JPS5857948B2 (ja) | 電磁偏向装置 | |
JPS5819077A (ja) | テレビジヨン受像機用集積回路 | |
JPH10112648A (ja) | 位相同期ループ |