JPH08307258A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】チャージポンプ回路の駆動電流切換えのスイッ
チが無く、同期速度を速くし、ＰＬＬ回路の位相ロック
後のＳ／Ｎを高くした周波数シンセサイザを提供する。 【構成】少なくとも、基準発振器と、基準信号と比較信
号との位相比較を行なう位相比較器と、比較出力信号に
より駆動されるチャージポンプ回路と、雑音成分の除去
等を行なうループフィルタと、ループフィルタからの出
力電圧に応じて所要周波数の信号を発振する電圧制御発
振器と、所要周波数の出力信号を分周し比較信号とする
分周器とを有する周波数シンセサイザにおいて、一対の
トランジスタ９、１０で構成し、一対のトランジスタの
各エミッタ抵抗６、７と並列にダイオード１１、１２を
接続したチャージポンプ回路を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、周波数シンセサイザの
改良に関するものである。

【０００２】

【従来の技術】多チャンネルの所要の周波数を出力する
周波数シンセサイザは、複数の水晶発振器を使用して合
成する手段と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ）回路を使用する手段とがあるが、ＰＬＬ回路の
ＩＣ化に伴い、低コスト化や小型化の要求からＰＬＬ回
路を使用した周波数シンセサイザが一般的である。図９
に、従来技術によるＰＬＬ回路を使用した周波数シンセ
サイザの回路ブロック図を示す。図９において、１は例
えば水晶発振器を使用した基準発振器で、基準発振器１
で発振した基準周波数の出力信号は１７の分周器へ出力
され、分周器１７で分周された出力信号は１８の位相比
較器へ基準信号として出力されている。

【０００３】位相比較器１８は、位相進みおよび位相遅
れの２つの比較出力があり、位相比較器１８の２つの比
較出力信号は１９のチャージポンプ回路へ出力される。
チャージポンプ回路１９は、入力した２つの比較出力に
より駆動され、チャージ出力が１３のループフィルタへ
出力される。ループフィルタ１３は、入力されたチャー
ジ出力の雑音成分の除去等を行ない、信号成分のみの制
御電圧とし、１４の電圧制御発振器（ＶＣＯ）へ出力し
ている。ＶＣＯ１４は、入力した制御電圧に応じて発振
した所要周波数の出力信号を、周波数シンセサイザの出
力信号として、出力端子１５から他の回路へ出力すると
ともに、１６の分周器へ出力し、分周器１６は分周した
出力信号を位相比較器１８へ比較信号として出力してい
る。

【０００４】チャージポンプ回路１９をさらに説明する
と、ＰＮＰ形とＮＰＮ形の一対のトランジスタを有し、
各トランジスタは、ベースと位相比較器１８間それぞれ
に抵抗Ｒ１およびベースとグランドあるいは電源間それ
ぞれに抵抗Ｒ２を、エミッタとグランドあるいは電源間
それぞれに２本の抵抗Ｒ３およびＲ４を持ち、それぞれ
の抵抗Ｒ４は並列にスイッチ２０が接続され、スイッチ
２０は位相比較器１８から出力される位相ロック信号に
より制御されている。

【０００５】つぎに、従来技術による周波数シンセサイ
ザの動作を説明する。図９に示す周波数シンセサイザ
は、チャージポンプ回路１９が持つ各トランジスタのエ
ミッタとグランドあるいは電源間の抵抗Ｒ４と並列に接
続されているスイッチ２０を使用した駆動電流制御回路
を除くと、一般に使用されている周知のＰＬＬ回路を使
用した周波数シンセサイザである。基準発振器１で発振
した基準周波数の出力信号は、分周器１７で所要の分周
比で分周された周波数の出力信号となり、位相比較器１
８へ基準信号として出力される。

【０００６】位相比較器１８から出力される位相進みお
よび位相遅れの２つの比較出力は、チャージポンプ回路
１９を駆動し、ループフィルタ１３におけるコンデンサ
チャージ動作、フィルタ動作が行なわれ、雑音成分を除
去され、比較出力に応じた制御電圧としてＶＣＯ１４に
入力する。ＶＣＯ１４は、制御電圧に応じて発振した所
要周波数の出力信号を、周波数シンセサイザの出力信号
として出力端子１５より他の回路へ出力する。ＶＣＯ１
４の出力信号は、同時に分周器１６へ出力されており、
分周器１６で所要の分周比で分周されて比較信号とな
り、位相比較器１８へ出力されている。この周波数シン
セサイザの出力信号の周波数は、周知のように、基準発
振器１で発振した出力信号周波数と、分周器１７および
分周器１６の分周比で決定される。

【０００７】このような図９に示す周波数シンセサイザ
において、チャージポンプ回路１９の各スイッチ２０を
オン、オフさせると、チャージポンプ回路１９の駆動電
流が変化し、ＰＬＬ回路における位相ロックの応答を変
化させることができる。位相比較器１８から出力される
位相ロック信号でチャージポンプ回路１９の各スイッチ
２０をオンとすると、同期引込み時には、ＰＬＬのルー
プ特性ωｎが大きく応答速度の速いＰＬＬ回路となり、
同期時には各スイッチはオフとなり、ＰＬＬのループ特
性ωｎが小さく雑音帯域が狭く安定なものとなる。な
お、ＰＬＬ回路を使用した周波数シンセサイザに関する
技術ついては、特開昭６２−９２５２１号公報に開示さ
れている。

【０００８】

【発明が解決しようとする課題】従来技術による周波数
シンセサイザにおいては、ＰＬＬ回路の応答の切換えを
チャージポンプ回路に設けたスイッチの切換えで行なっ
ているため、立上りに擾乱を起こし（図６に示す従来例
の波形参照）、結果的に立上り時間を遅らせるという問
題があった。本発明は、前記問題を解決するために、チ
ャージポンプ回路の駆動電流切換えのスイッチが無く、
同期速度を速くし、ＰＬＬ回路の位相ロック後のＳ／Ｎ
を高くした周波数シンセサイザを提供することを目的と
する。

【０００９】

【課題を解決するための手段】前記目的を達成するため
に、本発明の周波数シンセサイザは、少なくとも、基準
周波数の信号を発振する基準発振器と、基準信号と比較
信号との位相比較を行なう位相比較器と、該位相比較器
の比較出力信号により駆動されるチャージポンプ回路
と、該チャージポンプ回路からの出力信号の雑音成分の
除去等を行なうループフィルタと、該ループフィルタか
らの出力電圧に応じて所要周波数の信号を発振する電圧
制御発振器と、該電圧制御発振器からの所要周波数の出
力信号を分周し比較信号とする分周器とを有する周波数
シンセサイザにおいて、一対のトランジスタで構成し、
該一対のトランジスタの各エミッタ抵抗と並列にダイオ
ードを接続した前記チャージポンプ回路を有するもので
ある。さらに詳しくは、本発明の周波数シンセサイザ
は、チャージポンプ回路が、ＰＮＰ形およびＮＰＮ形の
一対のトランジスタで構成され、該一対のトランジスタ
のコレクタどうしが接続されたものであって、前記ＰＮ
Ｐ形トランジスタのエミッタは並列に接続された抵抗お
よびダイオードを介して電源に、また、前記ＮＰＮ形ト
ランジスタは並列に接続された抵抗およびダイオードを
介してグランドに接続され、さらに前記ＰＮＰ形トラン
ジスタはベースと電源間に抵抗を接続したものである。

【００１０】

【作用】本発明の周波数シンセサイザは、チャージポン
プ回路の駆動電流が、位相比較器からの比較出力信号の
パルス幅が大きい場合は、エミッタ抵抗と並列に接続さ
れたダイオードの導通により、大きな駆動電流を流して
同期速度を速くし、パルス幅が小さくなり、ＰＬＬ回路
の位相ロック状態となった後は、ダイオードの効果がな
くなり、エミッタ抵抗により動作させて駆動電流を小さ
くし、カットオフ周波数を小さくして、Ｓ／Ｎを高くす
る。

【００１１】

【実施例】本発明による周波数シンセサイザの一実施例
を図１〜図８を使用して説明をする。図１は、本発明に
よる周波数シンセサイザの回路ブロック図、図２および
図３は、位相比較器で比較される基準信号および比較信
号の相対関係を示す波形図、図４は、位相比較器の出力
波形図、図５は、ループフィルタの周波数特性図、図６
は、ＰＬＬ回路の立上り特性を示す図、図７は、チャー
ジポンプ回路における入力信号のパルス幅と駆動電流の
関係図、図８は、チャージポンプ回路における立上り時
間と駆動電流の関係図である。図１において、１は例え
ば水晶発振器を使用した基準発振器、２は、基準発振器
１からの基準信号と分周器１６からの比較信号とを比較
する位相比較器、３は、位相比較器２からの位相進み、
遅れ２つの比較出力により駆動されチャージ動作を行な
うチャージポンプ回路、１３は、チャージポンプ回路３
からの出力信号の雑音成分の除去等を行なうループフィ
ルタ、１４は、ループフィルタ１３からの制御電圧に応
じて発振した所要周波数の出力信号を出力する電圧制御
発振器（ＶＣＯ）、１５は周波数シンセサイザの出力端
子、１６は、ＶＣＯ１４からの所要周波数の出力信号を
分周する分周器を示す。

【００１２】なお、チャージポンプ回路３は、ＰＮＰ形
トランジスタ９およびＮＰＮ形トランジスタ１０の一対
のトランジスタで構成され、一対のトランジスタはコレ
クタどうしが接続され、トランジスタ９のエミッタは並
列に接続された抵抗６とダイオード１１を介して電源
に、トランジスタ１０のエミッタは並列に接続された抵
抗７とダイオード１２を介してグランドに接続されてい
る。また、トランジスタ９および１０のベースは、それ
ぞれ抵抗４、５を介し位相比較器２と接続され、さら
に、トランジスタ９のベースは、抵抗８を介して電源に
接続されている。各トランジスタのエミッタ抵抗と並列
にダイオードを接続したことにより、位相比較器２から
の出力パルス幅の変化に応じて駆動電流を制御すること
ができる。

【００１３】つぎに、本発明による周波数シンセサイザ
の動作を説明する。例えば水晶発振器を使用した基準発
振器１は、所定の基準周波数の信号を発振し、基準周波
数の出力信号を位相比較器２へ出力する。位相比較器２
は、基準発振器１から入力した基準周波数の出力信号を
基準信号、後述する分周器１６から入力したＶＣＯ１４
の出力信号を所要比で分周した信号を比較信号とし、２
つの入力信号を比較し、位相進みおよび位相遅れの２つ
の比較出力信号をチャージポンプ回路３へ出力する。

【００１４】チャージポンプ回路３は、入力された位相
進みおよび位相遅れの２つの比較出力信号により駆動さ
れチャージ動作をループフィルタ１３へ行なう。ループ
フィルタ１３は、入力したチャージポンプ回路３からの
出力信号の雑音成分の除去等を行ない、制御電圧として
ＶＣＯ１４へ出力する。ＶＣＯ１４は、入力した制御電
圧に応じて発振した所要周波数の出力信号を、周波数シ
ンセサイザの出力信号として出力端子１５より他の回路
へ出力する。ＶＣＯ１４の所要周波数の出力信号は、同
時に分周器１６へも出力され、分周器１６で所要の分周
比で分周されて、位相比較器１８へ比較信号として出力
されている。

【００１５】さらに、図面を使用して説明をする。周波
数シンセサイザに電源が供給され、動作を開始したとき
のＰＬＬ回路の初期状態は、位相比較器２の比較出力信
号パルス幅とチャージポンプ回路３の駆動電流との関係
が図７、同期までの立上り時間とチャージポンプ回路３
の駆動電流との関係が図８に示す関係にある。また、位
相比較器２に入力する、基準発振器１からの基準周波数
の基準信号と、分周器１６から入力するＶＣＯ１４の出
力信号を所要比で分周した比較信号との同期していない
場合の関係は、基準信号より比較信号の周波数が高い場
合の関係が図２、基準信号より比較信号の周波数が低い
場合の関係が図３に示す関係にあり、位相比較器２の出
力は図４に示す出力波形となる。

【００１６】したがって、動作を開始したときのＰＬＬ
回路の初期状態においては、位相比較器２の比較出力信
号パルス幅が大きくなるので、チャージポンプ回路３の
トランジスタ９および１０のエミッタ電圧が高くなり、
ダイオード１１および１２がオンとなるので駆動電流が
大きくなり、同期までの立上り時間を速くすることがで
きる。位相比較器２の比較出力信号パルス幅が小さい場
合は、チャージポンプ回路３のトランジスタ９および１
０のエミッタ電圧が低くなるので、ダイオード１１およ
び１２がオフとなり、トランジスタ９のエミッタには抵
抗６が、トランジスタ１０のエミッタには抵抗７が接続
された状態となるので駆動電流が小さくなる。

【００１７】ループフィルタ１３の周波数特性は、チャ
ージポンプ回路３の駆動電流に応じて、図５に示すよう
に初期状態の特性から収束後の特性へと変化する。上述
のように、位相比較器２の比較出力信号パルス幅に応じ
てチャージポンプ回路３の駆動電流を変化させることが
できるので、図６に示すように同期時間が速く、擾乱が
ほとんど無く、同期時には、安定したＰＬＬ回路とな
る。本発明による周波数シンセサイザは、チャージポン
プ回路の駆動電流の切換えを、入力する比較出力信号の
パルス幅に応じて、エミッタ抵抗に並列接続したダイオ
ードの導通状態を変化させて行なうので、スイッチによ
る切換えのように、駆動電流が大きく変化せず、位相ず
れを起こすことがなく、同期速度を速くすることができ
る。また、チャージポンプ回路のエミッタ抵抗によりカ
ットオフ周波数を低く設定しておけば、ＰＬＬ回路の位
相ロック後のＳ／Ｎを高くすることができる。また、本
発明による周波数シンセサイザは、ＰＬＬ回路のループ
のカットオフ周波数の切換回路が不要となるので、回路
の簡略化ができる。

【００１８】

【発明の効果】本発明によれば、チャージポンプ回路の
駆動電流切換えのスイッチが無く、同期速度を速くし、
ＰＬＬ回路の位相ロック後のＳ／Ｎを高くした周波数シ
ンセサイザを提供することができる。

【図面の簡単な説明】

【図１】本発明による周波数シンセサイザの回路ブロッ
ク図。

【図２】位相比較器で比較される基準信号および比較信
号の相対関係を示す波形図。

【図３】位相比較器で比較される基準信号および比較信
号の相対関係を示す波形図。

【図４】位相比較器の出力波形図。

【図５】ループフィルタの周波数特性図。

【図６】従来技術および本発明による周波数シンセサイ
ザのＰＬＬ回路の立上り特性を示す図。

【図７】チャージポンプ回路における入力信号のパルス
幅と駆動電流の関係図。

【図８】チャージポンプ回路における立上り時間と駆動
電流の関係図。

【図９】従来技術による周波数シンセサイザの回路ブロ
ック図。

【符号の説明】

１…基準発振器、２、１８…位相比較器、３、１９…チ
ャージポンプ回路、４〜８…抵抗、９、１０…トランジ
スタ、１１、１２…ダイオード、１３…ループフィル
タ、１４…電圧制御発振器、１５…周波数シンセサイザ
出力端子、１６、１７…分周器、２０…スイッチ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 少なくとも、基準周波数の信号を発振す
   る基準発振器と、基準信号と比較信号との位相比較を行
   なう位相比較器と、該位相比較器の比較出力信号により
   駆動されるチャージポンプ回路と、該チャージポンプ回
   路からの出力信号の雑音成分の除去等を行なうループフ
   ィルタと、該ループフィルタからの出力電圧に応じて所
   要周波数の信号を発振する電圧制御発振器と、該電圧制
   御発振器からの所要周波数の出力信号を分周し比較信号
   とする分周器とを有する周波数シンセサイザにおいて、 一対のトランジスタで構成し、該一対のトランジスタの
   各エミッタ抵抗と並列にダイオードを接続した前記チャ
   ージポンプ回路を有することを特徴とする周波数シンセ
   サイザ。
2. 【請求項２】 請求項１記載のものにおいて、チャージ
   ポンプ回路は、ＰＮＰ形およびＮＰＮ形の一対のトラン
   ジスタで構成され、該一対のトランジスタのコレクタど
   うしが接続されたものであって、前記ＰＮＰ形トランジ
   スタのエミッタは並列に接続された抵抗およびダイオー
   ドを介して電源に、また、前記ＮＰＮ形トランジスタは
   並列に接続された抵抗およびダイオードを介してグラン
   ドに接続され、さらに前記ＰＮＰ形トランジスタはベー
   スと電源間に抵抗を接続したものであることを特徴とす
   る周波数シンセサイザ。