JPH0434589Y2 - - Google Patents
Info
- Publication number
- JPH0434589Y2 JPH0434589Y2 JP1986097725U JP9772586U JPH0434589Y2 JP H0434589 Y2 JPH0434589 Y2 JP H0434589Y2 JP 1986097725 U JP1986097725 U JP 1986097725U JP 9772586 U JP9772586 U JP 9772586U JP H0434589 Y2 JPH0434589 Y2 JP H0434589Y2
- Authority
- JP
- Japan
- Prior art keywords
- vco
- power supply
- power
- pll
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims 2
- 230000010355 oscillation Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は無線機に使用する位相同期回路（以下
PLLと称す）に関するものである。
PLLと称す）に関するものである。
二つの電圧制御発振器（以下VCOと称す）を
有するPLLにおいて、発振周波数を切換えるた
めVCOの電源を切換えると、電源断側のVCOの
電源立下りよりも電源投入側のVCOの電源立上
りの方が速い場合、第1VCOと第2VCOの両方同
時に発振している状態があり、そのあいだPLL
のLOCKができないで、LOCKする時間が長くな
るという問題があつた。本考案はこれを解決する
ためVCOの切換え電源スイツチに電源立上り時
間遅延回路をもうけて、両方同時に発振している
状態をなくし、LOCKする時間を短縮するもので
ある。
有するPLLにおいて、発振周波数を切換えるた
めVCOの電源を切換えると、電源断側のVCOの
電源立下りよりも電源投入側のVCOの電源立上
りの方が速い場合、第1VCOと第2VCOの両方同
時に発振している状態があり、そのあいだPLL
のLOCKができないで、LOCKする時間が長くな
るという問題があつた。本考案はこれを解決する
ためVCOの切換え電源スイツチに電源立上り時
間遅延回路をもうけて、両方同時に発振している
状態をなくし、LOCKする時間を短縮するもので
ある。
〔従来の技術〕
従来の技術を第２図により説明する。１は基準
信号発振器、２は位相比較器、３はループフイル
タ、４は第1VCO、５は第2VCO、６は分周器、
７は電源切換スイツチ、８はVCOの電源端子で
ある。以下に動作を説明する。基準信号発振器１
の出力と第1VCO４又は第2VCO５の出力を分周
器６で分周した信号とを位相比較器２に入力し、
その出力信号をループフイルタ３を通して第
1VCO４及び第2VCO５に接続してPLLを構成す
る。なお発振周波数に応じて第1VCO４および第
2VCO５の電源を切換スイツチ７で切換えて使用
するものである。ここで第1VCO４及び第2VCO
５の二つのVCOを切替えて用いるのは、互いの
発振周波数が離れている場合、一つのVCOでは
カバーしきれないためである。実際の応用例とし
てはシンセサイザ無線機の送信周波数と受信ロー
カル周波数として使用する場合などがある。ま
た、実際の場合はループ回路も切替えて使用する
場合が多いが、同一ループのままでも使用できる
のでここでは最も簡単な例で示した。
信号発振器、２は位相比較器、３はループフイル
タ、４は第1VCO、５は第2VCO、６は分周器、
７は電源切換スイツチ、８はVCOの電源端子で
ある。以下に動作を説明する。基準信号発振器１
の出力と第1VCO４又は第2VCO５の出力を分周
器６で分周した信号とを位相比較器２に入力し、
その出力信号をループフイルタ３を通して第
1VCO４及び第2VCO５に接続してPLLを構成す
る。なお発振周波数に応じて第1VCO４および第
2VCO５の電源を切換スイツチ７で切換えて使用
するものである。ここで第1VCO４及び第2VCO
５の二つのVCOを切替えて用いるのは、互いの
発振周波数が離れている場合、一つのVCOでは
カバーしきれないためである。実際の応用例とし
てはシンセサイザ無線機の送信周波数と受信ロー
カル周波数として使用する場合などがある。ま
た、実際の場合はループ回路も切替えて使用する
場合が多いが、同一ループのままでも使用できる
のでここでは最も簡単な例で示した。
前述の従来技術には第1VCO４と第2VCO５の
電源を切換えた時、電源断側のVCOの電源立下
り時間に比べて電源投入側VCOの電源立上り時
間が遅い場合は問題とならないが、上記電源立上
り時間の方が速い場合、第1VCO４と第2VCO５
が同時に発振している状態があり、PLLのロツ
ク時間が遅くなるという欠点がある。本考案はこ
れらの欠点を解決するため、電源の切換時間を制
御して、PLLのロツク時間を早くすることを目
的とする。
電源を切換えた時、電源断側のVCOの電源立下
り時間に比べて電源投入側VCOの電源立上り時
間が遅い場合は問題とならないが、上記電源立上
り時間の方が速い場合、第1VCO４と第2VCO５
が同時に発振している状態があり、PLLのロツ
ク時間が遅くなるという欠点がある。本考案はこ
れらの欠点を解決するため、電源の切換時間を制
御して、PLLのロツク時間を早くすることを目
的とする。
本考案は上記の目的を達成するため、VCOの
電源にそれぞれ電源立上り時間遅延回路を接続
し、第1VCO４と第2VCO５が同時に発振してい
る状態をなくすようにしたものである。
電源にそれぞれ電源立上り時間遅延回路を接続
し、第1VCO４と第2VCO５が同時に発振してい
る状態をなくすようにしたものである。
それぞれのVCOの電源切換スイツチに設けた
電源立上り時間遅延回路は、電源を切換えたとき
互いに他方のVCOの電源が立ち下がり、発振が
停止するまで電源投入側VCOの電源立上り時間
を遅らせ発振動作を遅らせるので、PLLの不動
作領域がなくなつてロツク時間を早くすることが
できる。
電源立上り時間遅延回路は、電源を切換えたとき
互いに他方のVCOの電源が立ち下がり、発振が
停止するまで電源投入側VCOの電源立上り時間
を遅らせ発振動作を遅らせるので、PLLの不動
作領域がなくなつてロツク時間を早くすることが
できる。
以下この考案の一実施例を第１図により説明す
る。１〜８は第２図の従来例と同一部分、９，１
０は電源立上り時間遅延回路である。以下この回
路の動作を説明する。基準信号発振器１の出力
と、第1VCO４又は第2VCO５の出力を分周器６
で分周した信号とを位相比較器２に入力し、その
出力信号をループフイルタ３を通して第1VCO４
及び第2VCO５に接続してPLLを構成する。なお
必要な発振周波数に応じて第1VCO４、第2VCO
５の電源を切換スイツチ７で切換え、切換スイツ
チ７の出力に電源立上り時間遅延回路９，１０を
接続して、第1VCO４又は第2VCO５の電源立上
りを片方が発振停止するまで遅らせ、第1VCO
４、第2VCO５が同時に発振している状態がない
ようにしたものである。この結果PLLの不動作
の領域がなくなるのでロツク時間を早くすること
ができる。
る。１〜８は第２図の従来例と同一部分、９，１
０は電源立上り時間遅延回路である。以下この回
路の動作を説明する。基準信号発振器１の出力
と、第1VCO４又は第2VCO５の出力を分周器６
で分周した信号とを位相比較器２に入力し、その
出力信号をループフイルタ３を通して第1VCO４
及び第2VCO５に接続してPLLを構成する。なお
必要な発振周波数に応じて第1VCO４、第2VCO
５の電源を切換スイツチ７で切換え、切換スイツ
チ７の出力に電源立上り時間遅延回路９，１０を
接続して、第1VCO４又は第2VCO５の電源立上
りを片方が発振停止するまで遅らせ、第1VCO
４、第2VCO５が同時に発振している状態がない
ようにしたものである。この結果PLLの不動作
の領域がなくなるのでロツク時間を早くすること
ができる。
本考案によれば複数のVCOを切換えたときの
PLLのロツク時間を早くすることができる。
PLLのロツク時間を早くすることができる。
第１図は本考案の実施例の構成を示すブロツク
図、第２図は従来のPLLの構成を示すブロツク
図である。 １……基準信号発振器、２……位相比較器、３
……ループフイルタ、４……第1VCO、５……第
2VCO、６……分周器、７……電源切換スイツ
チ、８……電源端子、９，１０……電源立上り時
間遅延回路。
図、第２図は従来のPLLの構成を示すブロツク
図である。 １……基準信号発振器、２……位相比較器、３
……ループフイルタ、４……第1VCO、５……第
2VCO、６……分周器、７……電源切換スイツ
チ、８……電源端子、９，１０……電源立上り時
間遅延回路。
Claims (1)
- 一個の基準信号発振器と位相比較器とループフ
イルタと分周器と複数の電圧制御発振器とこの電
圧制御発振器の電源を切換えるスイツチとで構成
される位相同期回路において、前記複数の電圧制
御発振器の電源切換スイツチの出力側にそれぞれ
電源立上り時間遅延回路を設け、ロツク時間を短
縮することを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986097725U JPH0434589Y2 (ja) | 1986-06-27 | 1986-06-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986097725U JPH0434589Y2 (ja) | 1986-06-27 | 1986-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635730U JPS635730U (ja) | 1988-01-14 |
| JPH0434589Y2 true JPH0434589Y2 (ja) | 1992-08-18 |
Family
ID=30964974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986097725U Expired JPH0434589Y2 (ja) | 1986-06-27 | 1986-06-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0434589Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101904749B1 (ko) * | 2012-05-10 | 2018-10-08 | 삼성전자주식회사 | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117437A (en) * | 1980-02-20 | 1981-09-14 | Toshiba Corp | Pll circuit |
-
1986
- 1986-06-27 JP JP1986097725U patent/JPH0434589Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117437A (en) * | 1980-02-20 | 1981-09-14 | Toshiba Corp | Pll circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635730U (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| EP0627816B1 (en) | Synchronized clocking disable and enable circuits | |
| JPH0434589Y2 (ja) | ||
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH0361371B2 (ja) | ||
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH11163722A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5912217B2 (ja) | ディジタル型鋸歯状波フェイズロックル−プ | |
| JPS58152035U (ja) | 位相同期ル−プ | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2002280899A (ja) | 不要波抑圧局部発振器 | |
| JPH08307258A (ja) | 周波数シンセサイザ | |
| JPH02153627A (ja) | 位相同期ループ装置 | |
| JPS645517U (ja) | ||
| JPH08223038A (ja) | Ｐｌｌ回路 | |
| JPH01277025A (ja) | 位相同期発振回路 | |
| JPH01142227U (ja) | ||
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPS6047325U (ja) | Ｐｌｌ周波数シンセサイザチュ−ナ | |
| JPS63131618A (ja) | 周波数シンセサイザ | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPH07283730A (ja) | 位相同期発振器 | |
| JPH0167829U (ja) |