JP4294243B2 - 時間的遅延の短い周波数比較装置 - Google Patents
時間的遅延の短い周波数比較装置 Download PDFInfo
- Publication number
- JP4294243B2 JP4294243B2 JP2001361319A JP2001361319A JP4294243B2 JP 4294243 B2 JP4294243 B2 JP 4294243B2 JP 2001361319 A JP2001361319 A JP 2001361319A JP 2001361319 A JP2001361319 A JP 2001361319A JP 4294243 B2 JP4294243 B2 JP 4294243B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- input
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
本発明は、第１及び第２入力信号を受信し、これら信号の間にある周波数差分を表すコントロール信号を出力するように構成された、比較装置に関する。
【０００２】
このタイプの装置は、周波数合成装置、特に、テレビ、デコーダボックス又はセルラーフォンのような無線信号受信装置における発振周波数をコントロールするために通常使用される。この装置においては、周波数変換は、変換すべき信号を、この合成装置の出力信号と混合することにより、行われる。周波数合成装置をコントロールするための比較装置は、特に米国特許第５，２１６，３７４号により知られている。第１及び第２の信号として、この装置は、発振器の出力信号と、基準信号とを受信するように構成されている。マイクロコントローラにより、この既知の装置は、入力信号の間にある周波数の差分を計算し、デジタルコントロール信号を生成する。このデジタルコントロール信号は、連続的なパルスを含んでおり、これらはこの計算結果により定まる幅を有している。そして、デジタルコントロール信号は、アナログ電圧に変換され、発振器のコントロール入力に印加され、その出力信号の周波数を調整する。このため既知の装置は、極めて複雑な構造のデジタル回路を用いて、入力信号の間の周波数差分の量的測定を生成するとともに、この測定結果を、コントロール信号のパルス幅変調に変換する。このタイプの回路は、特にその複雑さにより生ずる長い応答時間による大きな設計上の問題を有している。また、既知の構造は、１つの集積回路の形式で製造することを困難にしており、製造コストを高くしており、使用を難しくしている。
【０００３】
本発明の目的は、極めて簡単な構造の比較装置を提供することにより、これらの欠点を排除することであり、これは簡単に集積化され、その応答時間は非常に短い。
【０００４】
実際上、本発明においては、冒頭のパラグラフに係る比較装置は、
・第１及び第２入力信号を受信し、調整信号を出力する、位相／周波数比較器と、
・調整信号に基づいて変化する値を有するチャージ電流を出力する、少なくとも１つの電流源と、
・チャージ電流を流し、前記コントロール信号を生成する、容量性エレメントと、
を備えるとともに、
位相／周波数比較器は、調整信号が連続的なパルスを備えるように構成されており、各パルスは、第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有している。
【０００５】
本発明に係る比較装置は、その入力信号の間にある周波数差分を、量的に測定することを必要としない。このタイプの差分は、調整信号のパルス幅の変化を自動的に生じさせる。この変化は、その結果として、チャージ電流の値の変化を生じさせる。プロセスの態様においては、これは、既存の位相ロックループで発生する。実質的に一定周波数を有する調整信号により、調整信号のパルス幅の高周波数変調で、コントロール信号に高周波数変化させることができることで、本発明は識別される。それ故、本発明によれば、既存の構造の電流源は、高周波数変化のチャージ電流を生成することができ、この電流源自体は高い周波数でスイッチすることを必要としない。
【０００６】
本発明の特定の実施形態においては、位相／周波数比較器は、フリップフロップを含んでおり、１又はゼロに設定される前記フリップフロップの入力は、それぞれ前記第１及び第２入力信号により定められ、前記フリップフロップの出力は前記コントロール信号を出力する。
【０００７】
この実施形態によれば、これはその簡潔さによる利点を有しており、調整信号のパルスの幅は、フリップフロップＲＳにより変調される。これは、安価で集積化の容易なコンポーネントである。
【０００８】
本発明は、周波数合成装置をコントロールするために用いられると、有利であろう。この周波数合成装置は、
・コントロール信号によりコントロールされる発振周波数を有する出力信号を出力する、発振器と、
・上述した比較装置であって、その第１及び第２入力信号は、それぞれ、発振器の出力信号及び基準信号からなり、コントロール信号を発振器に供給する、装置と、
を含んでいる。
【０００９】
先に述べたように、その実施形態の１つにおいては、本発明は、無線信号を受信するために構成された装置に関するものであり、
・無線信号を受信し、この信号を、無線周波数として知られている周波数の電気出力信号に変換する、入力段と、
・上述した周波数合成装置であって、発振周波数として知られている周波数の出力信号を出力する、周波数合成装置と、
・入力段の出力信号と周波数合成装置の出力信号とを受信し、無線周波数と発振周波数の間の差分に等しい周波数を有する信号を出力する、ミキサと、
を含んでいる。
【００１０】
最後に、より一般的には、本発明は、発振器の発振周波数を、コントロールされた電圧でコントロールする方法であって、
・調整信号を生成し、この調整信号は、連続的なパルスからなり、各パルスは、前記第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有しており、
・少なくとも１つの電流源を定めるために前記調整信号を用い、この電流源はチャージ電流を出力し、
・前記チャージ電流を前記容量性エレメントに流すことにより、容量性エレメントで生成された電圧を、コントロール信号として用いる、
ステージを含んでいる。
【００１１】
本発明は、添付した図面を参照した非限定的に提供された以下の記述によりより良く理解されるであろう。
【００１２】
図１は、例えば、テレビ、デコーダボックス又はセルラーフォンである無線信号受信装置を概念的に示している。
【００１３】
この装置は、以下を備えている。
【００１４】
・入力段ＡＦ。この例では、これはアンテナとフィルタリングシステムである。これは無線信号を受信し、この信号を無線周波数として知られている周波数ＦＲの電気出力信号Ｖｆｒに変換する。
【００１５】
・周波数合成装置（ＯＳＣ，ＣＭＰ）。これは、発振周波数として知られている周波数ＦＬＯの出力信号Ｖｌｏを出力するように構成されている。
【００１６】
・ミキサＭＸ。これは、入力段ＡＦ及び周波数合成装置（ＯＳＣ，ＣＭＰ）の出力信号Ｖｆｒ及びＶｌｏを受信し、周波数ＦＩの信号Ｖｆｉを出力する。周波数ＦＩは、中間周波数として知られており、無線周波数ＦＲと発振周波数ＦＬＯとの差分に等しい。
【００１７】
既知の技術によれば、発振周波数ＦＬＯの選択は、無線周波数ＦＲの選択を可能にする。実際は、中間周波数ＦＩの値は、選択的なフィルタリングシステムにより定められるが、これは図面には表されていない。このため、ＦＩ＝ＦＲ−ＦＬＯ、ＦＲ＝ＦＩ−ＦＬＯを適用する。ここで述べる装置においては、周波数合成装置は、以下を備えている。
【００１８】
・発振器ＯＳＣ。合成装置の出力信号Ｖｌｏを出力する。この発振周波数ＦＬＯは、コントロール信号によりコントロールされる。
【００１９】
・本発明に係る比較装置ＣＭＰ。この第１及び第２入力信号は、それぞれ、発振器ＯＳＣの出力信号Ｖｌｏから得られる信号Ｖｄｉｖと、基準信号Ｖｒｅｆにより、構成される。この装置ＣＭＰは、コントロール信号Ｖｃｎｔを発振器ＯＳＣに供給するように、構成される。
【００２０】
基準信号Ｖｒｅｆは、例えば、水晶発振器ＸＴＡＬにより生成することができる。この水晶発振器の周波数ＦＲＥＦは、正確にコントロールされる。
【００２１】
比較装置ＣＭＰは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆの周波数の間に、差分を検出した時に、コントロール信号の変化を上げるようにするように構成されている。これにより、発振周波数ＦＬＯを調整することができ、比較装置ＣＭＰで検出された差分が、消滅する。
【００２２】
ここで述べられている例においては、周波数分周器ＤＩＶが、発振器ＯＳＣの出力と比較装置ＣＭＰとの間に、挿入されている。この周波数分周器ＤＩＶは、その入力信号Ｖｌｏの周波数ＦＬＯとその出力信号Ｖｄｉｖの周波数ＦＤＩＶとの間で、分周を行う。この比率はＲとして知られており、ここでは、Ｒ＝ＦＬＯ／ＦＤＩＶであり、選択信号ＳＥＬにより装置のユーザが決定する。この周波数分周器ＤＩＶの存在は、発振周波数ＦＬＯの選択における、つまり、無線周波数ＦＲの選択における、ある程度の自由度の提供を、可能にする。実際には、平衡状条により、ＦＤＩＶ＝ＦＲＥＦであり、ＦＬＯ＝Ｒ・ＦＲＥＦ又はＦＲ＝ＦＩ・Ｒ・ＦＲＥＦである。
【００２３】
本発明に係るこの実施形態に記述された比較装置ＣＭＰは、以下を備えている。
【００２４】
・位相／周波数比較器ＰＤ。これは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆを受信し、調整信号Ｔｕｎを出力するように構成されている。
【００２５】
・チャージポンプＣＰ。これは２つの電流源を備えており、調整信号Ｔｕｎに基づいて変化する値を有するチャージ電流Ｉｃｓを出力するよう構成されている。
【００２６】
・容量性エレメントＣｓ。これは、これを通じてチャージ電流Ｉｃｓを流し、コントロール信号Ｖｃｎｔを生成するように構成されている。
【００２７】
本発明によれば、位相／周波数比較器ＰＤは、調整信号Ｔｕｎが連続的なパルスを備えるように構成されている。各パルスは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆの間にある周波数差分に基づいて変調される幅を有している。
【００２８】
そして、比較装置ＣＭＰが、その入力信号Ｖｄｉｖ及びＶｒｅｆの周波数の間に差分を検出したときは、調整信号ＴｕｎはＫとして知られている変化可能な周期的比率を有する。これは、チャージ電流Ｉｃｓの値を変化させ、これにより、コントロール信号Ｖｃｎｔを変化させる。正の電流Ｉｃｓは、容量性エレメントＣｓを充電し、コントロール信号Ｖｃｎｔの値を増加させ、発振周波数ＦＬＯを増加させる。これとは反対に、負の電流Ｉｃｓは、容量性エレメントＣｓを放電し、コントロール信号Ｖｃｎｔの値を減少させ、発振周波数ＦＬＯを減少させる。本発明は、実質的に一定周波数の調整信号Ｔｕｎにより、コントロール信号Ｖｃｎｔに高周波数の変化をさせることを可能にすることにより、識別される。これは、調整信号Ｔｕｎのパルス幅の高周波数変調によるものであり、この信号の周期的比率Ｋによるものである。
【００２９】
このため、本発明によれば、既存の構造を有するチャージポンプＣＰの周波数は、制限されると知られているが、高い周波数変化を有するチャージ電流Ｉｃｓを生成することができる。これは、チャージポンプＣＰ自体は、高い周波数でスイッチすることを必要としない。このため、本発明は、合成装置の出力信号における周波数の調整の正確性を、増大させることができる。特に、およそギガヘルツの高い周波数で、合成装置の大きなコスト増を招かない。本発明に係る比較装置ＣＭＰの応答スピードは、平衡に対して大きく反対的に作用することがある大きな補正を回避するために、位相／周波数検出器ＰＤとチャージポンプＣＰとの間に、ローパスフィルタを挿入し、調整信号Ｔｕｎの平均値を表す信号を生成するようにした。
【００３０】
図２は、本発明の特に有利な実施形態に係る比較装置を部分的に表すブロック図である。この装置は、位相／周波数比較器ＰＤとチャージポンプＣＰとを備えている。
【００３１】
チャージポンプＣＰは、第１及び第２電流源ＩＯｐ及びＩＯｎを含んでいる。これらは、正の電源端子ＶＣＣとグランドとの間に、直列に配置されている。これらは、調整信号Ｔｕｎの値に基づいて、電流ＩＯを交互に出力するよう構成されている。これらの電流源の中間ノードは、チャージポンプＣＰの出力を構成している。これは、チャージ電流Ｉｃｓを出力するように構成されており、これは正又は負にすることができる。ここで述べている例においては、第１電流源ＩＯｐは、調整信号Ｔｕｎが論理レベル０を有する時に、導通状態になり、一方、第２電流源ＩＯｎは、調整信号Ｔｕｎが論理レベル１を有する時に、導通状態になる。そして、第１及び第２電流源ＩＯｐ及びＩＯｎは、それぞれ、ＰＮＰ及びＮＰＮタイプのバイポーラトランジスタに基づいて、又は、ＰＭＯＳ及びＮＭＯＳタイプのＭＯＳトランジスタに基づいて、有利に提供されるであろう。
【００３２】
それ故、調整信号Ｔｕｎの周期比率Ｋは、信号が論理レベル１を有している期間と、その周期の１つの期間との間の比により定義される。これは、電流Ｉｃｓの平均値を決定する。実際は、Ｋ＝０．５の場合、この電流Ｉｃｓの平均値はゼロである。なぜなら、同じ期間の間、第１及び第２電流源ＩＯｐ及びＩＯｎは時間的に等しい期間、導通するからである。
【００３３】
Ｋが０．５より低い場合、第１電流源ＩＯｐは、調整信号Ｔｕｎの同じ期間に対する第２電流源ＩＯｎよりも、長い期間、導通する。そして、チャージ電流ＩＯｎの平均値は正になる。これに対して、Ｋが０．５よりも大きい場合、第２電流源ＩＯｎは、調整信号Ｔｕｎの同じ期間に対する第１電流源ＩＯｐよりも、長い期間、導通する。そして、チャージ電流Ｉｃｓの平均値は負になる。
【００３４】
この実施形態においては、位相／周波数比較器ＰＤは、ＲＳＬとして知られているフリップフロップＲＳを含んでおり、その入力ＳＬ及びＲＬは、１又はゼロに設定される。これらの入力は、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆによりそれぞれ設定される。その出力ＱＬは、コントロール信号Ｔｕｎを出力する。フリップフロップＲＳの既知の特性によれば、入力ＳＬが論理レベル１を受けた場合、出力ＱＬは、次に入力ＲＬが論理レベル１を受けるまで、論理レベル１に設定される。入力ＲＬの論理レベル１は、出力ＱＬを論理レベル０に設定する作用を有する。
【００３５】
ここで述べる位相／周波数比較器ＰＤは、以下も備えている。
【００３６】
・第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆのアクティブフロントである第１及び第２の検出器Ｌ１及びＬ２。この例では、Ｄ型フリップフロップのメモリフリップフロップにより構成されている。このデータ入力Ｄ１及びＤ２は、正の電源端子ＶＣＣに接続されており、この出力Ｑ１及びＱ２は、フリップフロップＲＳＬのＳＬ及びＲＬを、１及びゼロに設定するために、入力にそれぞれ接続されている。
【００３７】
・第１及び第２検出器Ｌ１及びＬ２の再初期化手段Ｐ１及びＰ２。これらは、検出されたアクティブフロントがフリップフロップＲＳＬにより判断されたときに、検出器Ｌ１又はＬ２の一方又は他方を非活性にするように構成されている。この例では、検出器Ｌ１又はＬ２の非活性は、その出力Ｑ１又はＱ２の設定を、論理レベル０に導く。例えば再初期化手段は、当業者に知られているパルス生成器からなり、その出力は検出器Ｌ１及びＬ２の再初期化入力Ｒ１及びＲ２に接続される。
【００３８】
この位相／周波数比較器ＰＤにおいては、第１入力信号Ｖｄｉｖのアクティブエッジは、調整信号Ｔｕｎのリーディングエッジを発生させ、一方、第２入力信号のアクティブエッジは、調整信号Ｔｕｎのトレーリングエッジを発生させる。したがって、調整信号Ｔｕｎの周期的比率Ｋが０．５に等しい場合の平衡条件は、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆが反対位相にあることである。
【００３９】
第１及び第２電流源ＩＯｐ及びＩＯｎの配線を逆転することは、１又はゼロに設定される入力ＳＬ及びＲＬを逆転することと同様に、本発明に係る比較装置の大きな変更を生ずることなく、完全に考え出すことができることが、理解されるであろう。
【００４０】
図３は、タイシング図の形式で、上述した比較装置に現れる種々の信号の展開を示している。
【００４１】
装置の第２入力信号は、この場合、基準信号Ｖｒｅｆの形式をとっており、これは周期的であり、０．５の周期比率を有している。またこれは一定期間にわたって、一定である。ここで述べた例においては、これはｔ０の瞬間にリーディングエッジを有する。ｔ１の瞬間は、検出器Ｌ２の時間的遅延により、ｔ０の瞬間から時間間隔ｔｌ２だけ引き離されているが、このｔ１の瞬間に、この検出器の出力Ｑ２は論理レベル１になり、フリップフロップＲＳＬの出力ＱＬはゼロに設定される。これは、その相補的な出力Ｑｌｎを１に設定する。ｔ２の瞬間は、パルス発生器Ｐ２の時間的遅延により、ｔ１の瞬間から時間間隔ｔｐ２だけ引き離されているが、このｔ２の瞬間に、検出器の再初期化入力Ｒ２は論理レベル１を受信する。ｔ３の瞬間は、検出器Ｌ２の時間的遅延により、ｔ２の瞬間から時間間隔ｔｌ２だけ引き離されているが、このｔ３の瞬間に、検出器Ｌ２が非活性になる。そして、フリップフロップＲＳＬの出力ＱＬは論理レベル０を維持する。
【００４２】
比較装置の第２入力信号は、この場合、周波数分周器Ｖｄｉｖの入力信号の形をとるが、可変である。ここで述べる実施形態においては、第１の期間で、基準信号Ｖｒｅｆと反対の位相であり、つまり平衡条件に達している。信号Ｖｄｉｖは、ｔ４の瞬間にリーディングエッジを有する。ｔ５の瞬間は、検出器Ｌ１の時間的遅延により、ｔ４の瞬間から時間間隔ｔｌ１だけ引き離されているが、このｔ５の瞬間に、この検出器の出力Ｑ１は論理レベル１になり、フリップフロップＲＬの出力ＱＬは１に設定される。これは、その相補的な出力ＱＬｎをゼロに設定する。ｔ６の瞬間は、パルス発生器Ｐ１の時間的遅延により、ｔ５の瞬間から時間間隔ｔｐ１だけ引き離されているが、このｔ６の瞬間に、検出器の再初期化入力Ｒ１は論理レベル１を受信する。ｔ７の瞬間は、検出器Ｌ１の時間的遅延により、ｔ６の瞬間よりも時間間隔ｔｌ１だけ引き離されているが、このｔ７の瞬間に、この論理レベル１は検出器Ｌ１を非活性にする。フリップフロップＲＳＬの出力ＱＬは論理レベル１を維持する。
【００４３】
ｔ８の瞬間では、第２入力信号Ｖｒｅｆが再びリーディングエッジを有する。これは先に説明したように、ｔ９の瞬間に検出器Ｌ２の出力Ｑ２を１に設定する。そして、フリップフロップＲＳＬの出力ＱＬをゼロに再設定する。
【００４４】
このためには、比較装置の第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆが反対位相の場合、フリップフロップＲＳＬの出力ＱＬにより送出される信号Ｔｕｎの周期比率Ｋは（ｔ９−ｔ５）／（ｔ９−ｔ１）、つまりＫ＝０．５に等しいことが分かる。このタイプの状態の場合、これが平衡状態に相当しており、チャージ電流Ｉｃｓの平均値はゼロであり、発振周波数に対する訂正はなされない。
【００４５】
この図は、その第１及び第２入力信号がもはや反対位相でなくなった状態における比較装置の動作を観察することもできる。実際は、ここで述べた例においては、第１入力信号Ｖｄｉｖはｔｌ２の瞬間にリーディングエッジを有している。これは、第２入力信号Ｖｒｅｆがトレーリングエッジを有する瞬間にロギングしている。これは、第１入力信号Ｖｄｉｖの周波数が低すぎることを意味している。先に述べたのと同様の事象のシーケンスの完了時に、フリップフロップＲＳＬの出力は時間間隔（ｔ１７〜ｔ１３）の間、論理レベル１であり、この期間は、時間間隔（ｔ９〜ｔ５）よりも短い。このため、この期間（ｔ１７〜ｔ９）の間、調整信号Ｔｕｎの周期比率は、０．５よりも低くなる。これは、チャージポンプＣＰにより送出されたチャージ電流Ｉｃｓが正の平均値を有することを意味している。これに対して、第１入力信号Ｖｄｉｖの周波数が第２入力信号の周波数より低いと、これが容量性エレメントを充電する。これにより、その端子から得られるコントロール信号の値が増大し、第１信号Ｖｄｉｖの周波数が増大し、再び平衡状態になるようになる。
【図面の簡単な説明】
【図１】図１は、本発明に係る無線信号の受信装置を示す部分的なブロック図である。
【図２】図２は、本発明の有利な実施形態に係る比較装置を部分的に示すブロック図である。
【図３】図３は、このタイプの装置に現れる信号の展開を示す連続的なタイシグ図である。
本発明は、第１及び第２入力信号を受信し、これら信号の間にある周波数差分を表すコントロール信号を出力するように構成された、比較装置に関する。
【０００２】
このタイプの装置は、周波数合成装置、特に、テレビ、デコーダボックス又はセルラーフォンのような無線信号受信装置における発振周波数をコントロールするために通常使用される。この装置においては、周波数変換は、変換すべき信号を、この合成装置の出力信号と混合することにより、行われる。周波数合成装置をコントロールするための比較装置は、特に米国特許第５，２１６，３７４号により知られている。第１及び第２の信号として、この装置は、発振器の出力信号と、基準信号とを受信するように構成されている。マイクロコントローラにより、この既知の装置は、入力信号の間にある周波数の差分を計算し、デジタルコントロール信号を生成する。このデジタルコントロール信号は、連続的なパルスを含んでおり、これらはこの計算結果により定まる幅を有している。そして、デジタルコントロール信号は、アナログ電圧に変換され、発振器のコントロール入力に印加され、その出力信号の周波数を調整する。このため既知の装置は、極めて複雑な構造のデジタル回路を用いて、入力信号の間の周波数差分の量的測定を生成するとともに、この測定結果を、コントロール信号のパルス幅変調に変換する。このタイプの回路は、特にその複雑さにより生ずる長い応答時間による大きな設計上の問題を有している。また、既知の構造は、１つの集積回路の形式で製造することを困難にしており、製造コストを高くしており、使用を難しくしている。
【０００３】
本発明の目的は、極めて簡単な構造の比較装置を提供することにより、これらの欠点を排除することであり、これは簡単に集積化され、その応答時間は非常に短い。
【０００４】
実際上、本発明においては、冒頭のパラグラフに係る比較装置は、
・第１及び第２入力信号を受信し、調整信号を出力する、位相／周波数比較器と、
・調整信号に基づいて変化する値を有するチャージ電流を出力する、少なくとも１つの電流源と、
・チャージ電流を流し、前記コントロール信号を生成する、容量性エレメントと、
を備えるとともに、
位相／周波数比較器は、調整信号が連続的なパルスを備えるように構成されており、各パルスは、第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有している。
【０００５】
本発明に係る比較装置は、その入力信号の間にある周波数差分を、量的に測定することを必要としない。このタイプの差分は、調整信号のパルス幅の変化を自動的に生じさせる。この変化は、その結果として、チャージ電流の値の変化を生じさせる。プロセスの態様においては、これは、既存の位相ロックループで発生する。実質的に一定周波数を有する調整信号により、調整信号のパルス幅の高周波数変調で、コントロール信号に高周波数変化させることができることで、本発明は識別される。それ故、本発明によれば、既存の構造の電流源は、高周波数変化のチャージ電流を生成することができ、この電流源自体は高い周波数でスイッチすることを必要としない。
【０００６】
本発明の特定の実施形態においては、位相／周波数比較器は、フリップフロップを含んでおり、１又はゼロに設定される前記フリップフロップの入力は、それぞれ前記第１及び第２入力信号により定められ、前記フリップフロップの出力は前記コントロール信号を出力する。
【０００７】
この実施形態によれば、これはその簡潔さによる利点を有しており、調整信号のパルスの幅は、フリップフロップＲＳにより変調される。これは、安価で集積化の容易なコンポーネントである。
【０００８】
本発明は、周波数合成装置をコントロールするために用いられると、有利であろう。この周波数合成装置は、
・コントロール信号によりコントロールされる発振周波数を有する出力信号を出力する、発振器と、
・上述した比較装置であって、その第１及び第２入力信号は、それぞれ、発振器の出力信号及び基準信号からなり、コントロール信号を発振器に供給する、装置と、
を含んでいる。
【０００９】
先に述べたように、その実施形態の１つにおいては、本発明は、無線信号を受信するために構成された装置に関するものであり、
・無線信号を受信し、この信号を、無線周波数として知られている周波数の電気出力信号に変換する、入力段と、
・上述した周波数合成装置であって、発振周波数として知られている周波数の出力信号を出力する、周波数合成装置と、
・入力段の出力信号と周波数合成装置の出力信号とを受信し、無線周波数と発振周波数の間の差分に等しい周波数を有する信号を出力する、ミキサと、
を含んでいる。
【００１０】
最後に、より一般的には、本発明は、発振器の発振周波数を、コントロールされた電圧でコントロールする方法であって、
・調整信号を生成し、この調整信号は、連続的なパルスからなり、各パルスは、前記第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有しており、
・少なくとも１つの電流源を定めるために前記調整信号を用い、この電流源はチャージ電流を出力し、
・前記チャージ電流を前記容量性エレメントに流すことにより、容量性エレメントで生成された電圧を、コントロール信号として用いる、
ステージを含んでいる。
【００１１】
本発明は、添付した図面を参照した非限定的に提供された以下の記述によりより良く理解されるであろう。
【００１２】
図１は、例えば、テレビ、デコーダボックス又はセルラーフォンである無線信号受信装置を概念的に示している。
【００１３】
この装置は、以下を備えている。
【００１４】
・入力段ＡＦ。この例では、これはアンテナとフィルタリングシステムである。これは無線信号を受信し、この信号を無線周波数として知られている周波数ＦＲの電気出力信号Ｖｆｒに変換する。
【００１５】
・周波数合成装置（ＯＳＣ，ＣＭＰ）。これは、発振周波数として知られている周波数ＦＬＯの出力信号Ｖｌｏを出力するように構成されている。
【００１６】
・ミキサＭＸ。これは、入力段ＡＦ及び周波数合成装置（ＯＳＣ，ＣＭＰ）の出力信号Ｖｆｒ及びＶｌｏを受信し、周波数ＦＩの信号Ｖｆｉを出力する。周波数ＦＩは、中間周波数として知られており、無線周波数ＦＲと発振周波数ＦＬＯとの差分に等しい。
【００１７】
既知の技術によれば、発振周波数ＦＬＯの選択は、無線周波数ＦＲの選択を可能にする。実際は、中間周波数ＦＩの値は、選択的なフィルタリングシステムにより定められるが、これは図面には表されていない。このため、ＦＩ＝ＦＲ−ＦＬＯ、ＦＲ＝ＦＩ−ＦＬＯを適用する。ここで述べる装置においては、周波数合成装置は、以下を備えている。
【００１８】
・発振器ＯＳＣ。合成装置の出力信号Ｖｌｏを出力する。この発振周波数ＦＬＯは、コントロール信号によりコントロールされる。
【００１９】
・本発明に係る比較装置ＣＭＰ。この第１及び第２入力信号は、それぞれ、発振器ＯＳＣの出力信号Ｖｌｏから得られる信号Ｖｄｉｖと、基準信号Ｖｒｅｆにより、構成される。この装置ＣＭＰは、コントロール信号Ｖｃｎｔを発振器ＯＳＣに供給するように、構成される。
【００２０】
基準信号Ｖｒｅｆは、例えば、水晶発振器ＸＴＡＬにより生成することができる。この水晶発振器の周波数ＦＲＥＦは、正確にコントロールされる。
【００２１】
比較装置ＣＭＰは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆの周波数の間に、差分を検出した時に、コントロール信号の変化を上げるようにするように構成されている。これにより、発振周波数ＦＬＯを調整することができ、比較装置ＣＭＰで検出された差分が、消滅する。
【００２２】
ここで述べられている例においては、周波数分周器ＤＩＶが、発振器ＯＳＣの出力と比較装置ＣＭＰとの間に、挿入されている。この周波数分周器ＤＩＶは、その入力信号Ｖｌｏの周波数ＦＬＯとその出力信号Ｖｄｉｖの周波数ＦＤＩＶとの間で、分周を行う。この比率はＲとして知られており、ここでは、Ｒ＝ＦＬＯ／ＦＤＩＶであり、選択信号ＳＥＬにより装置のユーザが決定する。この周波数分周器ＤＩＶの存在は、発振周波数ＦＬＯの選択における、つまり、無線周波数ＦＲの選択における、ある程度の自由度の提供を、可能にする。実際には、平衡状条により、ＦＤＩＶ＝ＦＲＥＦであり、ＦＬＯ＝Ｒ・ＦＲＥＦ又はＦＲ＝ＦＩ・Ｒ・ＦＲＥＦである。
【００２３】
本発明に係るこの実施形態に記述された比較装置ＣＭＰは、以下を備えている。
【００２４】
・位相／周波数比較器ＰＤ。これは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆを受信し、調整信号Ｔｕｎを出力するように構成されている。
【００２５】
・チャージポンプＣＰ。これは２つの電流源を備えており、調整信号Ｔｕｎに基づいて変化する値を有するチャージ電流Ｉｃｓを出力するよう構成されている。
【００２６】
・容量性エレメントＣｓ。これは、これを通じてチャージ電流Ｉｃｓを流し、コントロール信号Ｖｃｎｔを生成するように構成されている。
【００２７】
本発明によれば、位相／周波数比較器ＰＤは、調整信号Ｔｕｎが連続的なパルスを備えるように構成されている。各パルスは、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆの間にある周波数差分に基づいて変調される幅を有している。
【００２８】
そして、比較装置ＣＭＰが、その入力信号Ｖｄｉｖ及びＶｒｅｆの周波数の間に差分を検出したときは、調整信号ＴｕｎはＫとして知られている変化可能な周期的比率を有する。これは、チャージ電流Ｉｃｓの値を変化させ、これにより、コントロール信号Ｖｃｎｔを変化させる。正の電流Ｉｃｓは、容量性エレメントＣｓを充電し、コントロール信号Ｖｃｎｔの値を増加させ、発振周波数ＦＬＯを増加させる。これとは反対に、負の電流Ｉｃｓは、容量性エレメントＣｓを放電し、コントロール信号Ｖｃｎｔの値を減少させ、発振周波数ＦＬＯを減少させる。本発明は、実質的に一定周波数の調整信号Ｔｕｎにより、コントロール信号Ｖｃｎｔに高周波数の変化をさせることを可能にすることにより、識別される。これは、調整信号Ｔｕｎのパルス幅の高周波数変調によるものであり、この信号の周期的比率Ｋによるものである。
【００２９】
このため、本発明によれば、既存の構造を有するチャージポンプＣＰの周波数は、制限されると知られているが、高い周波数変化を有するチャージ電流Ｉｃｓを生成することができる。これは、チャージポンプＣＰ自体は、高い周波数でスイッチすることを必要としない。このため、本発明は、合成装置の出力信号における周波数の調整の正確性を、増大させることができる。特に、およそギガヘルツの高い周波数で、合成装置の大きなコスト増を招かない。本発明に係る比較装置ＣＭＰの応答スピードは、平衡に対して大きく反対的に作用することがある大きな補正を回避するために、位相／周波数検出器ＰＤとチャージポンプＣＰとの間に、ローパスフィルタを挿入し、調整信号Ｔｕｎの平均値を表す信号を生成するようにした。
【００３０】
図２は、本発明の特に有利な実施形態に係る比較装置を部分的に表すブロック図である。この装置は、位相／周波数比較器ＰＤとチャージポンプＣＰとを備えている。
【００３１】
チャージポンプＣＰは、第１及び第２電流源ＩＯｐ及びＩＯｎを含んでいる。これらは、正の電源端子ＶＣＣとグランドとの間に、直列に配置されている。これらは、調整信号Ｔｕｎの値に基づいて、電流ＩＯを交互に出力するよう構成されている。これらの電流源の中間ノードは、チャージポンプＣＰの出力を構成している。これは、チャージ電流Ｉｃｓを出力するように構成されており、これは正又は負にすることができる。ここで述べている例においては、第１電流源ＩＯｐは、調整信号Ｔｕｎが論理レベル０を有する時に、導通状態になり、一方、第２電流源ＩＯｎは、調整信号Ｔｕｎが論理レベル１を有する時に、導通状態になる。そして、第１及び第２電流源ＩＯｐ及びＩＯｎは、それぞれ、ＰＮＰ及びＮＰＮタイプのバイポーラトランジスタに基づいて、又は、ＰＭＯＳ及びＮＭＯＳタイプのＭＯＳトランジスタに基づいて、有利に提供されるであろう。
【００３２】
それ故、調整信号Ｔｕｎの周期比率Ｋは、信号が論理レベル１を有している期間と、その周期の１つの期間との間の比により定義される。これは、電流Ｉｃｓの平均値を決定する。実際は、Ｋ＝０．５の場合、この電流Ｉｃｓの平均値はゼロである。なぜなら、同じ期間の間、第１及び第２電流源ＩＯｐ及びＩＯｎは時間的に等しい期間、導通するからである。
【００３３】
Ｋが０．５より低い場合、第１電流源ＩＯｐは、調整信号Ｔｕｎの同じ期間に対する第２電流源ＩＯｎよりも、長い期間、導通する。そして、チャージ電流ＩＯｎの平均値は正になる。これに対して、Ｋが０．５よりも大きい場合、第２電流源ＩＯｎは、調整信号Ｔｕｎの同じ期間に対する第１電流源ＩＯｐよりも、長い期間、導通する。そして、チャージ電流Ｉｃｓの平均値は負になる。
【００３４】
この実施形態においては、位相／周波数比較器ＰＤは、ＲＳＬとして知られているフリップフロップＲＳを含んでおり、その入力ＳＬ及びＲＬは、１又はゼロに設定される。これらの入力は、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆによりそれぞれ設定される。その出力ＱＬは、コントロール信号Ｔｕｎを出力する。フリップフロップＲＳの既知の特性によれば、入力ＳＬが論理レベル１を受けた場合、出力ＱＬは、次に入力ＲＬが論理レベル１を受けるまで、論理レベル１に設定される。入力ＲＬの論理レベル１は、出力ＱＬを論理レベル０に設定する作用を有する。
【００３５】
ここで述べる位相／周波数比較器ＰＤは、以下も備えている。
【００３６】
・第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆのアクティブフロントである第１及び第２の検出器Ｌ１及びＬ２。この例では、Ｄ型フリップフロップのメモリフリップフロップにより構成されている。このデータ入力Ｄ１及びＤ２は、正の電源端子ＶＣＣに接続されており、この出力Ｑ１及びＱ２は、フリップフロップＲＳＬのＳＬ及びＲＬを、１及びゼロに設定するために、入力にそれぞれ接続されている。
【００３７】
・第１及び第２検出器Ｌ１及びＬ２の再初期化手段Ｐ１及びＰ２。これらは、検出されたアクティブフロントがフリップフロップＲＳＬにより判断されたときに、検出器Ｌ１又はＬ２の一方又は他方を非活性にするように構成されている。この例では、検出器Ｌ１又はＬ２の非活性は、その出力Ｑ１又はＱ２の設定を、論理レベル０に導く。例えば再初期化手段は、当業者に知られているパルス生成器からなり、その出力は検出器Ｌ１及びＬ２の再初期化入力Ｒ１及びＲ２に接続される。
【００３８】
この位相／周波数比較器ＰＤにおいては、第１入力信号Ｖｄｉｖのアクティブエッジは、調整信号Ｔｕｎのリーディングエッジを発生させ、一方、第２入力信号のアクティブエッジは、調整信号Ｔｕｎのトレーリングエッジを発生させる。したがって、調整信号Ｔｕｎの周期的比率Ｋが０．５に等しい場合の平衡条件は、第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆが反対位相にあることである。
【００３９】
第１及び第２電流源ＩＯｐ及びＩＯｎの配線を逆転することは、１又はゼロに設定される入力ＳＬ及びＲＬを逆転することと同様に、本発明に係る比較装置の大きな変更を生ずることなく、完全に考え出すことができることが、理解されるであろう。
【００４０】
図３は、タイシング図の形式で、上述した比較装置に現れる種々の信号の展開を示している。
【００４１】
装置の第２入力信号は、この場合、基準信号Ｖｒｅｆの形式をとっており、これは周期的であり、０．５の周期比率を有している。またこれは一定期間にわたって、一定である。ここで述べた例においては、これはｔ０の瞬間にリーディングエッジを有する。ｔ１の瞬間は、検出器Ｌ２の時間的遅延により、ｔ０の瞬間から時間間隔ｔｌ２だけ引き離されているが、このｔ１の瞬間に、この検出器の出力Ｑ２は論理レベル１になり、フリップフロップＲＳＬの出力ＱＬはゼロに設定される。これは、その相補的な出力Ｑｌｎを１に設定する。ｔ２の瞬間は、パルス発生器Ｐ２の時間的遅延により、ｔ１の瞬間から時間間隔ｔｐ２だけ引き離されているが、このｔ２の瞬間に、検出器の再初期化入力Ｒ２は論理レベル１を受信する。ｔ３の瞬間は、検出器Ｌ２の時間的遅延により、ｔ２の瞬間から時間間隔ｔｌ２だけ引き離されているが、このｔ３の瞬間に、検出器Ｌ２が非活性になる。そして、フリップフロップＲＳＬの出力ＱＬは論理レベル０を維持する。
【００４２】
比較装置の第２入力信号は、この場合、周波数分周器Ｖｄｉｖの入力信号の形をとるが、可変である。ここで述べる実施形態においては、第１の期間で、基準信号Ｖｒｅｆと反対の位相であり、つまり平衡条件に達している。信号Ｖｄｉｖは、ｔ４の瞬間にリーディングエッジを有する。ｔ５の瞬間は、検出器Ｌ１の時間的遅延により、ｔ４の瞬間から時間間隔ｔｌ１だけ引き離されているが、このｔ５の瞬間に、この検出器の出力Ｑ１は論理レベル１になり、フリップフロップＲＬの出力ＱＬは１に設定される。これは、その相補的な出力ＱＬｎをゼロに設定する。ｔ６の瞬間は、パルス発生器Ｐ１の時間的遅延により、ｔ５の瞬間から時間間隔ｔｐ１だけ引き離されているが、このｔ６の瞬間に、検出器の再初期化入力Ｒ１は論理レベル１を受信する。ｔ７の瞬間は、検出器Ｌ１の時間的遅延により、ｔ６の瞬間よりも時間間隔ｔｌ１だけ引き離されているが、このｔ７の瞬間に、この論理レベル１は検出器Ｌ１を非活性にする。フリップフロップＲＳＬの出力ＱＬは論理レベル１を維持する。
【００４３】
ｔ８の瞬間では、第２入力信号Ｖｒｅｆが再びリーディングエッジを有する。これは先に説明したように、ｔ９の瞬間に検出器Ｌ２の出力Ｑ２を１に設定する。そして、フリップフロップＲＳＬの出力ＱＬをゼロに再設定する。
【００４４】
このためには、比較装置の第１及び第２入力信号Ｖｄｉｖ及びＶｒｅｆが反対位相の場合、フリップフロップＲＳＬの出力ＱＬにより送出される信号Ｔｕｎの周期比率Ｋは（ｔ９−ｔ５）／（ｔ９−ｔ１）、つまりＫ＝０．５に等しいことが分かる。このタイプの状態の場合、これが平衡状態に相当しており、チャージ電流Ｉｃｓの平均値はゼロであり、発振周波数に対する訂正はなされない。
【００４５】
この図は、その第１及び第２入力信号がもはや反対位相でなくなった状態における比較装置の動作を観察することもできる。実際は、ここで述べた例においては、第１入力信号Ｖｄｉｖはｔｌ２の瞬間にリーディングエッジを有している。これは、第２入力信号Ｖｒｅｆがトレーリングエッジを有する瞬間にロギングしている。これは、第１入力信号Ｖｄｉｖの周波数が低すぎることを意味している。先に述べたのと同様の事象のシーケンスの完了時に、フリップフロップＲＳＬの出力は時間間隔（ｔ１７〜ｔ１３）の間、論理レベル１であり、この期間は、時間間隔（ｔ９〜ｔ５）よりも短い。このため、この期間（ｔ１７〜ｔ９）の間、調整信号Ｔｕｎの周期比率は、０．５よりも低くなる。これは、チャージポンプＣＰにより送出されたチャージ電流Ｉｃｓが正の平均値を有することを意味している。これに対して、第１入力信号Ｖｄｉｖの周波数が第２入力信号の周波数より低いと、これが容量性エレメントを充電する。これにより、その端子から得られるコントロール信号の値が増大し、第１信号Ｖｄｉｖの周波数が増大し、再び平衡状態になるようになる。
【図面の簡単な説明】
【図１】図１は、本発明に係る無線信号の受信装置を示す部分的なブロック図である。
【図２】図２は、本発明の有利な実施形態に係る比較装置を部分的に示すブロック図である。
【図３】図３は、このタイプの装置に現れる信号の展開を示す連続的なタイシグ図である。
Claims (5)
- 第１及び第２入力信号を受信し、これらの信号の間にある周波数差分を表すコントロール信号を出力するように構成された、比較装置であって、
・前記第１及び第２入力信号を受信し、前記コントロール信号を変化させるための一定周波数の第１調整信号を出力する、位相／周波数比較器と、
・前記第１調整信号をフィルタリングして、第２調整信号を生成する、ローパスフィルタと、
・少なくとも２つの電流源であって、それぞれが、前記第２調整信号に基づいて変化する値を有するチャージ電流を出力する、少なくとも２つの電流源と、
・前記チャージ電流を流し、前記コントロール信号を生成する、容量性エレメントと、
を備えるとともに、
前記位相／周波数比較器は、
・第１入力端子及び第２入力端子を有し、前記第１調整信号を出力するフリップフロップであって、前記第１入力端子及び前記第２入力端子は、それぞれ、前記第１及び第２入力信号により制御されて、１又はゼロに設定される、フリップフロップと、
・前記第１及び第２入力信号のそれぞれのアクティブエッジを検出するための、第１及び第２検出器であって、それらの出力が前記フリップフロップの１及びゼロの設定用の前記第１入力及び前記第２入力にそれぞれ接続された、第１及び第２検出器と、
・前記第１及び第２検出器の再初期化手段であって、検出された前記アクティブエッジがフリップフロップにより判断されたときに、前記検出器の一方又は他方を非活性にする、手段と、
を含み、
前記位相／周波数比較器は、前記第１調整信号が連続的なパルスを備えるように構成されており、各パルスは、前記第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有しており、前記連続的なパルスは、前記チャージ電流と前記コントロール信号の値に変化を生じさせる可変の周期的比率を有する、ことを特徴とする比較装置。 - 周波数合成装置であって、
・コントロール信号によりコントロールされる発振周波数を有する出力信号を出力する、発振器と、
・請求項１に記載の比較装置であって、その前記第１及び第２入力信号は、それぞれ、前記発振器の出力信号及び基準信号からなり、前記コントロール信号を前記発振器に供給する、装置と、
を含むことを特徴とする周波数合成装置。 - 請求項２に記載の周波数合成装置であって、前記発振器と前記比較装置の間に挿入された、プログラマブル分周器をも含むことを特徴とする、周波数合成装置。
- 無線信号の受信用の装置であって、
・前記無線信号を受信し、この信号を、無線周波数として知られている周波数の電気出力信号に変換する、入力段と、
・請求項２に記載の周波数合成装置であって、発振周波数として知られている周波数の出力信号を出力する、周波数合成装置と、
・前記入力段の出力信号と前記周波数合成装置の出力信号とを受信し、前記無線周波数と前記発振周波数の間の差分に等しい周波数を有する信号を出力する、ミキサと、
を含むことを特徴とする装置。 - 発振器の発振周波数を、コントロール信号の電圧でコントロールする方法であって、
・位相／周波数比較器を用いて、前記コントロール信号を変化をさせるための一定周波数の第１調整信号を生成し、この第１調整信号は、連続的なパルスからなり、各パルスは、第１及び第２入力信号の間にある周波数差分に基づいて変調された幅を有しており、
・ローパスフィルタを用いて、前記第１調整信号をフィルタリングして、第２調整信号を生成し、
・少なくとも２つの電流源を制御するために前記第２調整信号を用い、これらの電流源のそれぞれはチャージ電流を出力し、
・前記チャージ電流を容量性エレメントに流すことにより、前記容量性エレメントで生成された電圧を、前記コントロール信号として用いるとともに、
前記位相／周波数比較器は、第１入力端子及び第２入力端子を有するフリップフロップを備えており、前記フリップフロップは、前記第１調整信号を出力し、前記第１入力端子及び前記第２入力端子を、それぞれ、前記第１及び第２入力信号により制御して、１又はゼロに設定し、
前記位相／周波数比較器は、前記第１及び第２入力信号のそれぞれのアクティブエッジを検出するための第１及び第２検出器をさらに備えており、これら第１及び第２検出器の出力が前記フリップフロップの１及びゼロの設定用の前記第１入力及び前記第２入力にそれぞれ接続されており、
検出された前記アクティブエッジがフリップフロップにより判断されたときに、前記第１及び第２検出器の一方又は他方を非活性にして再初期化し、
前記第１調整信号の前記連続的なパルスは、前記チャージ電流と前記コントロール信号の値に変化を生じさせる可変の周期的比率を有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015356 | 2000-11-28 | ||
| FR0015356 | 2000-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237750A JP2002237750A (ja) | 2002-08-23 |
| JP4294243B2 true JP4294243B2 (ja) | 2009-07-08 |
Family
ID=8856965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361319A Expired - Fee Related JP4294243B2 (ja) | 2000-11-28 | 2001-11-27 | 時間的遅延の短い周波数比較装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7038496B2 (ja) |
| EP (1) | EP1211811A1 (ja) |
| JP (1) | JP4294243B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10262270B4 (de) * | 2002-09-23 | 2012-11-29 | Infineon Technologies Ag | Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren |
| CN1301594C (zh) * | 2004-01-30 | 2007-02-21 | 威盛电子股份有限公司 | 相位检测器 |
| US7482842B2 (en) * | 2006-09-15 | 2009-01-27 | International Business Machines Corporation | Radiation hardened phase frequency detector for implementing enhanced radiation immunity performance |
| TW201115889A (en) * | 2009-10-29 | 2011-05-01 | Novatek Microelectronics Corp | Control device and switching power supply |
| ITTO20130347A1 (it) | 2013-04-29 | 2014-10-30 | St Microelectronics Srl | Circuito e metodo di calibrazione per un oscillatore controllato digitalmente |
| CN106656176A (zh) * | 2016-12-30 | 2017-05-10 | 重庆华伟工业（集团）有限责任公司 | 一种宽频段捷变频率合成器 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403193A (en) * | 1981-05-19 | 1983-09-06 | Matsushita Electric Industrial Co., Ltd. | Pulse detection circuit |
| GB2202398A (en) * | 1987-03-18 | 1988-09-21 | Marconi Instruments Ltd | Phase comparator |
| JP2608555B2 (ja) * | 1987-03-19 | 1997-05-07 | 富士通株式会社 | 位相比較回路 |
| US4849704A (en) * | 1987-04-15 | 1989-07-18 | Westinghouse Electric Corp. | Duty cycle independent phase detector |
| US4959617A (en) * | 1989-05-30 | 1990-09-25 | Motorola, Inc. | Dual state phase detector having frequency steering capability |
| EP0410029B1 (de) * | 1989-07-25 | 1995-01-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Nachlaufsynchronisation |
| US5221911A (en) * | 1991-06-21 | 1993-06-22 | U.S. Philips Corporation | Receiver having pll frequency synthesizer with rc loop filter |
| US5216374A (en) * | 1991-07-03 | 1993-06-01 | General Instrument Corporation | Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal |
| US5376847A (en) * | 1992-12-30 | 1994-12-27 | Alcatel Network Systems, Inc. | Phase detector and methodology |
| US5699387A (en) * | 1993-06-23 | 1997-12-16 | Ati Technologies Inc. | Phase offset cancellation technique for reducing low frequency jitters |
| US5638410A (en) * | 1993-10-14 | 1997-06-10 | Alcatel Network Systems, Inc. | Method and system for aligning the phase of high speed clocks in telecommunications systems |
| DE4342266C2 (de) * | 1993-12-10 | 1996-10-24 | Texas Instruments Deutschland | Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator |
| JPH07302938A (ja) * | 1994-04-28 | 1995-11-14 | Sony Corp | 圧電セラミックトランス及びその製造方法 |
| KR960006292A (ko) * | 1994-07-28 | 1996-02-23 | 사또 겐이찌로 | 주파수위상비교기 |
| JPH08139595A (ja) * | 1994-11-11 | 1996-05-31 | Mitsubishi Electric Corp | 位相比較回路 |
| JP3557275B2 (ja) * | 1995-03-29 | 2004-08-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びマイクロコンピュータ |
| KR100382328B1 (ko) * | 1997-01-23 | 2003-12-18 | 산요 덴키 가부시키가이샤 | Pll회로및위상록검출회로 |
| US5825640A (en) * | 1997-06-30 | 1998-10-20 | Motorola, Inc. | Charge pump circuit and method |
| DE19729634A1 (de) * | 1997-07-10 | 1999-01-14 | Lg Semicon Co Ltd | Frequenzsynthesizer |
| US5945855A (en) * | 1997-08-29 | 1999-08-31 | Adaptec, Inc. | High speed phase lock loop having high precision charge pump with error cancellation |
| US5854575A (en) * | 1997-11-13 | 1998-12-29 | Lsi Logic Corporation | Dual-loop phase-locked loop |
| JP3048136B2 (ja) * | 1997-12-18 | 2000-06-05 | 日本電気株式会社 | 無線選択呼出受信機 |
| US5963059A (en) * | 1997-12-19 | 1999-10-05 | Advanced Micro Devices, Inc. | Phase frequency detector having reduced blind spot |
| JP3250796B2 (ja) * | 1998-05-26 | 2002-01-28 | 松下電器産業株式会社 | 受信機 |
| US6256362B1 (en) * | 1998-06-30 | 2001-07-03 | Texas Instruments Incorporated | Frequency acquisition circuit and method for a phase locked loop |
| JP3506917B2 (ja) * | 1998-07-30 | 2004-03-15 | シャープ株式会社 | 位相比較器 |
| WO2000045515A1 (fr) * | 1999-01-29 | 2000-08-03 | Sanyo Electric Co., Ltd. | Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable |
| US6229361B1 (en) * | 1999-02-10 | 2001-05-08 | Texas Instruments Incorporated | Speed-up charge pump circuit to improve lock time for integer-N or fractional-N GSM wireless data/voice applications |
| US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| US6157218A (en) * | 1999-07-14 | 2000-12-05 | Realtex Semiconductor Corp. | Phase-frequency detection with no dead zone |
| US6389092B1 (en) * | 1999-08-11 | 2002-05-14 | Newport Communications, Inc. | Stable phase locked loop having separated pole |
| US6683930B1 (en) * | 1999-12-23 | 2004-01-27 | Cypress Semiconductor Corp. | Digital phase/frequency detector, and clock generator and data recovery PLL containing the same |
| US6680653B2 (en) * | 2000-09-29 | 2004-01-20 | Skyworks Solutions, Inc. | VCO tuning curve compensated charge pump current synthesizer |
-
2001
- 2001-11-22 EP EP01204455A patent/EP1211811A1/fr not_active Withdrawn
- 2001-11-27 JP JP2001361319A patent/JP4294243B2/ja not_active Expired - Fee Related
- 2001-11-28 US US09/995,470 patent/US7038496B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020113625A1 (en) | 2002-08-22 |
| US7038496B2 (en) | 2006-05-02 |
| JP2002237750A (ja) | 2002-08-23 |
| EP1211811A1 (fr) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191212B2 (ja) | 周波数倍加回路 | |
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
| US5608354A (en) | Phase-locked loop circuit obtaining the phase difference between time series pulse strings and a reference frequency | |
| EP2359469B1 (en) | A phase frequency detector | |
| JP4294243B2 (ja) | 時間的遅延の短い周波数比較装置 | |
| JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
| JP4540247B2 (ja) | Ｐｌｌ回路 | |
| JPH0993126A (ja) | クロック発生器 | |
| US20020041214A1 (en) | PLL circuit | |
| US20040263143A1 (en) | Reference voltage generator for frequency divider and method thereof | |
| JP2001230668A (ja) | 位相比較回路およびｐｌｌ回路 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JP2001069003A (ja) | Ｐｌｌ制御回路及びその制御方法 | |
| JP3417734B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| JPS6151828B2 (ja) | ||
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPH08307258A (ja) | 周波数シンセサイザ | |
| JP2940761B2 (ja) | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 | |
| JPH04297128A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070302 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070507 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |