JPH04235416A - Ｐｌｌシンセサイザ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相同期ループを用いた
ＰＬＬシンセサイザ回路に係り、特に出力周波数を短時
間に切り替えられるＰＬＬシンセサイザ回路に関するも
のである。

【０００２】

【従来の技術】従来のＰＬＬ（フェーズ　　ロックド　
　ループ）シンセサイザ回路の一例を図５に示す。この
従来例では、水晶発振器１を含む基準発振器２，プログ
ラマブルカウンタ３，位相比較器４，チャージポンプ回
路５，ローパスフィルタ６および電圧制御発振器７によ
って、ＰＬＬシンセサイザが構成されている。位相比較
器４は基準発振器２の基準発振信号とプログラマブルカ
ウンタ３の出力信号の位相差を検出し、例えば基準発振
信号が進んでいれば正のパルス状の電圧信号を送出し、
遅れていれば負のパルス状の電圧信号をチャージポンプ
回路５に送出する。チャージポンプ回路５は、位相比較
器４の出力電圧を電流値に変換する機能を持ち、例えば
位相比較器４から正のパルス状の電圧信号が出力された
場合には正のパルス状の電流を送出し、位相比較器５か
ら負のパルス状の電圧信号が出力された場合には負のパ
ルス状の電流を送出する。このチャージポンプ回路５の
出力信号はローパスフィルタ６によって平滑化されて電
圧制御発振器７の制御電圧Ｖｃとなる。電圧制御発振器
７の出力信号はプログラマブルカウンタ３によってＮ分
周されて電圧制御発振器７の出力信号の周波数ｆＯはｆ
Ｏ／Ｎとなる。ここでＮはプログラマブルカウンタ３の
分周数である。このＰＬＬが安定していれば、電圧制御
発振器７の出力信号の周波数ｆＯと基準発振器２の基準
発振周波数ｆＲとの関係は、ｆＲ＝ｆＯ／Ｎとなる。す
なわち、プログラマブルカウンタ３の分周数Ｎを外部の
プログラム端子Ｐ１，Ｐ２，…，Ｐｎに供給される周波
数情報Ｄ１，Ｄ２，…，Ｄｎにより変化させることによ
って、電圧制御発振器７の出力発振周波数ｆＯは種々の
値をとる。周波数情報としてのディジタル値が変化して
周波数の切り替えが行われると、プログラマブルカウン
タ３の出力周波数が変化するため、基準発振器２の基準
発振信号とプログラマブルカウンタ３の出力に位相差を
生じて、位相比較器４およびチャージポンプ回路５は位
相差に応じて正あるいは負のパルス状の電流を送出する
。そのため、ローパスフィルタ６の出力電圧Ｖｃが変化
し、電圧制御発振器７の新しい周波数に対応する制御電
圧になって安定する。このとき周波数の切り替えが安定
するまでに要する時間は掃引時間と位相同期時間との和
によって決まり、そのうちの多くの時間を占める掃引時
間はローパスフィルタ６の時定数によって決まる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の技術によるＰＬＬシンセサイザ回路では、ローパス
フィルタ６の時定数を発振周波数の安定化のために大き
くする必要があり、かつ最も低い発振周波数に対応しな
ければならないため、その時定数が大きなものとなり、
掃引時間が長くなって、プログラマブルカウンタの分周
数を変え電圧制御発振器の発振周波数を変えようとして
も、所望の発振周波数を得るまでに多大の時間がかかり
、高速に周波数を切り替えられない欠点があった。

【０００４】特に時分割多重伝送を行うディジタル方式
の携帯・自動車電話等では周波数切り替え時には送受信
を行っていないタイミングで他の周波数の状況を監視す
ることが有効である。この場合には図６に示すように短
い時間間隔で複数の発振周波数、例えばｆ１とｆ２を交
互に発振させる必要があり、さらに、新たな周波数へ切
り替わる速度を早めることと同様に、もう一度、以前発
振していた周波数に迅速に戻ることが非常に重要である
。しかし、従来回路ではこの場合にも新たな周波数に切
り替えるのと同じ時間を必要とし、複数の周波数を発振
する繰り返しの周期を短くできない欠点があった。

【０００５】本発明は、上記欠点を改善するためになさ
れたものであり、その目的は、短時間に発振周波数の切
り替えを行うことができるＰＬＬシンセサイザ回路を提
供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のＰＬＬシンセサイザ回路においては、電圧
制御発振器の出力信号を可変分周した信号と基準周波数
信号の位相差に対応した出力をローパスフィルタを通し
て、前記電圧制御発振器の制御端子に帰還させ、前記可
変分周の分周数に対応したが周波数を発振するように制
御するＰＬＬシンセサイザ回路において、複数個のロー
パスフィルタを持ち、該複数個のローパスフィルタの出
力のうちの１つを選択するセレクタ回路と、該選択によ
り前記セレクタ回路に入力された前記ローパスフィルタ
の出力を切り替えた直後の前記可変分周した信号と基準
周波数信号の位相差を初期設定する回路とを具備するこ
とを特徴としている。

【０００７】

【作用】本発明のＰＬＬシンセサイザ回路では、ローパ
スフィルタあるいはチャージポンプ回路とローパスフィ
ルタから成る複数の制御電圧発生回路をセレクタ回路で
発振周波数別に切り替えて、電圧制御発振器に制御電圧
を供給する。各制御電圧発生回路において上記の切り替
えを行った際に、各発振周波数に対応してローパスフィ
ルタが制御電圧を保持することと、ローパスフィルタ出
力を切り替えた直後の可変分周出力と基準周波数信号と
の位相を初期設定により揃えることにより、セレクタ回
路の切り替えで、直ちに電圧制御発振器に他の周波数を
発振させる。

【０００８】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【０００９】図１は本発明の第１の実施例の構成を示す
ブロック図である。本実施例は２つの発振周波数を切り
替える場合を例とする。本実施例を構成するものとして
、１は水晶発振器、２は水晶発振器１を含む基準発振器
、３はプログラマブルカウンタ、４は位相比較器、５Ａ
，５Ｂはチャージポンプ回路、６Ａ，６Ｂはローパスフ
ィルタ、７は電圧制御発振器、８はローパスフィルタ６
Ａ，６Ｂの出力のうちの１つを選択するセレクタ回路、
９は初期設定回路、１１はチャージポンプ５Ａ，５Ｂへ
の入力を切り替えるセレクタ回路である。水晶発振器１
を含む基準発振器２，プログラマブルカウンタ３，位相
比較器４，電圧制御発振器７は、図５の従来例と同様に
構成されている。本実施例が図５の従来例と異なるのは
、チャージポンプ回路として５Ａ，５Ｂで示した２組を
持ち、第１のセレクタ回路１１により位相比較器４の出
力を選択信号ＳＷによってチャージポンプ回路５Ａ，５
Ｂのいずれか一方の入力端子に接続すること、またロー
パスフィルタとして６Ａ，６Ｂで示した２組の回路を持
ち、第２のセレクタ回路８によりローパスフィルタ６Ａ
，６Ｂの一方の出力を選択信号ＳＷに応じて電圧制御発
振器７の制御電圧Ｖｃとして供給することである。ここ
で、第１のセレクタ回路１１が選択信号ＳＷでチャージ
ポンプ回路５Ａを選択したときには、第２のセレクタ回
路８では同じ選択信号ＳＷによりローパスフィルタ６Ａ
を選択するようにされている。同様にセレクタ回路１１
でチャージポンプ回路５Ｂを選択したときには、同時に
セレクタ回路８はローパスフィルタ６Ｂを選択する。ま
た、初期設定回路９が設けられ、選択信号ＳＷによって
ローパスフィルタ、従って発振周波数を切り替えた場合
には、位相比較器４に入力する基準発振器２の出力の位
相とプログラマブルカウンタ３の出力の位相を揃える機
能を持っている。

【００１０】初期設定回路９は、基準発振器２の出力と
選択信号ＳＷを入力し、リセット信号ＲＥＳをプログラ
マブルカウンタ３へ発する構成としている。ここで、位
相比較器４では基準発振器２の立ち上がりとプログラマ
ブルカウンタ３の立ち下がりが同時に起こった場合を位
相差無しと判断すると仮定すると、初期設定回路９は選
択信号ＳＷが切り替わった直後の基準発振器２の立ち下
がりを検出し、直ちにプログラマブルカウンタ３にリセ
ット信号ＲＥＳを送出し、プログラマブルカウンタ３を
リセットあるいはプログラマブルカウンタ３の出力が立
ち下がった直後と同じ状態になるようにする。これによ
り、プログラマブルカウンタ３を基準発振器２に同期さ
せることができる。もしも、位相比較器４では基準発振
器２の立ち上がりとプログラマブルカウンタ３の立ち上
がりが同時に起こった場合を位相差無しと判断する場合
には、初期設定回路９は基準発振器２の立ち上がりでプ
ログラマブルカウンタ３をその出力が立ち上がった直後
と同じ状態になるようにすれば良い。また同様に、プロ
グラマブルカウンタ３の立ち上がりあるいは立ち下がり
に同期して、基準発振器２中のカウンタをセットあるい
はリセットするようにしても良い。Ｐ１，Ｐ２，…，Ｐ
ｎは、プログラマブルカウンタ３のプログラム端子であ
る。

【００１１】次に、上記実施例におけるチャージポンプ
回路５Ａ，５Ｂ（以下代表してチャージポンプ回路５Ａ
と記す）の一構成例を図２に示す。チャージポンプ回路
５Ａは、ＰＮＰトランジスタＴｒ１とＮＰＮトランジス
タＴｒ２の各コレクタ同士を出力端子ＯＵＴに接続し、
トランジスタＴｒ１のエミッタを正電源ＶＤＤに、トラ
ンジスタＴｒ２のエミッタをグランド電源ＶＤＤに接続
し、トランジスタＴｒ１のベースを抵抗Ｒ１を通して入
力端子Ｕに接続するとともに抵抗Ｒ２を通して自己のエ
ミッタに接続し、トランジスタＴｒ２のベースを抵抗Ｒ
３を通して入力端子Ｄに接続するとともに抵抗Ｒ４を通
して自己のエミッタに接続して成る。入力端子Ｕ，Ｄと
もに低レベルの場合にはＰＮＰトランジスタＴｒ１が導
通状態、ＮＰＮトラ　ンジスタＴｒ２が非導通状態とな
り、両入力端子Ｕ，Ｄが低いレベルを続けてい　る間、
高レベルの正電源ＶＤＤから出力端子ＯＵＴに向かって
電流が流れ続け、チャージアップを行う。一方、入力端
子Ｕ，Ｄが共に高レベルの時にはＰＮＰトランジスタＴ
ｒ１が非導通状態、ＮＰＮトランジスタＴｒ２が導通状
態となり、出力端子ＯＵＴからグランド電源ＧＮＤに向
けてディスチャージを行う。

【００１２】以上のように構成した第１の実施例の動作
および作用を述べる。

【００１３】図３は本実施例の動作説明用のタイミング
チャートである。ここでは、本実施例のＰＬＬシンセサ
イザ回路を時分割多重伝送を行う携帯電話などに適用し
た場合を考え、以下に説明する。図３は、時分割多重伝
送におけるタイミングの一例を示している。図３では３
チャネル（ＣＨ）の時分割多重を行っている場合を示し
ており、ＣＨ１のタイミングで実際に送受信を行い、他
のＣＨ２，ＣＨ３のタイミングでは他の携帯電話機など
が送受信しており、当該電話機によっては動作する必要
のない期間である。従って、この不要な期間に、他の必
要な周波数を発振できるようにローパスフィルタを設定
することができる。

【００１４】まず、図２にａで示したＣＨ１のタイミン
グでは、図１のプログラム端子Ｐ１，Ｐ２，…，Ｐｎに
周波数情報Ｄ１１，Ｄ２１，…，Ｄｎ１が供給されてお
り、セレクタ回路１１ではチャージポンプ回路５Ａが、
セレクタ回路８ではローパスフィルタ６Ａの出力が選択
されており、電圧制御発振器７は第１の発振周波数ｆＯ
１で安定して発振しているとする。この場合の動作は従
来例と同様である。

【００１５】次にｂで示したＣＨ２のタイミングおよび
それに引き続くＣＨ３のタイミング期間中に新たな第２
の発振周波数ｆＯ２を発振させるため、プログラム端子
Ｐ１，Ｐ２，…，Ｐｎに供給する周波数情報をＤ１２，
Ｄ２２，…，Ｄｎ２に変化させ、セレクタ回路１１はチ
ャージポンプ回路５Ｂを、セレクタ回路８はローパスフ
ィルタ６Ｂの出力を選択し、基準発振器２，プログラマ
ブルカウンタ３，位相比較器４，チャージポンプ回路５
Ｂ，ローパスフィルタ６Ｂ，電圧制御回路７からなるＰ
ＬＬで電圧制御発振器７の発振周波数ｆＯがｆＯ２に近
づくような動作を開始する。

【００１６】２回目のＣＨ１のタイミングが始まる前の
タイミングｃでプログラム端子Ｐ１，Ｐ２，…，Ｐｎに
供給する周波数情報をＤ１１，Ｄ２１，…，Ｄｎ１に戻
し、初期設定回路９で基準発振器２とプログラマブルカ
ウンタ３の出力の位相を一致させるとともに、セレクタ
回路１１はチャージポンプ回路５Ａを、セレクタ回路８
はローパスフィルタ６Ａを選択する。この時、ローパス
フィルタの時定数がＣＨ１の繰り返し周期と比べ十分大
きい場合には、ａで示したタイミングの時と同じ電圧が
保持されているため、基準発振器７は直ちに発振周波数
ｆＯ１を安定に発振する。

【００１７】２回目のＣＨ２のタイミングｄには再度プ
ログラム端子Ｐ１，Ｐ２，…，Ｐｎに供給する周波数情
報をＤ１２，Ｄ２２，…，Ｄｎ２に変化させ、セレクタ
回路１１でチ回路５Ｂを、セレクタ回路８でローパスフ
ィルタ６Ｂの出力を選択する。この時、既にローパスフ
ィルタ６Ｂの出力電圧が電圧制御発振器７が第２の発振
周波数ｆＯ２を発振させる電圧になっている場合には、
初期設定回路９で基準発振器２とプログラマブルカウン
タ３の出力の位相を一致させると電圧制御発振器７は直
ちに発振周波数ｆＯ２で安定な発振を開始する。一方、
ローパスフィルタ６Ｂの出力電圧が電圧制御発振器７が
第２の発振周波数ｆＯ２を発振させる電圧にまで到達し
ていない場合には、ローパスフィルタ６Ｂの出力にはタ
イミングｃにおける電圧が保持されているため、その時
のローパスフィルタ６Ｂの出力電圧に対応する発振周波
数から再度ＰＬＬにより電圧制御発振器７の発振周波数
ｆＯがｆＯ２に近づくような動作を開始する。

【００１８】以上のような動作を繰り返すことによって
、何回か後のＣＨ２のタイミングではローパスフィルタ
６Ｂの出力は電圧制御発振器７が発振周波数ｆＯ２を発
振する電圧に達し、以降はプログラム端子Ｐ１，Ｐ２，
…，Ｐｎに供給する周波数情報をＤ１１，Ｄ２１，…，
Ｄｎ１からＤ１２，Ｄ２２，…，Ｄｎ２に、セレクタ回
路１１でチャージポンプを５Ａから５Ｂに、セレクタ回
路８でその出力をローパスフィルタ６Ａから６Ｂに変化
させたり、あるいはそれらの逆に変化させ、初期設定回
路９で基準発振器２とプログラマブルカウンタ３の出力
の位相を一致させると、電圧制御発振器７は発振周波数
ｆＯをｆＯ１からｆＯ２にあるいはその逆に短時間で安
定に切り替えることができる。

【００１９】次に、本発明の第２の実施例を説明する。

【００２０】図４は、その構成を示すブロック図である
。この第２の実施例は、以下の点を除き、前述の第１の
実施例と同様に構成されている。即ち、図４の第２の実
施例が図１の第１の実施例と異なる点は、図１の初期設
定回路９の代わりに記憶回路１０とこの記憶回路１０お
よびプログラマブルカウンタ３を制御する初期設定制御
回路１２を持つことである。初期設定制御回路１２の制
御により、記憶回路１０はＰＬＬで電圧制御発振器７が
所望の第２の発振周波数ｆＯ２に引き込み途中に第１の
発振周波数に戻る時の、例えば図３のタイムチャートで
タイミングｃにおいて、基準発振器２とプログラマブル
カウンタ３の位相差を記憶し、次に第２の発振周波数ｆ
Ｏ２に対する引き込みを再開するタイミング、例えば図
３中のｄにおいて記憶回路１０から基準発振器２とプロ
グラマブルカウンタ３の位相差を読み出し、位相差を再
現するようにプログラマブルカウンタ３に値を設定する
。 これにより、２回目以降の新たな発振周波数ｆＯ２への
引き込みを１回目等に引き込みを中断したのと同じ状態
で再開することができるため、引き込み時間を短縮する
ことができる。

【００２１】ここで、初期設定制御回路１２と記憶回路
１０の動作を図４の回路図と図３のタイミングチャート
を基に詳しく説明する。なお、位相比較器４では図１の
場合と同様に基準発振器２の立ち上がりとプログラマブ
ルカウンタ３の立ち下がりが同時に起こった場合を位相
差無しと判断すると仮定し、また、電圧制御発振器７が
図３中のタイミングｃで発振周波数ｆＯの設定値をｆＯ
２からｆＯ１へ切り替えるのを、基準発振器２の出力の
立ち下がりのタイミングで行うと仮定して以下の説明を
行う。図１の説明の場合と同様に、図３のａで示したタ
イミングでは周波数ｆＯ１で安定して発振しているとし
、タイミングｂで第２の発振周波数ｆＯ２の発振動作を
開始したとする。

【００２２】初期設定制御回路１２は制御信号ＣＴ１を
用いて、発振周波数をｆＯ１に変更するように選択信号
ＳＷを切り替えた直後の基準発振器２出力の立ち下がり
時点で記憶回路１０にプログラマブルカウンタ３の値を
記憶させる（タイミングｃ）。同時に制御信号ＣＴ２を
用いて、第１の実施例の説明と同様に、プログラマブル
カウンタ３をリセットあるいはプログラマブルカウンタ
３の出力が立ち下がった直後と同じ状態にする。これに
より始めからプログラマブルカウンタ３と基準発振器２
の位相が揃った同期状態で周波数ｆＯ１を発振すること
ができる。

【００２３】次に発振周波数ｆＯの設定値をｆＯ１から
ｆＯ２へ切り替えるタイミングｄでは制御信号ＣＴ１と
ＣＴ２を用いて、基準発振器２の立ち下がりに同期して
記憶回路１０に記憶されている値をプログラマブルカウ
ンタ３に設定する。なお、新しい周波数への引き込み途
中にあっては、制御信号ＣＴ２は記憶回路１０のデータ
をプログラマブルカウンタ３に読み込むように制御する
（引き込み後はタイミングｃの説明と同様、リセットあ
るいはプログラマブルカウンタ３の出力が立ち下がった
直後と同じ状態にする）。これにより、途中に他の周波
数を発振している期間があっても、中断した引き込み途
中の状態と同じ状態から引き込みを再開することができ
る。

【００２４】なお、チャージポンプ回路を１個のみとし
、ローパスフィルタを２個持ち、位相比較器とチャージ
ポンプ回路の間のかわりに、チャージポンプ回路とロー
パスフィルタの間にセレクタ回路を設けても同じ動作が
実現できる。また、以上の説明はすべてローパスフィル
タ等を２個持つものとして説明してきたが、３個以上持
ち、３種類以上の周波数を時分割で発振させることもで
きる。このように本発明は、その主旨に沿って種々に応
用され、種々の実施態様を取り得るものである。

【００２５】

【発明の効果】以上の説明で明らかなように、本発明の
ＰＬＬシンセサイザ回路によれば、簡単な回路の追加の
みで、短時間に発振周波数の切り替えを行うことができ
る利点がある。

【００２６】また、請求項２の発明によれば、周波数の
切り替えで中断した引き込み途中と同じ状態から引き込
み動作を再開できるので、さらに短時間で発振周波数の
切り替えを行える利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図

【図２
】上記実施例のチャージポンプ回路の構成例を示す回路
図

【図３】本発明の実施例における時分割多重伝送のチャ
ネル配置を示すタイミングチャート

【図４】本発明の第２の実施例を示すブロック図

【図５
】従来例を示すブロック図

【図６】従来例の動作説明図

【符号の説明】

１…水晶発振器、２…基準発振器、３…プログラマブル
カウンタ、４…位相比較器、５Ａ，５Ｂ…チャージポン
プ回路、６Ａ，６Ｂ…ローパスフィルタ、７…電圧制御
発振器、８，１１…セレクタ回路、９…初期設定回路、
１０…記憶回路、１２…初期設定制御回路、Ｐ１，Ｐ２
，…，Ｐｎ…プログラム端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　電圧制御発振器の出力信号を可変分周
   した信号と基準周波数信号の位相差に対応した出力をロ
   ーパスフィルタを通して、前記電圧制御発振器の制御端
   子に帰還させ、前記可変分周の分周数に対応したが周波
   数を発振するように制御するＰＬＬシンセサイザ回路に
   おいて、複数個のローパスフィルタを持ち、該複数個の
   ローパスフィルタの出力のうちの１つを選択するセレク
   タ回路と、該選択により前記セレクタ回路に入力された
   前記ローパスフィルタの出力を切り替えた直後の前記可
   変分周した信号と基準周波数信号の位相差を初期設定す
   る回路とを具備することを特徴とするＰＬＬシンセサイ
   ザ回路。
2. 【請求項２】　　請求項１記載のＰＬＬシンセサイザ回
   路において、位相差を初期設定する回路が、ある周波数
   から他の周波数に切り替える直前の可変分周した信号と
   基準周波数信号の位相差に相当するデータを保持する記
   憶回路と、該データに基づいてセレクタ回路に入力され
   たローパスフィルタの出力を切り替えた直後の前記可変
   分周した信号と基準周波数信号の位相差を初期設定する
   回路とを具備することを特徴とするＰＬＬシンセサイザ
   回路。