JPS6390214A - 多モ−ドｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、周波数シンセサイザ等に使用する多モードＰ
ＬＬ　（フェーズロックドループ）回路に関する。

従来の技術 第９図は従来の２モ一ドＰＬＬ回路の構成を示している
。第９図において１は基準発振器であり、この出力は２
の分周器に入力され、更に分周器２の出力は位相比較器
３の基準入力として加えられている。位相比較器３の位
相遅れ、進みの２つの出力はチャージポンプ４に入力さ
れ、また位相比較器からの位相ロック信号１０はスイッ
チ５の制御信号となっている。チャージポンプ４の出力
はローパスフィルタフに入力され、またスイッチ５によ
り、ローパスフィルタ７の特性が可変されるようになっ
ている。ローパスフィルタ７の出力は電圧制御発振器６
に入力され、電圧制御発振器６の出力は、出力９として
使用されると同時に分周器８に入力される。また、分周
器８の出力は位相比較器３の比較入力に入力されている
。

次（′−上記従来例の動作について説明する。第１図に
おいてスイッチ５を除けば通常用いられているフェーズ
ロツクノシーブ回路であり、基準発振器１の発振周波数
をｆＲ，分周器２の分周比をＭ１分周器８の分周比をＮ
とすれば出力９の周波数ｆＯは またここで分周器２，８を可変分周器とし、ＮＩＭの値
を変化することにより出力周波数ｆＯを変化させること
ができる。このループの特性は、ループゲインとローパ
スフィルタフの伝達特性で表わすことができ、ローパス
フィルタ７として第１図のようなＲ，Ｃフィルタを用い
るとループは２次ループとなる。

このときチャージポンプの電源電圧なＶｐ、ＶＣＯの変
調感度なＫｖとすると、ＰＬＬ応答を決定するωｎ　（
自然周波数）とζ（ダンピング係数）は次式で表わされ
る。

これにより、スイッチ５でＲ２をショートすれば、ωｎ
は大きくなり、ＰＬＬの固有周波数が上がることにより
、系の応答が早くなる。よって、ＰＬＬがロックしてい
ない時は位相ロック信号１０によりスイッチ５をＯＮシ
てやれば、より早くＰＬＬの同期引き込みが実現する。

またロックした時はスイッチ５はオープンであり、ωｎ
は小さくなるため、ノイズ抑圧、安定度の点で有利とな
る。

このようにフィルタ特性を切り換えることにより高速立
上りを高ノイズ抑圧特性を両立させることができる。

発明が解決しようとする問題点 しかしながら、上記従来の２モ一ドＰＬＬ回路では、モ
ードにより、スイッチでフィルタの伝達関数を変化させ
るため、上記回路をＩＣ化する際にスイッチを外付けす
る必要があり、回路を小型化しにくい欠点があった。ま
た、スイッチが、電圧制御発振器に擾乱を与え易い欠点
があった。

本発明はこのような従来の欠点を解決するものでありＩ
Ｃ化に向いた、擾乱を与えにくい優れた多モードＰＬＬ
回路を提供することを目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、位相比較器の位相
ロック信号を積分することにより切換信号を得て、チャ
ージポンプの駆動電流を可変できるようにし、モードに
よって駆動電流を複数の値に切りかえ、等測的なループ
ゲインを変化させることによって引き込み時とロック時
のループ特性を変化させるように構成したものである。

作　　　　用 したがって本発明によれば、多モードを切り換える際に
フィルタ定数を変更せず、チャージポンプの駆動電流の
切換えによりループゲインを変化させて行なうため、系
に擾乱を与えにくく、また切換回路がチャージポンプで
あるためＩＣ化に向くという効果を有する。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において１は基準発振器であり、この出力は２の分
周器に入力され、更に分周器２の出力は位相比較器３の
基準入力として加えられている。位相比較器３の位相遅
れ、進みの２つの出力それぞれ（ａ）　、　（ｂ＞は多
モードチャージポンプ１１に入力され、また多モードチ
ャージポンプ１１の出力（ｅ）は抵抗Ｒｏとコンデンサ
Ｃｏより成るフィルタ１２を経て電圧制御発振器６に入
力されている。電圧制御発振器６の出力は出力９として
使用されると同時に分周器８に入力される。また分周器
８の出力は位相比較器３の比較入力に入力されている。

１３はバッファアンプ１４、積分器１５゜コンパンータ
部１６より成るモード切換信号発生回路であり、（ｄ）
及び（ｅ）はその切換信号の出力端子である。

次に上記実施例の動作について説明する。ＰＬＬ回路と
しての基本的動作は従来例と同様であるので省略する。

位相比較器３の位相ロック信号１０はＰＬＬ回路の位相
ロックの状況に応じてパルス巾が変わるパルス信号が含
まれている。モード切換信号発生回路１３はバッファア
ンプ１４を介して位相ロック信号１０を積分器１５によ
り積分（平滑化）シ、所定値レベルに設定されたコンパ
レータ部１６によりモード数（ｎ）に応じた数の切換信
号（ｄ）　、　（ｅ）等を得る。この場合、多モードチ
ャージポンプ１１は位相比較器の出力（ａ）　、　（ｂ
）により切換信号（ｄ）、（ｅ）を用いて多モードチャ
ージポンプ１１の電流を複数種類に切換え、出力端子（
Ｃ）に出力し、フィルタ１２を介して電圧制御発振器６
の特性を同期引込の度合に応じて制御することになる。

第２図は多モード（モード数＝Ｎ、Ｎ≧２）チャージポ
ンプの一例としてＮ＝２の場合の２モードチヤージポン
プｌｌａの具体構成例を示す。２モードチヤージポンプ
ｌｌａはそれぞれベースと位相比較器３及びグランドの
間に抵抗Ｒｓを有するＮＰＮとＰＮＰの一対のトランジ
スタＴｌ、　Ｔ２で構成され、各々のエミッタに接続さ
れている２本ずつの抵抗Ｒ１，Ｒ２のうち一方の抵抗Ｒ
２の両端にはスイッチ１７が挿入され、スイッチ１７は
位相ロック信号１０によりコントロールされている。

次に上記２モードチヤージポンプｌｌａの動作について
説明する。第２図でもチャージポンプｌｌａの構成とス
イッチ１７の位置を除けば従来例の動作とかわりがなく
、２次ループのＰＬＬを構成し、分周器２、分周器８の
分周比で決定される周波数を出力する。いまスイッチ１
７がＯＦＦであったとすると、ＰＬＬのループ特性のω
ｎａ、ζａは次式で表わされる。但しＴｒのベースエッ
タ間電圧をＶＢＥとする。

兄ヒダ但り このときチャージポンプの駆動電流は。（Ｒ１−）Ｒ２
）である。更にスイッチ１７がＯＮのときは、同様ωｎ
ｂ、ζｂは、 と表わされる。

また、このとき、チャージポンプｌｌａの駆動電流は＄
、ある。以上から、スイッチ１７を２Ｂ、１ ＯＮ　−ＯＦＦすることによりチャージポンプの駆動電
流が変化し、ひいては系の応答が変化することがわかる
。そこで従来例と同様に、位相ロック信号１０でスイッ
チ１７を駆動すれば、同期時にはωｎが小さく雑音帯域
の狭い、また同期引込時にはωｎが大きく応答速度の速
い２モードＰＬＬが実現できる。

実際に上記構成により、同期時間を測定したところ、通
常のＰＬＬで３７ｍ５であった同期時間が２５ｍ５以下
と３０チ以上の高速化を実現できた。

第３図は、モード切換信号発生回路１３の具体構成例を
示し、１４ａ　、　１４ｂはバッファアンプ１４として
の２個の直列バッファアンプ回路、１５ａは積分器１５
をダイオードＤと抵抗Ｒｏ　、　Ｒ１２、（Ｒ１２）几
１１）コンデンサＣ１を用いて非線型積分器として構成
し、抵抗Ｒ１３、Ｒ１４、インバータ１６ａ　、　１６
ｂより成るコンパレータ１６に入力し、出力として切換
信号（ｄ）を得ている。非線型積分器１５ａでは第４図
の波形図に示すように、位相ロック信号（イ）をバッフ
ァアンプ１４　に入力し、例えばチャネル切換時等のロ
ック状態からロックが外れ非ロツク状態に移行するとき
は、負極性パルスが出力されるのでこれをダイオードＤ
が導通して、抵抗Ｒ１１とコンデンサＣＩで定まる小さ
い時定数で（ロ）のように積分器１５を急速放電してチ
ャネル切換時等に非ロツク状態にすばやく対応させ、ま
た逆に非ロツク時からロック状態への移行に際しては、
上記負極性パルスの出力が止まる方向なので、そのさい
に）のように、ダイオードＤを非導通となることによっ
て、抵抗Ｒ１２とコンデンサＣ１で定まる大きい時定数
により、十分安定にロックしたことを確かめて（ホ）切
換信号を発生するようにしたものである。Ｇ／９はコン
パレータ部１６のスライスレベル（へ）に対応する切換
信号の変化を示している。

第５図は、３モードの場合の多モードチャージポンプ１
１の構成例を示し、１８はスイッチ　１７（第２のスイ
ッチ）と並列に挿入された第１のスイッチで、抵抗Ｒ３
と直列に接続され、抵抗Ｒ２と並列に挿入されている。

１９ａ　、　１９ｂは２組の第１コンパレータ、第２コ
ンパレータでアリ、ツレぞれ別のスライスレベルに設定
されている。上記構成で３モ一ド動作をさせるには、例
えば積分器１５　の出力が所定値７１以上では第１．第
２のスイッチ１７．１８をいずれもオフとし、抵抗Ｒ２
で動作させ出力がＶｌ−７Ｖ２の間では第１コンパレー
タ１９ａの出力により第１のスイッチ１８をオンとして
抵抗Ｒ２とＲ３の並列接続とし、さらに出力Ｖ２以下で
は第２コンパレータ１９ｂの出力により第２のスイッチ
１７をオンとして動作させる。

第６図は、トランジスタＴＩ　、　Ｔ２に代すジャンク
ションＦＥＴ　２０を用いた例であり、同様にトランジ
スタＴ１．　Ｔ２の代りにＭＯ８型ＦＥＴ、デュアルゲ
ートＭＯ８等も用いることも出来る。

第７図、第８図はいずれもトランジスタＴＩ、Ｔ２と直
列に定電流源を挿入した構成であり、第７図はカレント
・ミラー回路をまた第８図は差動増幅器を使用している
。第７図で、３０ａはＰＮＰのトランジスタ３１ａ　、
　３２ａより成るカレントミラー回路、３０ｂはＮＰＮ
のトランジスタ３１ｂ　、　３２ｂより成るカレントミ
ラー回路であ１バ　トランジスタ３１ａ、３１ｂのそれ
ぞれのコレクタ電流を規定することにより、トランジス
タ３２ａ　、　３２ｂのコレクタ電流を定電流に駆動出
来る。トランジスタ３１３　、３１ｂのコレクタ電流は
２個の抵抗Ｒ４に直列挿入した抵抗Ｒ５をスイッｆ−１
７の開放、短絡によりロックの状態に応じて変化させて
、制御（規定）することが出来る。

次に第８図では、ＰＮＰのトランジスタ４１ａと４２３
より成る差動増幅器４０ａとＮＰＮのトランジスタ４１
ｂと４２ｂより成る差動増幅器４０ｂとにより構成され
る。抵抗Ｒ７〜Ｒｏはいずれもバイアス調整用である。

抵抗Ｒ７に並列に設けたスイッチ　１７を開放、短絡制
御することによって、第７図の場合同様にロックの状態
に応じてチャージポンプの駆動電流の切換えが行える。

上記構成では、定電流源を用いて、トランジスタＴＩ、
Ｔ２の電流が正確に規制出来るので、チャージポンプ全
体をＩＣ化した場合に高精度に構成出来る利点を有する
。

なお、各実施例で、スイッチ１７　、１８はアナログス
イッチを用いて集積化が容易なように構成される。

発明の効果 以上実施例により説明したように本発明によれば、ＰＬ
Ｌ回路で、位相比較器の位相ロック信号を積分し、出力
を複数レベルでスライスしてチャージポンプの駆動電流
をロック状態に応じ複数のモードに対応する複数の電流
値で切換えるよう（＝構成したので、ＩＣ化が容易であ
るという利点を有する。また、電圧制御発振器に直結さ
れるラインを切換ないので擾乱を与えにくいという利点
を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における多モードＰＬＬ回路
のブロック図、第２図は同回路の多モードチャージポン
プの回路図、第３図は本発明の実施例のモード切換信号
発生回路の回路図、第４図は第３図の動作を説明するた
めの波形図、第５図は本発明の第２の実施例での多モー
ドチャージポンプの回路図、第６図は本発明の第３の実
施例での多モードチャージポンプの回路図、第７図は本
発明の第４の実施例の多モードチャージポンプの回路図
、第８図は本発明の第５の実施例の多モードチャージポ
ンプの回路図、第９図は従来のＰＬＬ回路のブロック図
である。 １・・・基準発振器、３・・・位相比較器、６・・・電
圧制御発振器、１１・・−多モードチャージポンプ、１
３・・・モード切換信号発生回路、１５・・・積分器、
　１６・・・コンパレータ部。 代理人の氏名　弁理士　中　尾　敏　男　はか１名な、 ′Ｎ２図 第３図 万 ｊＩ　４　図 Ｍ５図 第６図

Claims (1)

【特許請求の範囲】
1. ディジタル型の位相比較器と、前記位相比較器の出力に
   より駆動されるチャージポンプと、前記チャージポンプ
   の出力によりローパスフィルタを介して制御される電圧
   制御発振器とを備えたフェーズロックドループ回路に用
   いられ、前記位相比較器の位相ロック信号を積分器で積
   分し、前記積分器の出力を複数のレベルでスライスして
   複数の切換信号を得、前記複数の切換信号に対応して前
   記チャージポンプの駆動電流を複数の値に切換えるよう
   にした多モードＰＬＬ回路。