JP3392767B2 - 位相ロックループ - Google Patents

位相ロックループ

Info

Publication number
JP3392767B2
JP3392767B2 JP36424198A JP36424198A JP3392767B2 JP 3392767 B2 JP3392767 B2 JP 3392767B2 JP 36424198 A JP36424198 A JP 36424198A JP 36424198 A JP36424198 A JP 36424198A JP 3392767 B2 JP3392767 B2 JP 3392767B2
Authority
JP
Japan
Prior art keywords
charge pump
potential
voltage
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36424198A
Other languages
English (en)
Other versions
JP2000188542A (ja
Inventor
雅司 清瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP36424198A priority Critical patent/JP3392767B2/ja
Priority to TW088118369A priority patent/TW476192B/zh
Priority to US09/465,958 priority patent/US6222421B1/en
Priority to KR10-1999-0059558A priority patent/KR100418009B1/ko
Publication of JP2000188542A publication Critical patent/JP2000188542A/ja
Priority to US09/783,631 priority patent/US6515520B2/en
Priority to KR10-2002-0086951A priority patent/KR100388875B1/ko
Application granted granted Critical
Publication of JP3392767B2 publication Critical patent/JP3392767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【産業上の利用分野】本発明は、基準クロックに対して
発振クロックを同期させる位相ロックループに関するも
ので、特に、発振周波数の安定化に関する。
【従来の技術】図5は、位相ロックループの構成を示す
ブロック図であり、図6は、位相比較器の動作を説明す
るタイミング図である。位相ロックループは、位相比較
器1、チャージポンプ2、ローパスフィルタ3及び電圧
制御発振器4により構成される。位相比較器1は、基準
クロックRKと電圧制御発振器4から出力される発振ク
ロックCKとを位相比較し、基準クロックRKと発振ク
ロックCKとの位相差に応じて変化する比較出力PP、
PNを出力する。例えば、図6に示すように、基準クロ
ックRKに対して発振クロックCKが進んだとき、一方
の比較出力PNが立ち上げられ、逆に、基準クロックR
Kに対して発振クロックCKが遅れたときに他方の比較
出力PPが立ち下げられる。チャージポンプ2は、比較
出力PP、PNに応答してオン/オフするトランジスタ
からなり、比較出力PP、PNに応答して変化する出力
PDを出力する。例えば、比較出力PNが立ち上げられ
たときに出力側の電位を接地電位に引き下げ、比較出力
PPが立ち下げらたときに出力側の電位を電源電位まで
引き上げるように構成される。また、比較出力PPがハ
イレベルにあり、比較出力PNがローレベルにあるとき
には、トランジスタが全てオフ状態となり、出力側は、
ハイインピーダンスとなる。ローパスフィルタ(LP
F)3は、チャージポンプ2の出力PDの交流成分を取
り除き、出力PDのパルス幅に応じて変動する制御電圧
Vcを出力する。従って、制御電圧Vcは、比較出力PN
が立ち上げられて出力PDが接地電位となったときに低
下し、比較出力PPが立ち下げられて出力PDが電源電
位となったときに上昇する。電圧制御発振器(VCO)
4は、例えば、リングオシレータにより構成され、その
帰還ループの遅延量を制御電圧Vcに応答して増減させ
ることで、発振クロックCKの周波数を変動させるよう
に構成される。以上のロックループにおいては、基準ク
ロックRKに対して発振クロックCKの位相がずれる
と、そのずれとは逆方向にVCO14の発振が制御され
るため、発振クロックCKが基準クロックRKに同期す
ることになる。
【発明が解決しようとする課題】位相比較器1の出力P
P、PNを受けて動作するチャージポンプ2では、比較
出力PPの立ち下がりに応答して出力側から流れ込む電
流と、比較出力PNに応答して出力側へ流れ出す電流と
を等しくすることが望ましい。即ち、チャージポンプ2
において、出力側から流れ込む電流と出力側へ流れ出す
電流とのバランスが一致しなくなると、基準クロックR
Kと発振クロックCKとの位相差に偏りが生じ、安定し
た動作を維持できなくなる。この結果、外来ノイズ等の
影響によって、動作が不安定となり、さらには、ロック
がはずれるおそれがある。そこで本発明は、チャージポ
ンプに流れる電流を充電時と放電時とで等しく保てるよ
うにして位相ロックループの動作を安定させることを目
的とする。\
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするとこ
は、制御電圧の変化に応答して発振クロックの周波数を
変動させる電圧制御発振器と、上記発振クロックを所定
の周期を有する基準クロックと位相比較する位相比較器
と、上記位相比較器の比較出力に応じて第1の電位また
は第2の電位を選択的に出力する第1のチャージポンプ
と、上記第1のチャージポンプの出力を平滑化して上記
制御電圧を生成する第1のローパスフィルタと、所定の
周期で第1の電位または第2の電位を選択的に出力する
第2のチャージポンプと、上記第2のチャージポンプの
出力を平滑化して補償電圧を生成する第2のローパスフ
ィルタと、上記補償電圧に応答して、上記第1及び第2
のローパスフィルタから取り出される上記第1及び第2
の電位を制御する制御部と、を備えたことにある。本発
明によれば、リファレンス用の第2のチャージポンプに
おいて、充電時に流れる電流と放電時に流れる電流とを
等しくするようにフィードバック制御が成されると共
に、そのフィードバック情報が位相ロックループを構成
する第1のチャージポンプに対しても供給される。第1
のチャージポンプと第2のチャージポンプとを同等の動
作特性に設定することで、第1のチャージポンプでも充
電時に流れる電流と放電時に流れる電流とが等しくなる
ように制御される。
【発明の実施の形態】図1は、本発明の位相ロックルー
プの第1の実施形態を示すブロック図である。本発明の
位相ロックループは、位相比較器11、第1のチャージ
ポンプ12、第1のローパスフィルタ13及び電圧制御
発振器14に加えて、第2のチャージポンプ15、第2
のローパスフィルタ16、A/D変換器17及びバイア
ス回路18により構成される。位相比較器11は、基準
クロックRKと電圧制御発振器14から出力される発振
クロックCKとを位相比較し、基準クロックRKと発振
クロックCKとの位相差に応じて変化する比較出力P
P、PNを出力する。この位相比較器11においては、
基準クロックRKと発振クロックCKとが一定の位相差
を有するときに両クロックが同期したものとして扱われ
る。第1のチャージポンプ12は、比較出力PP、PN
に応答してオン/オフするトランジスタと、これらのト
ランジスタに流れる電流をバイアス回路18から与えら
れる制御電位Vcp、Vcnに応答して制御するトランジス
タと、を含み、比較出力PP、PNに応答して変化する
出力PDを出力する。第1のローパスフィルタ(LP
F)13は、チャージポンプ12の出力PDの交流成分
を取り除き、出力PDのパルス幅に応じて変動する制御
電圧Vcを出力する。電圧制御発振器(VCO)14
は、例えば、リングオシレータにより構成され、制御電
圧Vcに応答して発振クロックCKの周波数を変動させ
るように構成される。以上の位相比較器11からVCO
14までの動作は、図5に示す位相ロックループに一致
している。第2のチャージポンプ15は、第1のチャー
ジポンプ12と同一の構成を有し、それぞれ一定の周期
を有する1組のクロックRP、RNに応答して、クロッ
クRP、RNに応答して変化する出力RDを出力する。
ここで、クロックRP、RNは、第2のチャージポンプ
を構成するPチャンネル型のトランジスタとNチャンネ
ル型のトランジスタとを互いに重なることなく等しい時
間だけオンさせるようにして生成される。例えば、クロ
ックRPをデューティ比3/4に設定し、クロックRN
のデューティ比を1/4に設定すると共に、クロックR
Pの立ち下がりに対してクロックRNの立ち上がりを1
/2周期だけずらすように生成される。第2のローパス
フィルタ(LPF)16は、第2のチャージポンプ15
の出力RDの交流成分を取り除き、初期設定される電位
Vr0を出力RDのパルス幅に応じて変動させる電位Vr
を出力する。この第2のLPF16において取り出され
る電位Vrは、第2のチャージポンプ15において充電
時に流れる電流と放電時に流れる電流とが等しく維持さ
れる間は、一定の値に維持される。即ち、第2のチャー
ジポンプ15では、クロックRP、RNによって充電時
間と放電時間とが等しく設定されるため、第2のLPF
16に対する充電電流と放電電流とが等しい間は、出力
電位Vrが初期設定された電位Vr0まま維持される。こ
こで、第2のLPF16における初期設定の電位Vr0に
ついては、第1のLPF13から得られる制御電圧Vc
と一致するように設定される。A/D変換器17は、第
2のLPF17から入力される電圧Vrをデジタル値に
変換して、制御情報SCを生成する。そして、バイアス
回路18は、A/D変換器17から入力される制御情報
SCに基づいて、制御電位Vcp、Vcnを生成し、第1及
び第2のチャージポンプ12、15に供給する。この制
御電位Vcp、Vcnは、各チャージポンプ12、15にお
いて充電電流と放電電流とを制御するものであり、第2
のLPF16から得られる電位Vrを所定の電位に維持
することで、各チャージポンプ12、15の充電電流と
放電電流とを等しくなるように制御する。第1及び第2
のチャージポンプ12、15において充電電流と放電電
流とのバランスが崩れると、第2のLPF16の出力電
位Vrが変動することになる。この出力電位Vrの変動
は、制御情報SCの変化となってバイアス回路18に伝
えられ、各チャージポンプ回路12、15の充電電流と
放電電流とを一致させる方向に制御電位Vcp、Vcnが変
動する。この結果、各チャージポンプ12、15におい
て、充電電流と放電電流とのバランスが常に一定に保た
れる。図2は、第1及び第2のチャージポンプ12、1
5の構成の一例を示す回路図である。これらチャージポ
ンプ12、15の構成は、同一である。チャージポンプ
12、15は、それぞれ、駆動用のトランジスタ21、
22及び電流制御用のトランジスタ23、24により構
成される。駆動用のとなるPチャンネル型MOSトラン
ジスタ21とNチャンネル型MOSトランジスタ22と
が、電源及び接地にそれぞれ接続される。そして、電流
制御用となるPチャンネル型MOSトランジスタ23と
Nチャンネル型MOSトランジスタ24とが、トランジ
スタ21、22の間に直列に接続され、これらのトラン
ジスタ23、24の間の接続点から、出力PD/RDが
取り出される。トランジスタ21、22のゲートには、
位相比較器11からの比較出力PP、PNまたは上述し
たクロックRP、RNがそれぞれ印加される。また、ト
ランジスタ23、24のゲートには、バイアス回路18
により生成される制御電位Vcp、Vcnがそれぞれ印加さ
れる。従って、比較出力PP及びクロックRPに応答し
てトランジスタ21がオンすると、電源側からトランジ
スタ21に充電電流Ipが流れ、第1及び第2のLPF
13、16に含まれる容量を充電する。同時に、比較出
力PN及びクロックRNに応答してトランジスタ22が
オンすると、トランジスタ22から接地側に放電電流I
nが流れ、第1及び第2のLPF13、16に含まれる
容量を放電する。このとき、トランジスタ21と出力端
子との間には、電流制御用のトランジスタ23が接続さ
れるため、制御電位Vcpに応答して充電電流が制御され
る。同様に、トランジスタ22と出力端子との間には、
電流制御用のトランジスタ24が接続されため、Vcnに
応答して放電電流が制御される。図3は、バイアス回路
18の構成の一例を示す回路図である。バイアス回路1
8は、抵抗31、トランジスタ32〜35、デコーダ3
6、スイッチ群37及び抵抗列38により構成される。
Pチャンネル型トランジスタ33とNチャンネル型トラ
ンジスタ34とが電源接地間に直列に接続される。トラ
ンジスタ33のゲートには、スイッチ群37から取り出
される電位が印加され、トランジスタ34のゲートは、
抵抗31及びトランジスタ32の間の接続点に接続され
る。電流補償用のPチャンネル型トランジスタ35が、
トランジスタ33と並列に接続され、そのゲートが、ト
ランジスタ33、34の間の接続点に接続される。そし
て、トランジスタ33、34の間の接続点から第1の制
御電位Vcpが取り出される。また、抵抗31とNチャン
ネル型トランジスタ32とが電源接地間に直列に接続さ
れ、その間の接続点にトランジスタ32のゲートが接続
される。そして、トランジスタ33、34の間の接続点
から第1の制御電位Vcpが取り出される。抵抗列38
は、電源接地間に接続され、電源電位と接地電位との間
を分圧して複数の分圧電位を取り出す。スイッチ群37
は、各スイッチが抵抗列38の各抵抗間に接続され、複
数の分圧電位を選択的に取り出す。デコーダ36は、制
御情報SCに応答し、スイッチ群37の特定の1つをオ
ンすることで、分圧電位の選択を行う。この選択された
分圧電位は、トランジスタ31のゲートに印加される。
以上のバイアス回路18によれば、デコーダ36の選択
動作によってトランジスタ31のゲートの電位が変化す
ると、その変化に伴って第2の制御電位Vcpが変化す
る。このとき、第1の制御電位Vcnは固定されているた
め、第2の制御電位Vcpの変化により、トランジスタ2
1、23に流れる電流Ipが、トランジスタ22、24
に流れる電流Inに対応して変化する。この結果、チャ
ージポンプ12、15に流れる充電電流と放電電流とが
互いに等しくなるように制御される。図4は、本発明の
位相ロックループの第2の実施形態を示すブロック図で
ある。この図において、位相比較器11からVCO14
までの構成は、図1に示す第1の実施形態と同一であ
り、説明は省略する。第2のチャージポンプ41、第2
のローパスフィルタ(LPF)42及びバイアス回路
は、図1に示す第1実施形態のチャージポンプ15、第
2のLPF16及びバイアス回路18と同一のものであ
る。即ち、第2のチャージポンプ41により、一定の周
期を有するクロックRP、RNに応答して変化する出力
RDが生成され、第2のLPF43により、第2のチャ
ージポンプ41の出力RDのパルス幅に応じて変動する
電位Vrが生成される。そして、制御情報SCに応答し
て、第1及び第2のチャージポンプ12、41の充電電
流と放電電流とを制御するための制御電位Vcp、Vcnが
生成される。比較器43は、第2のLPF42から入力
される電位Vrを所定の基準値と比較し、基準値を超え
ているときにはカウントアップ信号UPを立ち上げ、基
準値に達していないときにはカウントダウン信号DWを
立ち上げる。尚、基準値を上限値と下限値との2種類に
設定し、電位Vrが上限値と下限値との間にあるときに
は、カウントアップ信号UP及びカウントダウン信号D
Wの何れも立ち上げないようにしてもよい。アップダウ
ンカウンタ44は、比較器43から入力されるカウント
アップ信号UPに応答してカウントアップすると共に、
カウントダウン信号DWに応答してカウントダウンす
る。これにより、第2のLPF42から出力される電位
Vrの変化に伴って増減する制御情報SCが生成され
る。ここで生成される制御情報SCは、第1の実施形態
において、A/D変換器17で生成される制御情報SC
に一致するものである。以上のように、比較器43及び
アップダウンカウンタ44を用いた場合でも、A/D変
換器17を用いた場合と同様に、第1のLPF42から
出力される電位Vrを所定の値に保つようにしてチャー
ジポンプ12、41が制御される。従って、第1の実施
形態と同等の動作を達成することができる。
【発明の効果】本発明によれば、位相ロックループを構
成するチャージポンプにおいて、ローパスフィルタ側へ
流れ出す充電電流とローパスフィルタ側から流れ込む放
電電流とが常に等しくなるように維持される。このた
め、電圧制御発振器の発振動作を安定させることがで
き、位相ロックループのロックの遅れを防止することが
できる。
【図面の簡単な説明】
【図1】本発明の位相ロックループの第1の実施形態を
示すブロック図である。
【図2】チャージポンプの構成を示す回路図である。
【図3】バイアス回路の構成を示す回路図である。
【図4】本発明の位相ロックループの第2の実施形態を
示すブロック図である。
【図5】従来の位相ロックループの構成を示す図であ
る。
【図6】従来の位相ロックループの動作を説明するタイ
ミング図である。
【符号の説明】
1、11 位相比較器 2、12、15、41 チャージポンプ 3、13、16、42 ローパスフィルタ(LPF) 4、14 電圧制御発振器(VCO) 17 A/D変換器 18、45 バイアス回路 43 比較器 44 アップダウンカウンタ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 制御電圧の変化に応答して発振クロック
    の周波数を変動させる電圧制御発振器と、上記発振クロ
    ックを所定の周期を有する基準クロックと位相比較する
    位相比較器と、上記位相比較器の比較出力に応じて第1
    の電位または第2の電位を選択的に出力する第1のチャ
    ージポンプと、上記第1のチャージポンプの出力を平滑
    化して上記制御電圧を生成する第1のローパスフィルタ
    と、所定の周期で第1の電位または第2の電位を交互に
    出力する第2のチャージポンプと、上記第2のチャージ
    ポンプの出力を平滑化して補償電圧を生成する第2のロ
    ーパスフィルタと、上記補償電圧に応答して、上記第1
    及び第2のチャージポンプに流れる電流量を制御する
    御部と、を備えたことを特徴とする位相ロックループ。
  2. 【請求項2】 上記制御部は、上記補償電圧に応じた補
    償情報を生成する補償情報生成回路と、段階的に設定さ
    れる複数の電圧から上記補償情報に応じて選択される電
    圧を上記第1及び第2のチャージポンプに供給し、上記
    第1及び第2のチャージポンプに流れる電流量を制御す
    ことを特徴とする請求項1に記載の位相ロックルー
    プ。
  3. 【請求項3】 上記補償情報生成回路は、上記補償電圧
    をデジタル値に変換するA/D変換器を備えることを特
    徴とする請求項2に記載の位相ロックループ。
  4. 【請求項4】 上記補償情報生成回路は、上記補償電圧
    を所定の基準値と比較して大小関係を判定する比較器
    と、上記比較器の比較出力に応答してカウントアップま
    たはカウントダウンされるアップダウンカウンタと、を
    備えることを特徴とする請求項2に記載の位相ロックル
    ープ。
JP36424198A 1998-12-22 1998-12-22 位相ロックループ Expired - Fee Related JP3392767B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP36424198A JP3392767B2 (ja) 1998-12-22 1998-12-22 位相ロックループ
TW088118369A TW476192B (en) 1998-12-22 1999-10-25 Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
US09/465,958 US6222421B1 (en) 1998-12-22 1999-12-17 Phase-locked loop
KR10-1999-0059558A KR100418009B1 (ko) 1998-12-22 1999-12-21 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와 전압 제어 발진기
US09/783,631 US6515520B2 (en) 1998-12-22 2001-02-14 Charge pump circuit for phase-locked loop circuitry
KR10-2002-0086951A KR100388875B1 (ko) 1998-12-22 2002-12-30 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와전압 제어 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36424198A JP3392767B2 (ja) 1998-12-22 1998-12-22 位相ロックループ

Publications (2)

Publication Number Publication Date
JP2000188542A JP2000188542A (ja) 2000-07-04
JP3392767B2 true JP3392767B2 (ja) 2003-03-31

Family

ID=18481336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36424198A Expired - Fee Related JP3392767B2 (ja) 1998-12-22 1998-12-22 位相ロックループ

Country Status (1)

Country Link
JP (1) JP3392767B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764126B2 (en) 2007-06-25 2010-07-27 Sanyo Electric Co., Ltd. Clock generation circuit and clock generation control circuit
JP5836605B2 (ja) * 2011-02-24 2015-12-24 スパンション エルエルシー Pll

Also Published As

Publication number Publication date
JP2000188542A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
US5831483A (en) PLL frequency synthesizer having circuit for controlling gain of charge pump circuit
US6515520B2 (en) Charge pump circuit for phase-locked loop circuitry
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
JP4539977B2 (ja) 容量性チャージ・ポンプ
US6097227A (en) Phase locked loop circuit and method of synchronizing internal synchronizing signal with reference signal
US7471160B2 (en) Real-time frequency band selection circuit for use with a voltage controlled oscillator
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたpll回路
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US7292078B2 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
JP3392767B2 (ja) 位相ロックループ
US20030214330A1 (en) Phase-locked loop circuit
JPH11355134A (ja) 位相同期回路
US8373465B1 (en) Electronic device and method for phase locked loop
JP4534140B2 (ja) Pll回路
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
JP2009200703A (ja) チャージポンプ回路およびpll回路
JP4082507B2 (ja) 位相同期回路
CN111628767B (zh) 初始控制电压产生电路
JP2987974B2 (ja) 位相同期回路
JPH09307437A (ja) フェーズロックドループ回路
JP3345520B2 (ja) 位相同期回路
JPS6390213A (ja) 自動モ−ド切換pll回路
JP2001102922A (ja) Pll回路
JP2002246903A (ja) Pll回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140124

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees