JPS58117730A - 集積ecl回路用出力段 - Google Patents

集積ecl回路用出力段

Info

Publication number
JPS58117730A
JPS58117730A JP57235156A JP23515682A JPS58117730A JP S58117730 A JPS58117730 A JP S58117730A JP 57235156 A JP57235156 A JP 57235156A JP 23515682 A JP23515682 A JP 23515682A JP S58117730 A JPS58117730 A JP S58117730A
Authority
JP
Japan
Prior art keywords
transistor
resistor
output stage
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57235156A
Other languages
English (en)
Other versions
JPH0252892B2 (ja
Inventor
ジルベ−ル・イベ・マリ・グロアゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS58117730A publication Critical patent/JPS58117730A/ja
Publication of JPH0252892B2 publication Critical patent/JPH0252892B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086Emitter coupled logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は集積ECL回路用出力段であって、二点ツタを
相互接続して差動増幅器を形成する第一および第二トラ
ンジスタを具え、該差動増幅器を第一電力供給線路に接
続すると共に第一電流源と直列に接続し、該第−電流源
には前記第一および第二トランジスタのエミッタを夫々
接続すると共に該第−電流源を第二電力供給線路に接続
し、さらに前記第一トランジスタのコレクタを第一抵抗
を経て前記第一電力供給線路に接続してあ′す、さらに
E(3L回路の出力部を形成するエミッタと、前記第一
抵抗および前記第一トランジスタのコレクタに接続した
ベースとを有する第三トランジスタを具え、 さらに前記第一トランジスタのベースおよびコレクタの
夫々に並列接続したベースおよびコレクタと、前記第二
電力供給線路に接続した第二電流源を具えるエミッタ回
路とを有する第四トランジスタを具える集積KOL回路
用出力段に関する。
ここにおいて、「E OLJとは論理集積回路分野では
吐知の技術であって「3−m1tter (3oupl
edLogic Jの頭文字を取った略称である。
〔従 来 技 術〕
論理回路では出力レベル0(低論理値レベル)および1
(高論理値レベル)は正確であると井に出来るだけこれ
ら電圧レベルは安定していることが必要である。しかし
ながら・回路の構成素子の動作温度特にこれら回路のト
ランジスタのp−n接合の温度が変動すると必然的に出
力電圧レベルも変動してしまう。これがため、このよう
な出力電圧の変動を制限するため論理回路の「温度補償
」を行なうのが通例となっている。
このような目的のため設計されかつKOL回路の出力段
に用いるように意図された回路が文献刊行物「IEIJ
 Journal of 5olid stage C
1rcuitsJ(VOl、 S O14、A 5 、
 october 1979 ) GC記載された論文
の第4図に示されている。この既知回路は前述した「第
二電流源」に対応する電流源を使用し、この電流源から
前述の「第一抵抗」に対応する抵抗を経て補助電流工。
を流し、この抵抗間に、前述の第三トランジスタに対応
する出7J)ランジスタのベース−エミッタ電圧vB1
cノ変動に対して反対極性で変動する電圧降下を、生ぜ
しめる構成となっている。全体の基準電位(前述のトラ
ンジスタが接続されている電力供給ラインの電位)の点
から考えると、出力レベルはこの抵抗の端子間での電圧
降下分と、この出力トランジスタのvBKとの和電圧に
等しくおよびこれら二つのパラメータは温度の関数とし
て反対方向に変化するので、所定の補償を行なうことが
出来る。実際には、これらトランジスタのp−n接合で
の温度が所、定の温度(約60°C)を越えると、過補
償状態が起り、その場合にはトランジスタにおける電圧
降下の増大量が出力トランジスタのV□が減少する量よ
りも大であり、従って、温度の上昇につれて高および低
出力レベルの電圧レベルが低下するO 〔発明の概要〕 本発明の目的は「過補償」を抑制する集積論理回路用の
出力段を提供することにある。
この目的の達成な図るため本発明による集積ECL回路
用出力段によれば、 第二抵抗を前記第二電流源と前記第四トランジスタのエ
ミッタとの間に接続し、前記第二電流源と前記第一電力
供給線路との間において第三抵抗を第五トランジスタの
エミッターコレクタ回路と直列に接続し、該第五トラン
ジスタのコレクタを前記第一電力供給線路に直接接続す
る一方そのベースを前記第四トランジスタのエミッタに
結合して成ることを特徴とする。
本発明による装置は所定以上の温度となった時この抵抗
の端子間での電圧降下が極端に大きくなってしまうので
この温度からこの抵抗を経て流れる電流工。の一部分を
分流させるすなわちブランチ・オフさせる必要があると
いう簡単な着想に基づくものである。
温度補償回路の動作につき要約すると次の通り、である
第二電流源の電流路すなわち一方においては第五トラン
ジスタのベース−エミツタ路(IB路)と直列の第三抵
抗によって形成されている電流路と、他方においては第
一抵抗と直列に接続されている第四トランジスタのEB
路と直列の第二抵抗によって形成されている電流路とを
並列に接続する。電流は両電流路のうち後者の電流路を
経て永久に流れるが、この電流は第五トランジスタのベ
ース−エミッタ電圧v]3ICが十分高い場合にのみ他
方の電流路(第三抵抗子第五トランジスタ)を経て流れ
ることが出来る。この電圧vBII、の値は特に第二抵
抗の端子間における電圧降下の値に依存し、この電圧降
下は第二電流源から供給される電流値によって決まると
井に動作温度の上昇に従って増大する。低動作温度の場
合には、第二抵抗の端子間電圧降下は第五トランジスタ
のベース−エミッタ電圧vBlをそのスレッショルド値
にする程十分大きい値ではないので、このトランジスタ
を経て電流は流れない。動作温度が上昇し第二電流源の
電流値が十分高くなり第二抵抗における電圧降下の増大
に起因して第五トランジスタの電圧VBICがスレショ
ルド値に達するようになると、この第五トランジスタを
経て電流が流れ始める。この電流は第一抵抗が含まれる
1流路を経て流れている電流から引き出され温度が上昇
するにつれてその量が増大する。従って、この温度の関
数として第一抵抗の端子間電圧降下が増大する割合を制
限することが出来この増大を符号を除き第三トランジス
タの電圧VBICの増大とほぼ等しくすることが出来る
。従って、出力段の出力電位の取り得る高レベルおよび
低レベルを安定化することが出来る一0第三抵抗は第五
トランジスタと直列に接続されていて、この第三抵抗に
より第五トランジスタが導通状態になると直ちに電流源
の電流がこの第五トランジスタを経てほぼ完全には流れ
ることが出来ないよう確実になすために必要とされるイ
ンピーダンスを与える。さもなければ制御システムが無
効となって動かなくなるばかりか高および低出力レベル
間の電圧差が大きくなることが妨げられてしまう。
上述したようなタイプの温度制御装置を具えるXOL出
力段によれば、これにより生ずる出方電圧はp−n接合
に関する限りにおいては80℃〜150℃という広い温
度範囲内で著しく安定であるという利点がある。この装
置の構成素子を適切に選択することにより、前述の接合
における温度の両限界温度間では出方電圧は±5 mV
の変動以上に変動することはない。制御システムはこの
出力段の両(高および低ン出カレベルに対し同一に動作
する。
本発明が極めて有効的であることを考慮すると、この装
置は簡単であるという利点がある。
本発明による装置の第一実施例によれば、第五トランジ
スタのベースを第四トランジスタのエミッタに直接接続
する。この装置は第三抵抗と直列の第五トランジスタの
ベース−エミツタ路が並列に接続されている制御抵抗(
第二抵抗)のみから成ッテイル。この場合、第五トラン
ジスタの1!圧VB]Hの値はこの第二抵抗の端子間電
圧降下に完全に依存している。使用電減が微小電流であ
るこ七を考えると、この第二抵抗はやや大きくなる(平
均で約1kg)0 本発明によるやや複雑な第二実施例によれば、第五トラ
ンジスタのベースを、第二電流源と1第一および第四ト
ランジスタの夫々のベースとの間に接続した抵抗ブリッ
ジの中心点に、接続する。
この場合、本発明による、第五トランジスタの前記ベー
スと、第四)ランジスタのエミッタとの間の接続は間接
的である。その理由は前述の抵抗ブυツジの第一抵抗お
よび第四トランジスタのベース−エミツタ路中の第二抵
抗がこの接続中に含まれているからである。
この第二実施例においては、第五トランジスタの電圧V
BICの値は第二抵抗の端子間における電圧降下だけに
依存するものではない。この後者の電圧降下の変動は前
述した抵抗ブリッジから導出される予備分極電圧(pr
epolarization voltage )に加
えられる。しかしながら、第五トランジスタの段は依然
として第二抵抗の端子間電圧降下によって制御される。
この実j1例によれば、一方においては前述のケースに
おける場合よりも8〜4分の−の値の第二抵抗を使用し
よってこの抵抗の端子間電圧降下を制限することが可能
となり、他方においては第二抵抗の、第二電流源に接続
されている傭の電位レベルを増大せしめることが出来る
このように第二電流源はさらに好ましい状況下で動作す
る。
本発明は上述した実施例とは無関係に1最適な結果を得
るため・所定の抵抗値を有する抵抗を使用することはも
とよりこれら抵抗の抵抗値の比を所定の比のものとする
ことが必要であること明らかである。
以下図面により本発明の詳細な説明する。
第1図および第8図はEOL技術によるゲート回路網に
対する出力段の基本素子を明確に示す図で、これら素子
として先ず第一に以下第一および第二(ランジスタと称
するnpn型トランジスタ!、およびT、がある。これ
ら両トランジスタは差動回路を形成するものである。こ
れらトランジスタの二つのエミッタを第一電流源と称す
る電圧源10と直列に接続し、この第一電流源を第二電
力供給線路と称する電力供給線路り、に接続する。
さらにトランジスタテ工のコレクタを第〒抵抗と称する
抵抗R1を経て第一電力供給線路と称する電力供給線路
L0に接続すると共にトランジスタT、のコレクタをこ
の線路L0に接続する。この線路L1は一般には接地し
てあってその電位を基準電位として使用する。入力信号
は例えばトランジスタT、のベースに供給し、トランジ
スタテ工のベースを図中白丸印で示した固定補助電源1
1に接続する。トランジスタT0に関してエミッタホロ
ワとして接続されている、npn?Jの第三トランジス
タテ8は出力段の出力素子を形成している。
このトランジスタT、のベースをトランジスタT0のコ
レクタに接続し、そのコレクタを個別の電力供給線路L
8に接続し、そのエミッタすなわち端子Sから出力電圧
を生じる。或いはまた、このトランジスタT8のコレク
タを第−電力供給線路L工に接続することも可能である
。これらの点は既知、である。尚・説明の便宜のため第
2図にはこの個別の電力供給線路L8を省略しである。
出力段の動作温度の変動に基づき出力電圧の変化を補償
するための相補回路には、npn型第四トランジスタを
含んでおり、このトランジスタのベースおよびコレクタ
をトランジスタT1のベースおよびコレクタに夫々接続
し、エミッタを特に第二電流源20を介して電力供給線
路り、に接続する。この第二電流源20はnpn型のト
ランジスタT6を以って既知のように構成し、その場合
このトランジスタのベースに一定電圧Vを供給し、その
エミッタ回路に抵抗R4を接続するようになしている。
図示の@#化を図るためt電流源10を含む既知の回路
部分を簡単に示してあり、温度補償装置の動作に含まれ
ない電流源lOを図中単に図式的に示しているにすぎな
い。
本発明による装置はトランジスタT、および電流ago
と相俟って端子Sに生ずる出力電圧を広い動作温度範囲
にわたり実質的に安定な状態に維持する。この装置を図
中破1i80で示す。第1図および第2図に示すように
、本発明の二つの実施例の各々に適用出来る回路図によ
れば1これら実施例の特色は次の点にあると云える。す
なわち、「第二電流源20と第四トランジスタT、のエ
ミッタとの間に第二抵抗R2を接続し、この第二電流源
20と第一電力供給線路Loとの間における第五トラン
ジスタT、のエミッターコレクタ路と直列に第三抵抗R
8を接続し、この第五トランジスタのコレクタを前述の
第一電力供給線路L□に直SS続しそのベースを第四ト
ランジスタT4のエミッタに少なくとも間接的に接続す
ること」。
次に本発明による装置の動作を説明する前に、電流源2
0およびトランジスタT4によって形成した既知の基本
制御回路の動作の説明につき説明する。この説明を第1
図および第8図を参照して行なうこととし、この説明に
際しては80で示す回路については無視するものとする
端子Sにおける出力電圧は全体の基準電圧として供する
線路り、の電圧に対し測定して二つのレベルすなわち−
(高しベルノおよびvB(低レベル)奢有し得る。これ
らレベルは電源10によって供給され差動回路の二つの
トランジスタT、およびToを夫々経る電流の流れに対
応する。電流源BOはトランジスタT4を経て抵抗R1
に流れる電流I!It生ずる。ということは V  −V   + R1−I2− VH+ R1−I
IB     Bltll であることを意味する。
ここにおいて”BKIIはトランジスタT、のベース−
エミッタ電圧である。
電圧R1・工1を温度に対し著しく一定となるように維
持する場合には(これはEOL回路の場合には既知の手
段によって達成し得るのでここでは確立した事実として
考える)、vEおよびvEの値に対しても同一パラメー
タを適用出来ること明らかである。(1)式において、
大電圧VBIC8およびR1・工lは温度の関数として
反対方向に変化する。すなわち電圧VBIC8は減少し
電圧R1・工1は増大するので・所定の補償を達成し得
る。その結果、vE従ってVBの安定性を補助電流工2
を使用することによって改善することが出来る。しかし
ながら・温度が上昇すると電圧R1・工2はVゆ、の減
少より以上に増大するため・この補償は完全ではない。
この平衡性を欠く要因は次の計算から知ることが出来る
。すなわち、 であって・ここにおいてVは線路り、に関してち走化さ
れているトランジスタT6のベース電位であり−R4は
抵抗会の値であり’ vBIGはトランジスタT6のベ
ース−エミッタ電圧である。また、RI       
 RI Rh−12−−−V −−−VBIc6R4R4 であり、このR1・工2に対する式を(1)式に代入す
ると、 RI    R1 vH” vBIIi8 ” R4” v−R4” vB
K6   (2)となり、ここにおいて旦・vは一定で
あり・こ4 R1 れはVを一定であるとみなしまた−14の比は抵抗R1
およびR4の値が温度の関数としてそれぞれ比例して変
化するので一定であるとみなし得るからである。従って
電圧vHの変化は(2)式における他の二つの項の変化
に依存する。vHを安定に保持するためには、 0  /’ (但しT悌・′動作温度である) である、:履が必要、ある。今、−ff[!t)?ア。
このトランジスタの温度係数(単位温度当りのmv単位
でのベース−エミッタ電圧変化ンは動作温度にかかわら
ず一定状態を極めて良好に維持する。
しかしながらトランジスタT6の温度係数はこのトラン
ジスタによって生ぜしめられる電流工2と一緒に変化す
るので、上述したことはdvB]C6 dT。
には適用出来ない。
これがため、R1・工3がVBlBの減少よりも速く増
大するのを回避することが出来ず、温度が上昇すると出
力レベルvHおよびVB((1)式)は低下する傾向に
ある。実際に、電圧vBE8の低下すなわち減少がR1
・工2の増大によって過補償されてしまう。
本発明による装置を追加して使用することにより、この
ような過補償の現象を抑制することが出来ると共にこの
出力レベルを督しく安定なものとすることが出来る。本
発明によるこの追加の装置の実施例すなわち第1図およ
び第2図に示す各実施例によれば、温度上昇につれて増
大する電流工2の部分を、この電流部分が抵抗R1を経
て流れることが出来ないように、確実に線路L0に分流
させることが出来る。従って第一抵抗の端子間における
電圧降下の増大をVBlBの減少に適合させることが出
来る。
第1図に80で示す、本発明による装置の第一実施例に
おいては、トランジスタT、のベースをトランジスタT
、のエミッタに直接接続する。従って・この装置は抵抗
R2と、この抵抗の端子間に接続したトランジスタT、
のベース−エミツタ路および抵抗R8の直列回路とを以
って構成する。
次にこの実施例の装置の動作を説明する。トランジスタ
T、の電圧vBlcは抵抗R2の端子間電圧に依存する
。約60℃までの低温であって電流工2が低レベルであ
る場合には、電圧R2・工2はトランジスタT、のスレ
ッショルド電圧VBICよりも低いのでこのトランジス
タはターン・オフの状態にある。従って電流工2は全て
抵抗R1を経てトランジスタT4を介して流れる。電圧
R2・工2がトランジスタTのスレッショルド電圧VB
ICに達すると、このトランジスタがターン・オントな
り・その屏時から電流工2の一部分はトランジスタT、
および抵抗Rδを経て分流し、この電流部分は抵抗R1
を経て前に流れていた電流から差し引かれる。、従って
、電圧降下R1・R2が制限されて目的が達成される。
温度の上昇に伴ない電流工2が増大するため、抵抗R2
の端子間電圧が増大しトランジスタT5の電圧VBIC
が増大し、よってこのトランジスタを経て流れる電流が
増大する。
醍に説明したように、トランジスタT、の工之ツターフ
レクタ路を直列に抵抗R8が存在することにより、全電
流工2はトランジスタTsがターン・オンとなっても直
ちにトランジスタT、を経て流れないようになされてい
る。
端子Sに生ずる出力レベルに対して得られるこのような
制御精度は温度に従って各抵抗R1゜R5a 、R8お
よびR4に対し使用される値に依存するがこれら抵抗の
値の比にも依存する。本発明による上述した実施例に対
する計算およびテストによって、これら抵抗は次の式を
満足するように選定すべきであることが実証された。す
なわちRI          R8 一−L8〜8.2およびπ−;−1,4〜1.84 第2図に80で示す本発明の第2実施例においては、ト
ランジスタT、のベースを抵抗ブリッジの抵抗R5およ
びR6の接続中点ムに接続し、この抵抗ブリッジを第二
電流源2oとトランジスタT0およびT4のベース(ま
たは第2図の実施例では固定補助電源11)とに接続す
る。このトランジスタT、のベースをトランジスタT、
に間接的にすなわちこの抵抗ブリッジの抵抗R6および
トランジスタT4のベース−エミツタ路を介してトラン
ジスタT、のエミッタに接続する。この第二実施例では
トランジスタT、の電圧vBXの値に抵抗Rsの端子間
での電圧降下の髄にのみには最早依存しない。この抵抗
R2の端子間における電圧降下の縦動に依存する成分は
抵抗ブリッジR5−R6によって決まるvBxsの成分
に加えられる。
これらの変化は電流工2の変化に依存しており、lI中
Bで示す点であるトランジスタT6のコ・レクタの電位
レベルに変化を生ぜしめ、これがLランジスタテ、のエ
ミッタに影響を与えてvBI5の変化を生ぜしめる。こ
こで留意すべきことは、点ムにおける電位は点Bにおけ
る電位と同じ方向に変化するがその撮輻はより小さいと
いうことである。
この種の回路においては、抵抗R2の端子間電圧は最早
前者の実施例におけるように電圧VB□の値を決定する
唯一の要因ではなく、この回路においてはこの抵抗R2
の値を後者の場合におけるよりも小さく選定する。抵抗
R2の端子間における電圧降下はより小さいので、トラ
ンジスタT6のコレクタにおける電位は第1図の場合に
おけるよりも高く、よって特にこのトランジスタT6が
飽和状態となる愈険を低減し得る。その理由はトランジ
スタT6が非飽和状態で動作する時にのみ所望の温度補
償を達成することが出来るからである。
第2図に示す回路を適切に動作させるためには、この回
路の夫々の抵抗の比を所定の比として使用する必要があ
る。特に とする必要がある。
上述した本発明による装置の動作例では、入力信号を差
動回路のトランジスタT、に供給し、一方この差動回路
のトランジスタで00ベース(従つてトランジスタT、
のベース)を固定電流源11に!1IIRするとした。
ここで留意すべきことは、これとは反対に入力信号をト
ランジスタT00ベース(従ってトランジスタT4のベ
ース)に供給し、一方トランジスタT8のベースを電流
源11に接続するようにしてもよいということである。
半導体構造におけるKOL段の製造に関しては、第1図
および第2図を二個別的に示したトランジスタT□およ
びT、を組合わせて二重エミッタを有する単一トランジ
スタを形成するようにしてもよいこと明らかである。
Ha図は第1図に示すようなEOL回路の出力段の出力
電圧vHの変化を表わす4個の曲線を示す特性am図で
あり、この出力電圧はミリボルト単位で測定されており
、基準線路L00電位を零電位とし、電力供給線路り、
を同じ電位としてこの零電位に対する負の値で与えられ
ている。そしてこの出力電圧はこのEOL回路の出力段
が取り付けられている半導体結晶の温度の関数として与
えられており、この場合次の各場合につきその温度範囲
を80℃〜150℃として示しである。すなわち 曲線ムの場合:補正装置80を有しない出力段。
なる値とする。
曲線ムは低動作温度(約80°C〜60℃)における短
かい平らな部分の経過後に出力電圧が一様に低減してい
く仕方すなわち温度の増大に従がって曲線が低下する割
合が一層大きくなることを示している。
本発明による装置80を具える出力段の場合には、曲線
B、(3およびDで示すように、約80℃〜70℃の温
度範囲で電圧レベルvHは適切な安定状態となる。70
℃以上の温度となると、これら三つの曲線はそれぞれ分
かれ、各曲線は抵抗R8の所定値に関係した異なる傾斜
を夫々有している。曲IsBおよびDが夫々坩応してい
る抵抗R8の大きい方の値と小さい方の値との間にある
抵抗R8の中間値に対する曲!ICは、本発明による装
置によって関連する温度範囲では出力電圧は実質的に安
定化され得ることを示している。
抵抗Rδの値をあまり大きく選定すると(曲線B)、ト
ランジスタT、を経て分流する電流工2の部分が小さす
ぎ、抵抗R1の電流の増大は、この抵抗R1の端子間で
の電圧降下の増大を電圧V□、の減少よりも大きくせし
めるほど十分に高くない。これがため、出力電圧顔は減
少する。
抵抗R8の値をあまり小さく選定すると(曲線D)1電
流工2のうち極端に大きな電流部分がトランジスタT、
を流れ・電圧vBilBの変化は抵抗R1の端子間での
電圧降下の変化よりも大きくなる。
従って出力電圧vHは温度が増大するに従って増大する
本発明は上述した実施例にのみ限定されるものではなく
、多くの変形または変更をなし得ること明らかである。
【図面の簡単な説明】
第1gは本発明による制御装置の第一実施例な具えるE
OL出力段を示す回路図、 第2図は本発明による制御装置の第二実施例を具える同
じKOL出力段を示す回路図・第8図は動作温度の関数
としてECL出方段の出力電圧の変化を示す特性曲線図
である。 10・・・第一電流源    11・・・補助電源20
・・・第二電流源    8o・・・補正装置T0〜T
6・・・トランジスタ RI NR6・・・抵抗    L□〜L8・・・電力
供給線路S・・・端子。 特許出願人   エヌ・ペー・フィリップス・フルーイ
ランペン7アプリクン − Cフ − 5 −

Claims (1)

  1. 【特許請求の範囲】 L 集積E(31回路用出力段であって、エミッタを相
    互接続して差動増幅器を形成する第一および第二トラン
    ジスタを具え、該差動増幅器を第一電力供給線路に接続
    すると井に第一電流源と直列に接続し、該第−電流源に
    は前記第一および第二トランジスタのエミッタを夫々接
    続すると共に該第−電流源を第二電力供給線路に接続し
    、さらに前記第一トランジスタのコレクタを第一抵抗を
    経て前記第一電力供給線路に接続してあり1 ざらにEOL回路の出力部を形成するエミッタと、前記
    第一抵抗および前記第一トランジスタのコレクタに接続
    したベースとを有する第三トランジスタを具え、 さらに前記第一トランジスタのベースオヨびコレクタの
    夫々に並列接続したベースおよびコレクタと・前記第二
    電力供給線路に接続した第二電流源を具えるエミッタ回
    路とを有する第四トランジスタを具える集積EOL回路
    用出力段において、 第二抵抗を前記第二電流源と前記第四トランジスタのエ
    ミッタとの間に接続し・前記第二電流源と前記第一電力
    供給線路との間において第三紙・抗を第五トランジスタ
    のエミッターコレクタ回路と直列に接続し、該第五トラ
    ンジスタのコレクタを前記第一電力供給線路に直接接続
    する一方そのベースを前記第四トランジスタのエミッタ
    に結合して成ることを特徴とする集積ECL回路用出力
    段。 i 前記第五トランジスタのベースを前記第四)ランジ
    スタのエミッタに直接接続して成ることを特徴とする特
    許請求の範囲1記載の集積EOL回路用出力段。 & 前記第一、第二、第三および第四抵抗の夫々の値R
    1,R2,R8およびR4を RI          Rδ 17−2・8〜3・2および1丁−1・4〜l・8であ
    るように選定して成ることを特徴とする特許請求の範囲
    2記載の集積EOL回路用出力段。 表 前記第五トランジスタのベースを第五および第六抵
    抗の接続点に接続し、これら第五および第六抵抗を前記
    第二電流源および前記第一オよび第四トランジスタの夫
    々のベースに夫々接続して成ることを特徴とする特許請
    求の範囲1記載の集積K(3L回路用出力段。 ム 前記第二および第三抵抗の値R2およびR8を R8、i、o〜1.8 4 であるように1定し、前記第五および第六抵抗のR5お
    よびR6の値を !−1,8〜2.2 6 であるように選定して成ることを特徴とする特許請求の
    範囲4記載の集積KOL回路用出力段。 IL  前記第一)ランジスタのベースを固定電源に接
    続する一方前記第二トランジスタのベースを以って前記
    出力段の入力部を形成して成ることを特徴とする特許請
    求の範囲1〜5のいずれか一つに記載の集積KOL回路
    用出力段O i 前記第二トランジスタのベースを固定電源に接続し
    ・前記第一トランジスタのベースを以って前記出力段の
    入力部を形成して成ることを特徴とする特許請求の範囲
    1〜5のいずれか一つに記載の集積E(、L回路用出力
    段。
JP57235156A 1981-12-30 1982-12-28 集積ecl回路用出力段 Granted JPS58117730A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8124475A FR2519211A1 (fr) 1981-12-30 1981-12-30 Etage de sortie pour circuit integre a reseau de portes de la technique ecl regule vis-a-vis des variations liees aux temperatures de fonctionnement
FR8124475 1981-12-30

Publications (2)

Publication Number Publication Date
JPS58117730A true JPS58117730A (ja) 1983-07-13
JPH0252892B2 JPH0252892B2 (ja) 1990-11-15

Family

ID=9265511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57235156A Granted JPS58117730A (ja) 1981-12-30 1982-12-28 集積ecl回路用出力段

Country Status (5)

Country Link
US (1) US4532441A (ja)
JP (1) JPS58117730A (ja)
DE (1) DE3245495A1 (ja)
FR (1) FR2519211A1 (ja)
GB (1) GB2113498B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651038A (en) * 1983-08-01 1987-03-17 Fairchild Camera & Instrument Corporation Gate having temperature-stabilized delay
DE3484101D1 (de) 1984-01-05 1991-03-14 Ant Nachrichtentech Breitbandkoppelfeld in matrixform.
US4745304A (en) * 1985-05-03 1988-05-17 Advanced Micro Devices, Inc. Temperature compensation for ECL circuits
ATE56326T1 (de) * 1985-09-27 1990-09-15 Siemens Ag Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten.
DE4007212A1 (de) * 1990-03-07 1991-09-12 Siemens Ag Integrierbare transistorschaltung zur abgabe logischer pegel
DE4112310A1 (de) * 1991-04-15 1992-10-22 Siemens Ag Signalpegelwandler

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6700144A (ja) * 1967-01-05 1968-07-08
GB1251959A (ja) * 1968-02-16 1971-11-03
DE2360024A1 (de) * 1972-12-20 1974-07-04 Philips Nv Schaltung mit einem schalttransistor
US3946246A (en) * 1974-09-03 1976-03-23 Motorola, Inc. Fully compensated emitter coupled logic gate
JPS6028414B2 (ja) * 1977-09-09 1985-07-04 株式会社日立製作所 半導体論理回路
JPS5553924A (en) * 1978-10-17 1980-04-19 Hitachi Ltd Semiconductor logic circuit

Also Published As

Publication number Publication date
US4532441A (en) 1985-07-30
DE3245495C2 (ja) 1991-07-25
GB2113498A (en) 1983-08-03
JPH0252892B2 (ja) 1990-11-15
GB2113498B (en) 1985-02-13
FR2519211A1 (fr) 1983-07-01
FR2519211B1 (ja) 1984-04-13
DE3245495A1 (de) 1983-07-07

Similar Documents

Publication Publication Date Title
JPH04266110A (ja) バンドギャップ基準回路
EP0196906A2 (en) Automatic gain control detection circuit
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
JPS58117730A (ja) 集積ecl回路用出力段
US6118327A (en) Emitter follower circuit having no temperature dependency
JP2911494B2 (ja) 加速切換入力回路
US4075575A (en) Input stage for fast-slewing amplifier
US4553107A (en) Current mirror circuit having stabilized output current
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
JP2729001B2 (ja) 基準電圧発生回路
JP2572974B2 (ja) 駆動回路
JPH05343933A (ja) 電圧電流変換回路
JPS632888Y2 (ja)
JPH04104517A (ja) バイアス回路
JP3058998B2 (ja) 半導体集積回路装置
JPH0837430A (ja) 演算増幅器
JPH0618011B2 (ja) 直流基準電圧発生回路
JP2900688B2 (ja) リミッタ回路
JP3066092B2 (ja) 定電流回路
JPS6093533A (ja) 基準電圧回路
JPS6155805B2 (ja)
JPS5997208A (ja) 温度補償回路
JPS63236403A (ja) 電流源回路
JPH0389704A (ja) 光集積回路
JPH06303050A (ja) 電流出力回路