JPS6028414B2 - 半導体論理回路 - Google Patents
半導体論理回路Info
- Publication number
- JPS6028414B2 JPS6028414B2 JP52107799A JP10779977A JPS6028414B2 JP S6028414 B2 JPS6028414 B2 JP S6028414B2 JP 52107799 A JP52107799 A JP 52107799A JP 10779977 A JP10779977 A JP 10779977A JP S6028414 B2 JPS6028414 B2 JP S6028414B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Description
【発明の詳細な説明】
この発明は半導体論理回路に関するものであって、特に
電子計算機用論理素子として大規模集積化に適するもの
である。
電子計算機用論理素子として大規模集積化に適するもの
である。
‐第１図に従来技術によるェミッタフオロワを有するＣ
ＭＬ回路を示す。
ＭＬ回路を示す。
この場合には、ゲートの出力はェミツタフオロワトラン
ジスタＫを介して取り出されるので、出力レベルに温度
依存性が現われる。抵抗Ｒ，〜Ｒ４及びダイオードＤ，
，Ｄ２、及びトランジタＴ４，Ｔ５を用いてトランジス
タＴ２のベースに与えるリファレンス電圧（ＶＢ８）と
電流源トランジスタＴ３のベースに与えるカレントソー
ス電圧（Ｖｃｓ）を発生させる。ダイオードＤ，，Ｄ２
はＶＢＢ及びＶｃｓに出力高レベルに見合う温度補正を
与えている。通常のＣＭＬ回路においては信号振中は約
０．８Ｖであり、出力高レベルＶｏ「り母−０．９Ｖ出
力低レベルＶｏＬを一１．７Ｖ、リフアレンス電圧ＶＢ
Ｂら−１．３Ｖに選ばれる。大規模集積化を行うには、
低電源電圧、低振中にすることが必要である。第１図の
回路で低電源電圧化を実施しようとするとＶ８８＝一１
．３Ｖ‘こ固定されてしまい、トランジスタＴ３の飽和
のためにＶｃｓレベルを高くしてＶ８８を小さくするに
は、問題である。振中を０．４Ｖに半減させて出力高レ
ベルＶｏＨこ０．９Ｎ、出力低レベルＶ。Ｌ＝−１．３
Ｖ、リファレンス電圧ＶＢＢ＝−１．１Ｖとしても、電
源電圧はＶＢＢシフト分の高々４０仇ｈＶの低下となる
のみである。第１図の回路からェミッタフオロワトラン
ジスタＴ６を取り除いて、第２図の回路とすれば出力高
レベルＶｏＨらＯＶとなり、トランジスタＴ，，Ｌの飽
和をさげるため、振中は０．４Ｖとし、出力低レベルＶ
ｏＬ＝−０．４Ｖに設定可能である。よってリファレン
ス電圧Ｖ８８＝−０．２Ｖとなり、トランジスタＴ２の
ェミツ夕霞圧は、ベースェミツタ電圧ＶＢＥら０．７Ｖ
であるので一０．９Ｎとなる。ＶｃｓをトランジスタＴ
２のェミッタ電圧と同電圧に選べば、Ｖｃｓ＝−０．９
Ｖとなる。コレクタ抵抗Ｒｃとェミッタ抵抗ＲＥとの抵
抗比をＲｃ／Ｒ８＝１とすればＶＥ８３−２．０Ｖと極
めて低電源電圧が可能となる。第２図の回路における出
力レベル及びリファレンス電圧の温度依存性を調べてみ
ると、△Ｖ。Ｈ／△Ｔｉ＝０・・・……・・・・・・…
……・・・【１｝△ｖ。Ｌ／△Ｔｉコ−叢（Ｒ式；・△
ｖＤ△Ｔｉ−△ＶＢ８ …■△Ｔｉ△ｖＢ
Ｂ／△Ｔｉ＝‐登（させ・帯‐△ｖＢＥ△Ｔｊ
”‐【３１ダイオ
ード電圧降下とトランジスタベースェミッタ電圧降下の
温度依存性がほゞ等みし・とすれば【２ー及び糊式は次
の如くに書ける。
ジスタＫを介して取り出されるので、出力レベルに温度
依存性が現われる。抵抗Ｒ，〜Ｒ４及びダイオードＤ，
，Ｄ２、及びトランジタＴ４，Ｔ５を用いてトランジス
タＴ２のベースに与えるリファレンス電圧（ＶＢ８）と
電流源トランジスタＴ３のベースに与えるカレントソー
ス電圧（Ｖｃｓ）を発生させる。ダイオードＤ，，Ｄ２
はＶＢＢ及びＶｃｓに出力高レベルに見合う温度補正を
与えている。通常のＣＭＬ回路においては信号振中は約
０．８Ｖであり、出力高レベルＶｏ「り母−０．９Ｖ出
力低レベルＶｏＬを一１．７Ｖ、リフアレンス電圧ＶＢ
Ｂら−１．３Ｖに選ばれる。大規模集積化を行うには、
低電源電圧、低振中にすることが必要である。第１図の
回路で低電源電圧化を実施しようとするとＶ８８＝一１
．３Ｖ‘こ固定されてしまい、トランジスタＴ３の飽和
のためにＶｃｓレベルを高くしてＶ８８を小さくするに
は、問題である。振中を０．４Ｖに半減させて出力高レ
ベルＶｏＨこ０．９Ｎ、出力低レベルＶ。Ｌ＝−１．３
Ｖ、リファレンス電圧ＶＢＢ＝−１．１Ｖとしても、電
源電圧はＶＢＢシフト分の高々４０仇ｈＶの低下となる
のみである。第１図の回路からェミッタフオロワトラン
ジスタＴ６を取り除いて、第２図の回路とすれば出力高
レベルＶｏＨらＯＶとなり、トランジスタＴ，，Ｌの飽
和をさげるため、振中は０．４Ｖとし、出力低レベルＶ
ｏＬ＝−０．４Ｖに設定可能である。よってリファレン
ス電圧Ｖ８８＝−０．２Ｖとなり、トランジスタＴ２の
ェミツ夕霞圧は、ベースェミツタ電圧ＶＢＥら０．７Ｖ
であるので一０．９Ｎとなる。ＶｃｓをトランジスタＴ
２のェミッタ電圧と同電圧に選べば、Ｖｃｓ＝−０．９
Ｖとなる。コレクタ抵抗Ｒｃとェミッタ抵抗ＲＥとの抵
抗比をＲｃ／Ｒ８＝１とすればＶＥ８３−２．０Ｖと極
めて低電源電圧が可能となる。第２図の回路における出
力レベル及びリファレンス電圧の温度依存性を調べてみ
ると、△Ｖ。Ｈ／△Ｔｉ＝０・・・……・・・・・・…
……・・・【１｝△ｖ。Ｌ／△Ｔｉコ−叢（Ｒ式；・△
ｖＤ△Ｔｉ−△ＶＢ８ …■△Ｔｉ△ｖＢ
Ｂ／△Ｔｉ＝‐登（させ・帯‐△ｖＢＥ△Ｔｊ
”‐【３１ダイオ
ード電圧降下とトランジスタベースェミッタ電圧降下の
温度依存性がほゞ等みし・とすれば【２ー及び糊式は次
の如くに書ける。
Ｒ２ △ＶＢＥ
△ｖ。
Ｌ／△Ｔｉ＝篭・Ｒ席耳△Ｔｊ（２’′
Ｒ２ △ＶＢ８ ………
△ｖ畑／△化登前耳 △Ｔｊ
‘３１′
トランジスタＴ４のベースにはＶｃｓを印加しているの
で、Ｒ４には０．４Ｖの電圧降下がある。
で、Ｒ４には０．４Ｖの電圧降下がある。
ＶＢＢ＝−０．２ＶであるからＲ３／Ｒ４は０。５とな
る。
る。
以上のことから第２図の回路の温度特性はおおむね適切
であると言える。しかしながら電源電圧依存性は次の様
になる。△Ｖ。
であると言える。しかしながら電源電圧依存性は次の様
になる。△Ｖ。
Ｈ／△Ｖ８Ｅ＝０ ………【４）△ｖ。Ｌ
／△ｖＥＥ＝亀。手玉 ・・・・・・・・・【５）Ｒ３
Ｒ２ ．．…，．．・｛６｝△ＶＢＢ／△
ＶＥＥ＝耳・耳打電抵抗Ｒ，及びＲ２での電圧降下は−
ＶＥＥ−ＶＤであるので約１．３Ｖとなり又抵抗Ｒ２で
の電圧降下はｏ．４Ｖであるため、Ｒ２／Ｒ，十Ｒ２＊
０．３となる。
／△ｖＥＥ＝亀。手玉 ・・・・・・・・・【５）Ｒ３
Ｒ２ ．．…，．．・｛６｝△ＶＢＢ／△
ＶＥＥ＝耳・耳打電抵抗Ｒ，及びＲ２での電圧降下は−
ＶＥＥ−ＶＤであるので約１．３Ｖとなり又抵抗Ｒ２で
の電圧降下はｏ．４Ｖであるため、Ｒ２／Ｒ，十Ｒ２＊
０．３となる。
よって■及び棚式より△ＶｏＬ／△ＶＢＢ＊０．３△Ｖ
ＢＢ／△ＶＥＥ母０．１５となる。このように出力低レ
ベルのＶＥＥ依存性が３０％、リファレンス鰭圧のＶＥ
８依存性が１５％と大きいために第２図を回路では振中
０．４Ｖ系での雑音配分が不可能となり、低電源電圧、
低娠中は実現出来ない。第３図の回路では第２図の回路
で問題となった電源依存性をなくす配慮として、ダィオ
−ドＤ，及びＤ２により電源電圧Ｖ８８から２つのダイ
オード電圧降下（ＶＤによりＶｃｓを発生させている。
ＢＢ／△ＶＥＥ母０．１５となる。このように出力低レ
ベルのＶＥＥ依存性が３０％、リファレンス鰭圧のＶＥ
８依存性が１５％と大きいために第２図を回路では振中
０．４Ｖ系での雑音配分が不可能となり、低電源電圧、
低娠中は実現出来ない。第３図の回路では第２図の回路
で問題となった電源依存性をなくす配慮として、ダィオ
−ドＤ，及びＤ２により電源電圧Ｖ８８から２つのダイ
オード電圧降下（ＶＤによりＶｃｓを発生させている。
この場合には、ＶＥＥはＶｃｓ−２Ｖｏとなり第２図の
回路よりも大きく−２．３Ｖ位となる。第３図の回路の
電源電圧依存性を調べている。△Ｖ。
回路よりも大きく−２．３Ｖ位となる。第３図の回路の
電源電圧依存性を調べている。△Ｖ。
Ｈ／△ＶＥＥコ。 ………（１０）△Ｖ。Ｌ／
△ＶＥＢ＝０ ………（１１）△ＶＢＢ／△Ｖ
ＥＥ＝０ ・・・・・・・・・（１２）｛７｝
〜■式に示す如く第３図の回路では電源電圧依存性をな
くすことが出来る。しかしながら温度依存性については
次式の如くになる。△Ｖ。
△ＶＥＢ＝０ ………（１１）△ＶＢＢ／△Ｖ
ＥＥ＝０ ・・・・・・・・・（１２）｛７｝
〜■式に示す如く第３図の回路では電源電圧依存性をな
くすことが出来る。しかしながら温度依存性については
次式の如くになる。△Ｖ。
Ｈ／△Ｔｉ＝０ ……（１０）△ｖＯＬ
／△Ｔｉ＝−憲（２誌△会合）・・・・・・（１１）小
畑／△Ｔに費（２鈴常）肌 （１２） ダイオード電圧降下とトランジスタベースェミツタ電圧
降下の温度依存性がほゞ等しいとすれば（１１）及び（
１２）式は次の如くに書ける。
／△Ｔｉ＝−憲（２誌△会合）・・・・・・（１１）小
畑／△Ｔに費（２鈴常）肌 （１２） ダイオード電圧降下とトランジスタベースェミツタ電圧
降下の温度依存性がほゞ等しいとすれば（１１）及び（
１２）式は次の如くに書ける。
Ｒ。△ＶＢＥ△Ｖ。
Ｌ／△Ｔｊ＝−Ｒ８ △Ｔｊ（１１）′
△ｖＢＢ／△Ｔｉ＝−基 三重…，．，，．…（，２）
′Ｒ４ △Ｔｉ第３図の回路では、上式から出力低レ
ベルは−会竿半・リファレンス電田川５・全署の温度依
存性があり、△Ｔｊを小さくすることが困難な大規模集
積論理回路において、これもまた雑音配分が不可能でで
ある。
′Ｒ４ △Ｔｉ第３図の回路では、上式から出力低レ
ベルは−会竿半・リファレンス電田川５・全署の温度依
存性があり、△Ｔｊを小さくすることが困難な大規模集
積論理回路において、これもまた雑音配分が不可能でで
ある。
以上第２図、第３図の回路形式では温度依存性と電源電
圧依存性の両特性を満足させることが出来ない。
圧依存性の両特性を満足させることが出来ない。
本発明の目的は低電源電圧及び低振中により高速低消費
電力の大規模集積論理回路を実現させることにある。
電力の大規模集積論理回路を実現させることにある。
本発明の要点は以下の如くである。
低電源電圧、低振中とするために、回路はェミッタフオ
ロワを取り除き単純化したコレクタドラィブ方式とし、
雑音マージン確保のために電源電圧補償及び温度補償を
行う。
ロワを取り除き単純化したコレクタドラィブ方式とし、
雑音マージン確保のために電源電圧補償及び温度補償を
行う。
このために電源回路部にショットキダイオードを使用す
る。ショットダィオーダは順方向電圧が４・さく又その
温度依存性も極めて小さいために温度及び電源変動に伴
う雑音発生を小さく押えることが可能となる。第４図に
本発明による一実施例を示す。第４図の回路において、
トランジスタＴ，及びＴ２にてカレントスイッチを構成
し各々のトランジスタのコレク外こコレクタ抵抗を接続
し、コレクタ抵抗にかかる電圧を出力電圧として取り出
す。カレントスイッチには定電流源トランジスタＴ３が
接続される。トランジスタＴ３のベースには力レソトソ
ース電圧Ｖｃｓが印加される。グラウンド電圧Ｖｃｃと
電源電圧ＶＥＥとの間に抵抗Ｒ，とショットキダイオー
ドＳＤ及びダイオードＤを直列に接続し、ショットキダ
イオードＳＤ及びダイオードＤの電圧降下によりＶｃｓ
を発生させる。抵抗Ｒ４とトランジスタＴ４により定電
流回路を構成しトランジスタＴ４のベースには上記Ｖｃ
ｓを印加する。トランジスタＴ４に流れる定電流による
抵抗Ｒ３の電圧降下によりリファレンス電圧ＶＢＢを発
生させ、トランジスタちのベースに印加する。抵抗Ｒ，
をショットキダイオードＳＤ及びダイオード○の直列回
路にはバイアス電流を流しておき、電源電圧Ｖ８８との
間にショットダイオードＳＤの順方向電圧Ｖｓｏとダイ
オードＤの日頃方向電圧ＶＤとの和であるＶｓＤ＋Ｖｏ
の定電圧降下を発生せしめＶｃｓとする。
る。ショットダィオーダは順方向電圧が４・さく又その
温度依存性も極めて小さいために温度及び電源変動に伴
う雑音発生を小さく押えることが可能となる。第４図に
本発明による一実施例を示す。第４図の回路において、
トランジスタＴ，及びＴ２にてカレントスイッチを構成
し各々のトランジスタのコレク外こコレクタ抵抗を接続
し、コレクタ抵抗にかかる電圧を出力電圧として取り出
す。カレントスイッチには定電流源トランジスタＴ３が
接続される。トランジスタＴ３のベースには力レソトソ
ース電圧Ｖｃｓが印加される。グラウンド電圧Ｖｃｃと
電源電圧ＶＥＥとの間に抵抗Ｒ，とショットキダイオー
ドＳＤ及びダイオードＤを直列に接続し、ショットキダ
イオードＳＤ及びダイオードＤの電圧降下によりＶｃｓ
を発生させる。抵抗Ｒ４とトランジスタＴ４により定電
流回路を構成しトランジスタＴ４のベースには上記Ｖｃ
ｓを印加する。トランジスタＴ４に流れる定電流による
抵抗Ｒ３の電圧降下によりリファレンス電圧ＶＢＢを発
生させ、トランジスタちのベースに印加する。抵抗Ｒ，
をショットキダイオードＳＤ及びダイオード○の直列回
路にはバイアス電流を流しておき、電源電圧Ｖ８８との
間にショットダイオードＳＤの順方向電圧Ｖｓｏとダイ
オードＤの日頃方向電圧ＶＤとの和であるＶｓＤ＋Ｖｏ
の定電圧降下を発生せしめＶｃｓとする。
この様にすれば、電源電圧ＶＥＥが変動するとそれに追
随してＶｃｓも変化する。
随してＶｃｓも変化する。
この時トランジスタＬ及びＴ４のェミッタ抵抗ＲＥ及び
Ｒ４に加わる電圧は一定となり電源電圧ＶＥＢの変動に
対してトランジスタＴ３及びＴ４のコレクタ電流も一定
となる。この様にして出力レベル及びリファレンス電圧
ＶＢＢは電源電圧補償される。ショットキダイオードの
順方向電圧は通常のダイオードに比べて小さく製造する
ことが可能であり、低論理振中０．４Ｖと同程度にすれ
ば、電源電圧ＶＥ８を−２ＶＩこ設定出来る。
Ｒ４に加わる電圧は一定となり電源電圧ＶＥＢの変動に
対してトランジスタＴ３及びＴ４のコレクタ電流も一定
となる。この様にして出力レベル及びリファレンス電圧
ＶＢＢは電源電圧補償される。ショットキダイオードの
順方向電圧は通常のダイオードに比べて小さく製造する
ことが可能であり、低論理振中０．４Ｖと同程度にすれ
ば、電源電圧ＶＥ８を−２ＶＩこ設定出来る。
この場合の温度依存性は下式になる。△Ｖ。
Ｈ／△Ｔｉ＝０ ………（１３）△ｖ。Ｌ
ノ△Ｔｉ＝−Ｒ９２，竺塁 …，．，，．，（，４）
ＲＥ △Ｔｉ△ｖ８Ｂ／△Ｔｉ＝舎・会合 ・・‐・・
…・（・５）定電流源トランジスタｔ及びＴ４の温度依
存性はダイオードＤにより補正されて、出力低レベル及
びリファレンス電圧の温度依存性は、ショットキダイオ
ードＳＤのみの特性によるものとなる。
ノ△Ｔｉ＝−Ｒ９２，竺塁 …，．，，．，（，４）
ＲＥ △Ｔｉ△ｖ８Ｂ／△Ｔｉ＝舎・会合 ・・‐・・
…・（・５）定電流源トランジスタｔ及びＴ４の温度依
存性はダイオードＤにより補正されて、出力低レベル及
びリファレンス電圧の温度依存性は、ショットキダイオ
ードＳＤのみの特性によるものとなる。
ショットキダイオードの順方向電圧温度依存性は通常ダ
イオードのそれと比べて極めて小さし、もで協会苦くく
詩 ・・・・．・・．・（１６）よって（１４）及び
（１５）式の温度依存性も小さく温度補償が実現出来る
。従来では達成されなかった電源電圧補償と温度補償と
の両立が可能となり信号振中０．４Ｖでの雑音配分が行
える。
イオードのそれと比べて極めて小さし、もで協会苦くく
詩 ・・・・．・・．・（１６）よって（１４）及び
（１５）式の温度依存性も小さく温度補償が実現出来る
。従来では達成されなかった電源電圧補償と温度補償と
の両立が可能となり信号振中０．４Ｖでの雑音配分が行
える。
又ショットキダイオードの順方向電圧が小さいので低電
源電圧での動作も可能となる。以上により低振中、低電
源電圧による高速かつ低消費電力のＣＭＬ回路が実現出
来る。
源電圧での動作も可能となる。以上により低振中、低電
源電圧による高速かつ低消費電力のＣＭＬ回路が実現出
来る。
第１図…従来技術によるヱミツタフオロワ付ＣＭＬ回路
、第２図・・・従来技術による低振中、低電源電圧ＣＭ
Ｌ回路、第３図・・・同上、第４図…本発明による抵振
中、低電源電圧ＣＭＬ回路。 Ｒ：抵抗、Ｄ：ダイオード、ＳＤ：ショットキーダイオ
ード、Ｔ：トランジスタ。オ７図オ２図 オ３図 才４図
、第２図・・・従来技術による低振中、低電源電圧ＣＭ
Ｌ回路、第３図・・・同上、第４図…本発明による抵振
中、低電源電圧ＣＭＬ回路。 Ｒ：抵抗、Ｄ：ダイオード、ＳＤ：ショットキーダイオ
ード、Ｔ：トランジスタ。オ７図オ２図 オ３図 才４図
Claims (1)
- １ そのベースに入力信号が供給されるトランジスタと
そのベースにある電圧が供給されている他のトランジス
タを含みそれぞれのエミツタが共通に接続されている複
数のトランジスタと、前記複数のトランジスタのエミツ
タ電流を調整する調整トランジスタと、前記調整トラン
ジスタのベースエミツタ間に配された接合ダイオードと
シヨツトキーダイオードの直列接続をもち、前記調整ト
ランジスタのベースエミツタ間に定められた電圧を与え
る手段とを有することを特徴とする半導体論理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52107799A JPS6028414B2 (ja) | 1977-09-09 | 1977-09-09 | 半導体論理回路 |
| US05/940,009 US4249091A (en) | 1977-09-09 | 1978-09-06 | Logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52107799A JPS6028414B2 (ja) | 1977-09-09 | 1977-09-09 | 半導体論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5441657A JPS5441657A (en) | 1979-04-03 |
| JPS6028414B2 true JPS6028414B2 (ja) | 1985-07-04 |
Family
ID=14468317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52107799A Expired JPS6028414B2 (ja) | 1977-09-09 | 1977-09-09 | 半導体論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4249091A (ja) |
| JP (1) | JPS6028414B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4314165A (en) * | 1976-03-13 | 1982-02-02 | Associated Engineering Limited | Electrical storage circuit with temperature independent FET output |
| JPS564818A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Reference voltage circuit |
| US4366397A (en) * | 1979-06-29 | 1982-12-28 | Hitachi, Ltd. | Level conversion circuit |
| JPS57104325A (en) * | 1980-12-20 | 1982-06-29 | Fujitsu Ltd | Ecl circuit |
| JPS58125915A (ja) * | 1981-12-29 | 1983-07-27 | Fujitsu Ltd | バイアス回路 |
| FR2519211A1 (fr) * | 1981-12-30 | 1983-07-01 | Radiotechnique Compelec | Etage de sortie pour circuit integre a reseau de portes de la technique ecl regule vis-a-vis des variations liees aux temperatures de fonctionnement |
| US4491743A (en) * | 1982-03-16 | 1985-01-01 | Signetics Corporation | Voltage translator |
| JPS5981921A (ja) * | 1982-11-01 | 1984-05-11 | Hitachi Ltd | 高速論理回路 |
| US4575647A (en) * | 1983-07-08 | 1986-03-11 | International Business Machines Corporation | Reference-regulated compensated current switch emitter-follower circuit |
| US4651038A (en) * | 1983-08-01 | 1987-03-17 | Fairchild Camera & Instrument Corporation | Gate having temperature-stabilized delay |
| US4542331A (en) * | 1983-08-01 | 1985-09-17 | Signetics Corporation | Low-impedance voltage reference |
| JPS6065557A (ja) * | 1983-09-21 | 1985-04-15 | Fujitsu Ltd | 集積回路装置 |
| US4547881A (en) * | 1983-11-09 | 1985-10-15 | Advanced Micro Devices, Inc. | ECL Logic circuit with a circuit for dynamically switchable low drop current source |
| JPS60174527A (ja) * | 1984-02-21 | 1985-09-07 | Nec Corp | 論理回路 |
| US4737663A (en) * | 1984-03-01 | 1988-04-12 | Advanced Micro Devices, Inc. | Current source arrangement for three-level emitter-coupled logic and four-level current mode logic |
| US4745304A (en) * | 1985-05-03 | 1988-05-17 | Advanced Micro Devices, Inc. | Temperature compensation for ECL circuits |
| JP2575702B2 (ja) * | 1987-05-09 | 1997-01-29 | 富士通 株式会社 | シンセサイザ・チュ−ナ |
| JPH0213121A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | 集積回路 |
| US4835455A (en) * | 1988-09-15 | 1989-05-30 | Honeywell Inc. | Reference voltage generator |
| US4956567A (en) * | 1989-02-13 | 1990-09-11 | Texas Instruments Incorporated | Temperature compensated bias circuit |
| US5164615A (en) * | 1991-06-03 | 1992-11-17 | Microsemi Corp. | Method and apparatus for zero temperature coefficient reference voltage devices |
| DE4201947C2 (de) * | 1992-01-24 | 1993-10-28 | Texas Instruments Deutschland | Integrierte Transistorschaltung mit Reststromkompensation |
| US6531911B1 (en) * | 2000-07-07 | 2003-03-11 | Ibm Corporation | Low-power band-gap reference and temperature sensor circuit |
| JP2009048405A (ja) * | 2007-08-20 | 2009-03-05 | Funai Electric Co Ltd | 通信装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135825B1 (ja) * | 1967-12-06 | 1976-10-05 | ||
| JPS4818671B1 (ja) * | 1969-06-06 | 1973-06-07 | ||
| US3751680A (en) * | 1972-03-02 | 1973-08-07 | Signetics Corp | Double-clamped schottky transistor logic gate circuit |
-
1977
- 1977-09-09 JP JP52107799A patent/JPS6028414B2/ja not_active Expired
-
1978
- 1978-09-06 US US05/940,009 patent/US4249091A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5441657A (en) | 1979-04-03 |
| US4249091A (en) | 1981-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028414B2 (ja) | 半導体論理回路 | |
| US4912347A (en) | CMOS to ECL output buffer | |
| JPH0531850B2 (ja) | ||
| JPH02123822A (ja) | 論理回路とその制御方法 | |
| JPH02350A (ja) | 半導体装置 | |
| JPH0482319A (ja) | 論理回路 | |
| TWI714188B (zh) | 參考電壓產生電路 | |
| JPS61500404A (ja) | ダイナミックに切換え可能な低降下電流源 | |
| JPH04306017A (ja) | 参照電位発生回路 | |
| JP2846372B2 (ja) | 半導体回路 | |
| JPH07191771A (ja) | 定電流発生回路及びそれを用いた装置 | |
| JPS6315519A (ja) | インタ−フエイス回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JPH0451555A (ja) | 半導体集積回路 | |
| JPS62212713A (ja) | Ｍｉｓ電圧安定化装置 | |
| JPH0563067B2 (ja) | ||
| JPS593789A (ja) | 半導体メモリ | |
| JPS6020837B2 (ja) | 記憶装置 | |
| JPH01284114A (ja) | バイポーラｃｍｏｓレベル変換回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPS6132620A (ja) | レベル変換回路 | |
| JPS6093533A (ja) | 基準電圧回路 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPH03171816A (ja) | レベル変換回路 | |
| JPH0766709A (ja) | Ｅｃｌ／ｃｍｏｓレベル変換回路及びこれを含む半導体集積回路 |