JP2575702B2 - シンセサイザ・チュ−ナ - Google Patents

シンセサイザ・チュ−ナ

Info

Publication number
JP2575702B2
JP2575702B2 JP62112842A JP11284287A JP2575702B2 JP 2575702 B2 JP2575702 B2 JP 2575702B2 JP 62112842 A JP62112842 A JP 62112842A JP 11284287 A JP11284287 A JP 11284287A JP 2575702 B2 JP2575702 B2 JP 2575702B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
prescaler
output
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62112842A
Other languages
English (en)
Other versions
JPS63278416A (ja
Inventor
伸二 斎藤
和幸 野中
秀司 鷲見
岳洋 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP62112842A priority Critical patent/JP2575702B2/ja
Priority to US07/190,745 priority patent/US4897560A/en
Priority to DE3850445T priority patent/DE3850445T2/de
Priority to EP88304098A priority patent/EP0291240B1/en
Publication of JPS63278416A publication Critical patent/JPS63278416A/ja
Application granted granted Critical
Publication of JP2575702B2 publication Critical patent/JP2575702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は定電流型論理回路のバイアス回路に、該バイ
アス回路の動作・非動作を制御するクランプ回路を設け
ていることを特徴としている。
本発明によればクランプ回路によりバイアス回路の動
作または非動作状態を制御することによって定電流型論
理回路をも動作または非動作状態にする。このためバイ
アス回路および定電流型論理回路の双方による電力の消
費の低減化を、容易かつ簡単に行うことが可能となる。
〔産業上の利用分野〕
本発明はシンセサイザ・チューナに関するものであ
り、更に詳しく言えばシンセサイザ・チューナの電力消
費の低減化を可能とする回路構成に関するものである。
〔従来の技術〕
第５図はシンセサイザ・チューナのブロック図であ
り、図において６はプリスケーラ２の電力消費の低減化
のため、従来より用いられている電源コントロール回路
である。
第５図を参照しながら、従来例の動作について概略説
明する。
まず局部発振器１からの信号をプリスケーラ２が受け
ると、該プリスケーラ２は分周した出力をプログラムブ
ルカウンタ３に送る。プログラマブルカウンタ３の出力
と水晶発振器からの基準信号との位相差を位相比較器５
が判定し、局部発振器１にフィードバックをかける。
位相が一致した時には局部発振器１からの信号のみで
チューナが働くため、プリスケーラ２が不用となる。そ
こで位相比較器５から位相が一致したという信号を電源
コントロール回路６に送ると、該電源コントロール回路
６によりプリスケーラ２の電源が切断される。プリスケ
ラー２の動作スピードに対しプログラムブルカウンタ３
及び位相比較器５の動作スピードは遅いため、プリスケ
ーラ２の電源が切断されても位相がずれるまでには数ミ
リ秒かかる。
そして位相がずれた時には位相比較器５からの信号に
より電源コントロール回路６が働き、プリスケーラ２の
電源が入って正常に位相比較が行われる。通常プリスケ
ーラの電源がOFFの時間に対しONの時間を1/5程度に設定
し、チューニングのずれが気にならないようになってい
る。
〔発明が解決しようとする問題点〕
ところで、従来例の電源コントロール回路によってプ
リスケーラの電源電圧を低下させて低消費電力化を図る
方法によれば、再び電源電圧を高くしてプリスケーラを
復帰するときの駆動能力を大きくする必要があるので、
電源コントロール回路の回路規模が大きくなる。また復
帰後の電圧設定も高精度に行なう必要があるので回路構
成が複雑になるという問題がある。
本発明にかかる従来の問題点を鑑みて創作されたもの
であり、簡単な構成で消費電力の低減化が可能なシンセ
サイザ・チューナの提供を目的とする。
〔問題点を解決するための手段〕
局部発振器１の出力を分周するプリスケーラ２と、該
プリスケーラ２の出力を入力して、特定周波数の出力を
出力するプログラムカウンタ３と、基準周波数を発振す
る発振器４と、該水晶発振器４の分周出力の位相と前記
プログラムカウンタ３の出力の位相とを比較し、位相が
合致したとき前記プリスケーラ２を非動作にする信号を
出力する位相比較器５とを有するシンセサイザ・チュー
ナにおいて、 前記プリスケーラ２は、定電流源を構成する第１のト
ランジスタQ9を有する論理回路７と、第２のトランジス
タQ2とこれに直列に接続する抵抗R6を有し、該第２のト
ランジスタQ2と抵抗R6との接続点を前記第１のトランジ
スタQ9のベースに接続して該ベースの電位を設定するバ
イアス回路８と、前記位相比較器５から出力される信号
をベースに入力し、その信号に応じて該バイアス回路８
の第２のトランジスタQ2のベース電圧を制御して該第２
のトランジスタQ2のオン・オフを制御する、第３のトラ
ンジスタQ10よりなるクランプ回路９とを有することを
特徴とする。
〔作用〕
本発明では、位相比較器５から出力される信号はクラ
ンプ回路９の第３のトランジスタQ10のベースに入力す
る。そして、この第３のトランジスタ10のトランジスタ
動作を介してバイアス回路８の第２のトランジスタQ2の
ベース電圧を制御することにより、該第２のトラジスタ
Q2のオン・オフを制御し、プリスケーラ２の論理回路７
の動作・非動作を制御している。
ところで、位相比較器５から出力される信号は、１秒
間に数百回の頻度でプリスケーラ２をオン・オフするも
のであるから、消費電力の無駄を防止するためには、そ
の信号の立ち上がり及び立ち下がりはできるだけ急峻で
あることが必要である。
本発明では、クランプ回路を第３のトランジスタ10に
より構成し、位相比較器５から出力される信号を該第３
のトランジスタ10のベースに入力する構成しているの
で、信号電流値は極めて少なくてよく、従って信号の立
ち上がりを及び立ち下がりが急峻になり、回路動作の高
速化および消費電力の節約を図ることが可能となる。
〔実施例〕
次に図を参照しながら本発明の実施例について説明す
る。第１図は本発明の実施例に係るシンセサイザ・チュ
ーナーのプリスケーラの回路図であり、７は実質的にプ
リスケーラとしての論理動作を行う論理回路である。説
明の便宜上、図では該回路を構成する入力ダミーメイン
デフデータのみを示しており、該入力段は差動対トラン
ジスタQ7,Q8と定電流源トランジスタQ9および抵抗R7〜R
9によって構成されている。
８は論理回路７の定電流源トランジスタQ9のベース電
位を電流制御ラインを介して所定の電圧にバイアス設定
するためのバイアス回路であり、トランジスタQ1〜Q6お
よび抵抗R1〜R6により構成されている。なお、トランジ
スタQ1とQ2との接続点とトランジスタQ7のベースとをレ
ファレンスラインによって接続することにより、該トラ
ンジスタQ7のベースに差動対の基準電圧を与えている。
９はトランジスタQ2のベース（Ａ点）に接続し、該ベ
ース電位を所定の電圧レベルにクランプするクランプ回
路であり、pnpトランジスタQ10により構成されている。
またこのクランプ回路９の入力は、第２図の本発明のシ
ンセサイザ・チューナのブロック図に示すように、位相
比較器５の出力に直接接続されている。なお第２図にお
いて、第５図と同じ番号で示すものは同じものを示して
いる。
次に本発明の実施例回路の動作について説明する。
局部発振器１からの信号をプリスケーラ２が受ける
と、該プリスケーラは分周した出力をプログマブルカウ
ンタ３に送る。位相比較器５はプログラマブルカウンタ
３の出力と水晶発振器４からの基準信号との位相下を判
定し、局部発振器１にフィードバックをかける。
位相が一致したときには、位相比較器５からプリスケ
ーラ２のクランプ回路９に“L"レベル信号が送られる。
これによりバイアス回路８のQ2のベース電位（Ａ）は低
電圧にクランプされるのでQ2がオフし、またQ6もオフす
る。これにより、バイアス回路８に流れる電流は抵抗R1
を介してpnpトランジスタQ10に流れる電流のみとなり、
極めて小さい。更にQ2のオフにより論理回路７の定電流
源トランジスタQ9がオフして論理回路の動作が停止する
ので、該論理回路７に流れる電流はほとんどなくなる。
このように位相が一致した後の一定時間、プリスケー
ラを非動作状態にするので、消費電力は極めて小さくな
る。
次に位相がずれたときには、位相比較器５から“H"レ
ベルの信号が出力される。これによりバイアス回路８の
Q2のベース電位（Ａ）は所定の電圧に復帰するので、Q2
がオンする。従って定電流源トランジスタQ9のベースに
は定電圧が供給されることになり、論理回路７は所定の
プリスケーラとしての動作可能状態に復帰する。
本発明の実施例によれば簡単な構成のクランプ回路９
により動作状態に容易に復帰することが可能であり、従
来のような大規模で複雑な電源コントロール回路を必要
としない。
第３図は本発明の別の実施例に係るシンセサイザ・チ
ューナのプリスケーラの回路図である。この回路と第１
図に示す回路とは、バイアス回路の構成の点で異ってい
る。すなわち第１図のバイアス回路８は電源電圧変動補
償機能と温度補償機能とを備えており、第３図のバイア
ス回路10は電源電圧変動補償機能のみを備えている。
第３図の実施例によっても、バイアス回路10のトラン
ジスタQ12のベース電位をクランプ回路９によってクラ
ンプすることができるので、第１図に示す回路と同様
に、プラスケーラによって消費される電力の低減化を図
ることが可能となる。
第４図は本発明の更に別の実施例に係るシンセサイザ
・チューナのプリスケーラの回路図である。この回路と
第３図に示す回路とは、クランプ回路の構成の点で異っ
ている。すなわち第３図のクランプ回路９はpnpトラン
ジスタQ10により構成されているのに対し、第４図のク
ランプ回路11はnpnトランジスタQ14により構成されてい
る。第４図の実施例回路の場合は、位相が一致したと
き、位相比較器５から“H"レベルの信号が出力される。
これにより、クランプ回路11が働いて電力消費は低減化
される。また位相がずれたときには位相比較器５から
“L"信号が出力される。これにより回路は所定のプリス
ケーラの動作を行なうことができる。
なお実施例でプリスケーラの電力消費の低減化につい
て説明したが、プリスケーラ以外のバイアス回路を備え
る他の定電流型論理回路についても本発明が適用できる
ことは勿論である。
〔発明の効果〕
以上説明したように、本発明によればクランプ回路を
第３のトランジスタ10により構成し、位相比較器５から
出力される信号を該第３のトランジスタ10のベースに入
力する構成にしているので、電流値は極めて少なくてよ
く、従って信号の立ち上がり及び立ち下がりが急峻にな
り、回路動作の高速化および消費電力の節約を図ること
が可能となる。
これにより、乾電池駆動の携帯電話等に搭載されるこ
との多いプリスケーラ２を含む半導体集積回路の消費電
力を大幅に低減できる。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体集積回路の回路
図、 第２図は本発明が適用されるシンセサイザ・チューナの
ブロック図、 第３図，第４図は本発明の別の実施例に係る半導体集積
回路の回路図、 第５図は従来例を説明するためのシンセサイザ・チュー
ナのブロック図である。 （符号の説明） ２……プリスケーラ、 ５……位相比較器、 ６……電源コントロール回路、 ７……論理回路、 8,10……バイアス路、 9,11……クランプ回路、 Q1〜Q14……トランジスタ、 R1〜R13……抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野中 和幸 春日井市高蔵寺町２丁目1844番２ 富士 通ヴィエルエスアイ株式会社内 (72)発明者 鷲見 秀司 春日井市高蔵寺町２丁目1844番２ 富士 通ヴィエルエスアイ株式会社内 (72)発明者 秋山 岳洋 春日井市高蔵寺町２丁目1844番２ 富士 通ヴィエルエスアイ株式会社内 (56)参考文献 特開 昭56−64518（ＪＰ，Ａ) 特開 昭61−157028（ＪＰ，Ａ) 特開 昭60−214117（ＪＰ，Ａ) 特公 昭59−27531（ＪＰ，Ｂ２)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】局部発振器（１）の出力を分周するプリス
    ケーラ（２）と、 該プリスケーラ（２）の出力を入力して、特定周波数の
    出力を出力するプログラムカウンタ（３）と、 基準周波数を発振する発振器（４）と、 該水晶発振器（４）の分周出力の位相と前記プログラム
    カウンタ（３）の出力の位相とを比較し、位相が合致し
    たとき前記プリスケーラ（２）を非動作にする信号を出
    力する位相比較器（５）とを有するシンセサイザ・チュ
    ーナにおいて、 前記プリスケーラ（２）は、 定電流源を構成する第１のトランジスタ（Q9）を有する
    論理回路（７）と、 第２のトランジスタ（Q2）とこれに直列に接続する抵抗
    （R6）を有し、該第２のトランジスタ（Q2）と抵抗（R
    6）との接続点を前記第１のトランジスタ（Q9）のベー
    スに接続して該ベースの電位を設定するバイアス回路
    （８）と、 前記位相比較器（５）から出力される信号をベースに入
    力し、その信号に応じて該バイアス回路（８）の第２の
    トランジスタ（Q2）のベース電圧を制御して該第２のト
    ランジスタ（Q2）のオン・オフを制御する、第３のトラ
    ンジスタ（Q10）よりなるクランプ回路（９）とを有す
    ることを特徴とする、シンセザイザ・チューナ。
JP62112842A 1987-05-09 1987-05-09 シンセサイザ・チュ−ナ Expired - Fee Related JP2575702B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62112842A JP2575702B2 (ja) 1987-05-09 1987-05-09 シンセサイザ・チュ−ナ
US07/190,745 US4897560A (en) 1987-05-09 1988-05-05 Semiconductor integrated circuit with reduced power consumption
DE3850445T DE3850445T2 (de) 1987-05-09 1988-05-06 Integrierter Halbleiterschaltkreis mit reduziertem Energieverbrauch.
EP88304098A EP0291240B1 (en) 1987-05-09 1988-05-06 Semiconductor integrated circuit with reduced power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62112842A JP2575702B2 (ja) 1987-05-09 1987-05-09 シンセサイザ・チュ−ナ

Publications (2)

Publication Number Publication Date
JPS63278416A JPS63278416A (ja) 1988-11-16
JP2575702B2 true JP2575702B2 (ja) 1997-01-29

Family

ID=14596895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62112842A Expired - Fee Related JP2575702B2 (ja) 1987-05-09 1987-05-09 シンセサイザ・チュ−ナ

Country Status (4)

Country Link
US (1) US4897560A (ja)
EP (1) EP0291240B1 (ja)
JP (1) JP2575702B2 (ja)
DE (1) DE3850445T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091662A (en) * 1989-05-23 1992-02-25 Texas Instruments Incorporated High-speed low-power supply-independent TTL compatible input buffer
US5015887A (en) * 1989-11-03 1991-05-14 Harris Corporation A-B buffer circuit with TTL compatible output drive
US5030854A (en) * 1990-04-05 1991-07-09 Gazelle Microcircuits, Inc. Translator circuit for converting ECL type signals to TTL type signals
JP2606556B2 (ja) * 1993-06-30 1997-05-07 日本電気株式会社 クランプ回路
SE514943C2 (sv) * 1994-01-12 2001-05-21 Ericsson Ge Mobile Communicat Sätt vid energibesparing i en batteridriven sändare - mottagare
US5563549A (en) * 1995-03-17 1996-10-08 Maxim Integrated Products, Inc. Low power trim circuit and method
DE19624676C1 (de) * 1996-06-20 1997-10-02 Siemens Ag Schaltungsanordnung zur Erzeugung eines Referenzpotentials
US5907562A (en) * 1996-07-31 1999-05-25 Nokia Mobile Phones Limited Testable integrated circuit with reduced power dissipation
US7298182B2 (en) * 2004-06-15 2007-11-20 Infineon Technologies Ag Comparator using differential amplifier with reduced current consumption

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794861A (en) * 1972-01-28 1974-02-26 Advanced Memory Syst Inc Reference voltage generator circuit
JPS6028414B2 (ja) * 1977-09-09 1985-07-04 株式会社日立製作所 半導体論理回路
US4207530A (en) * 1977-09-12 1980-06-10 Motorola, Inc. Electrically tunable inductor and method
JPS5664518A (en) * 1979-10-30 1981-06-01 Nec Corp Integrated logic circuit
JPS58125915A (ja) * 1981-12-29 1983-07-27 Fujitsu Ltd バイアス回路
JPS5961046A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 集積回路装置
US4490670A (en) * 1982-10-25 1984-12-25 Advanced Micro Devices, Inc. Voltage generator
JPS6065557A (ja) * 1983-09-21 1985-04-15 Fujitsu Ltd 集積回路装置
US4533842A (en) * 1983-12-01 1985-08-06 Advanced Micro Devices, Inc. Temperature compensated TTL to ECL translator
US4639661A (en) * 1985-09-03 1987-01-27 Advanced Micro Devices, Inc. Power-down arrangement for an ECL circuit

Also Published As

Publication number Publication date
EP0291240B1 (en) 1994-06-29
DE3850445D1 (de) 1994-08-04
EP0291240A2 (en) 1988-11-17
JPS63278416A (ja) 1988-11-16
DE3850445T2 (de) 1994-10-13
US4897560A (en) 1990-01-30
EP0291240A3 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
JP2575702B2 (ja) シンセサイザ・チュ−ナ
JPH08166834A (ja) クロック発生回路及びマイクロコンピュータ
US7293185B2 (en) Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock
EP0403047B1 (en) A frequency divider circuit
JP2000013143A (ja) 発振回路
WO2003105333A1 (en) An arrangement for low power clock generation
JPH0830351A (ja) マイクロプロセッサ
US6570421B1 (en) Programmable leakage current offset for phase locked loop
JPS62202619A (ja) シンセサイザ装置
JPH0553677A (ja) 発振回路
US5089793A (en) Semiconductor device having an oscillatory circuit
JPH09205355A (ja) 半導体集積回路
JP2000151398A (ja) チャージポンプ
JPH064169A (ja) 半導体装置
JP3120352B2 (ja) クロック供給システム、リアルタイムクロックモジュール、動作クロック供給ユニットおよび情報処理装置
JPH0548968B2 (ja)
JPH03165617A (ja) 初期時クロック発生回路
JPH0763146B2 (ja) スタンバイ回路
JPH01177623A (ja) マイクロ・コンピュータシステム
JP3593737B2 (ja) 半導体集積回路
JP2000250666A (ja) 中央処理装置及び該中央処理装置の消費電力低減方法
JPH0645983A (ja) コードレスホン回路
JPH021006A (ja) マイクロコンピュータ
JP2000244301A (ja) 半導体集積回路
JPH03165619A (ja) クロック供給回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees