JPS61500404A - ダイナミックに切換え可能な低降下電流源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ダイナミックに切換え可能な低降電流源発明の背景 技術分野 この発明は集積回路で用いられるためのバイアス回路に関し、特に、オンチップ で利用できる基準電圧を用い、集積回路における他のトランジスタのゲインおよ び動作特性を追跡し、ダイナミックに切換え可能な低降下電流源の動作を可能に するバイアス回路に関する。

よび　−技術の説明 集積回路の集積度が増大するにつれ、密度および性能に対する制限要因が製造プ ロセスおよび回路設計の両方において止じてきた。製造プロセスに関しては、最 小の到達可能な線幅と最小の層の厚みとが実装密度を制限している。

回路設計に関しては、特定の応用に対する好ましい論理ファミリーの利用可能性 と用いることのできる論理レベルの数と消費電力とが制限要因となっている。一 般に、最も低い速度−電力積およびそれゆえの最も短い伝搬遅延を有する論理フ ァミリーを用いることができること、多重論理レベルを用いることができること 、最小の電力でデバイスを動作させることができること、様々な温度範囲にわた って性能の特定された制限範囲内で回路を動作させることがでハの様々な部分で 形成された回路を用いることができることが望ましい。

エミッタ結合ロジックは好ましい論理ファミリーである・それはディジタル通信 やテスト装買におし１て高速のデータ処理に用いられている。ＥＣＬは論理ファ ミリーのうちで最も低い遅延を提供する。ＥＣＬデバイスに適用できる利点と設 計原理のためには、たとえばＷ、Ｃ，シールバツノ＼（３ｅｅｌｂａｃｈ　）著 、集積回路応用ハントフック（■ｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　Ａｐ ｐｌｉｃａｔｉｏｎｓ　Ｈａｎｄｂｏｏｋ　）　、第３章の“エミッタ結合ロジ ック（Ｅ　５ｉｔｔｅｒ　Ｃｏｕｐｌｅｄ　Ｌ　ｏｏｉｃ）　”、１９８３年版 を参照杢れたい、特に、多くの他のサブサーキットに動作温度の変化のような特 定の性能をもたらすバイアス回路やシリコンウェハ製造プロセスの異なるバッチ により形成される回路に対してさえも、ＥＣＬロジックに基づく回路を形成する のが望ましい。

従来のＥＣＬゲート回路はそれらのエミッタ回路に大きな抵抗を有する電ｖＬ源 を用いている。この抵抗は、低から高への変換を出力線上に発生させるエミッタ フォロアのベースに取付けられる抵抗を介して流れる電流と同一の′Ｎ流を運ぶ ９で、はぼ８００ｍＶの電圧降下を吸収する。高い電圧降下の結果、従来の電力 源に用りられているＥＣＬロジックのレベルの数の損失が生じる。なぜなら各々 の論理レベルは最小の一定の電圧降下を必要とするからである。

その代わりに、所望の値よりも高い電圧の電力源が特定のＥＣＬロジックレベル の数を動作させるために必要となる。

加えて、エミッタ回路に配置される抵抗における電圧降下１’Ｊｔｌｌｌするこ との不可能性は高速回路に対し障害となる。このことは、エミッタ回路における 大きな抵抗の存在が電流値をダイナミックに上昇させたり低下させる試みを妨げ るようにｒ！１能するＤＣおよびＡＣのディジェネレーションを発生するという 事実に基づり、シたがって、ＥＣＬゲート回路の性能は、電ｍ源がエミッタと接 地との間に高い値の抵抗を必要としない手段によって駆動されるならば高められ るであろう。

バイアス回路は典型的には外部から与えられる電圧を分割するダイオードおよび 抵抗の接続体としてオンチップに構成される。あるいはそれらは温度およびプロ セスの補償を有し、たとえばバンドギャップ基準電圧ｖｃ雷を与える複合回路で ある。温度およびブ、ロセスの補償を行なうことができ、かつ単純でその電力お よび特性が用いる基準電圧から発生されるような一安定なバイアス電圧を発生す るバイアス回路を有するのが望ましいであろう。

それゆえ、この発明の目的は動作温度範囲にわたつて安定な電８ｉ源を生成する バイアス電圧を与えるバイアス回路を提供することである。

でも安定なｆｆｉ流源を生成するバイアス回路を提供することである。

この発明の他の目的は、高速かつ多重レベルのＥＣＬゲート回路とともに用いる のに適当なような低い電圧降下を有するバイアス回路とＩ！Ｒ源との組合わせを 提供することである。

この発明のさらに弛の目的は、ダイナミックに駆動されることに対し敏感である バイアス回路とｆＩｌ流源との組合わせを提供することである。

図面の簡単な説明 この発明をさらに完全に理解するために、本川［１１８Ｋにおいて用いられる添 付図面を参照しなければならない。

第１図は先行技術の典型的なＥＣＬゲート回路の概略回路図である。

第２Ａ図はこの発明のバイアス回路の概略回路図である。

第２Ｂ図は、たとえば第２Ａ図のバイアス回路によって制御されるように示され るＥＣＬＯシック回路において用いるための電流源である。

第３図は第２Ａ図のバイアス回路によって制御されることのできる別のＮ流源で ある。

第４図は先行技術のカレントミラー型のＮ流源の概略回路図である。

第５図は３個の論理レベルを有しかつこの発明のバイアス回路によって制御され る２つの電流源と協働するＥＣＬロジックゲートの概略回路図である。

１１立１１ バイアス回路は集積回路における他のトランジスタの利＊Ｉ３よび動作特性を追 跡するように設けられる。このバイアス回路は電力源としてバンドギャップによ って発生される基準電圧Ｖｃｓを用いる。それゆえ、発生されたバイアスは、Ｖ ｃｇと同様Ｖａｔおよび温度を追跡する。バイアス回路はＥＣＬ回路において有 用なダイナミックに切換え可能な低降下指８！源のベースにバイアスを与えるの に有効である。好ましい実施例において、バイアス回路は、βにおけるプロセス 善依存の変化および動作温度の変化が追随するためにバイアスが与えられる電流 源トランジスタと同一のサイズを有する１個のトランジスタを備える。加えて、 感知し得るデバイス−デバイス間の性能の変化が存在しないようにバイアス回路 は好ましくは電流源トランジスタの近くに形成され“る。バイアス回路は、その コレクタが２つの直列接続された抵抗を介してＶｃｓに接続されるバイポーラト ランジスタを備える。そのエミッタは接地に結合される。そのベースは第３の抵 抗を介して第１の２つの抵抗の間の分割点に結合される。発生されたバイアス電 圧■。

、Ｌはそのトランジスタのコレクタで杓用可能である。好ましい実施例において 、第３の抵抗は電流源トランジスタのベース上の抵抗と同一のサイズとなるよう に選択される。

好ましい、の 第１図において典型的なＮＯＲＥＣＬゲートの簡略化たとえば、“集積回路：設 計原理および製造（Ｉ　ｎｔｅｏｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　：　Ｑｅｓｉ ｇｎ　Ｐ　ｒｉｎｃｉｐｌｅｓ　ａｎｄ　Ｆａｂｒｉｃａｔｉｏｎ”　。

Ｒ，Ｎ、　Ｗａｒｎｅｒ　、　Ｊｒ、ｌｉ　ｖフグローヒル（ＭｃＧｒａｗ−） １ｉ１１）社、１９６５年発行のセクション５−１０の１５６頁ないし１５９頁 を参照されたい、入力トランジスタ１２は、ＯＲ／ＮＯＲアレイにおいて典型的 に見い出されるい（つかの入力トランジスタを代表している。動作時においては 、トランジスタ１２のベース上の端子２１に高入力が受けられると、ｌｌ！流は 抵抗１５を介して線１０上の正の電圧１！１Ｖｃｃからトランジスタ１２を介し て流れる。この１３を介して既に流れているＷ流を分流させる。＊際には、基ｒ ｓＭ圧Ｖａａはエミッタフォロア出力トランジスタ１４の出力２２上での論理１ に対する最大の用いられる電圧レベルと論理０に対する最小の利用できる電圧レ ベルとの門　゛の中間である。このことにより、電圧ｉｉｏおよび１１の間を流 れるＩｉ！ｉζ、が端子２１上への瞬時入力電圧の関数としてトランジスタ１２ と１３との間で切換えられるので明確な論理の振れが可能となる。トランジスタ １６は負荷ｆｆｉ流澱トランジスタ１７と同様バンドギャップ発生基導電圧レベ ルＶｃｓによって制御される。このバンドギャップ基準はＥＣＬチップ上で用い ることのできる従来の基準電圧である。たと１えばＡ、　Ｈ，Ｓｅｉｄｍａｎ著 、“集積回路応用ハンドブック（１ｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　Ａ 　９ＥＩＩｉｃａｔｉｏｎＨａｎｄｂｏｏｋ　）”　、１９８３年版、４９８ｉ ’ＪいＬ４９９ｉを参照されたい。それはＥＣＬチップ上のトランジスタのＶａ Ｅ特性を追跡する安定な基準電圧である。上述のように、′ＲＲ源トランジスタ １７を介しての電流はｉＬと表わされ、かつ効果的にエミッタフォロア出力トラ ンジスタ１４を介するｆｆｉ流を決定する。この電流ｉＬの大きさは抵抗１９に より生じる高いディジェネレーションのためにこの先行技術の回路においてダイ ナミックに１１１１１１１することはできない。抵抗１９がＤＣおよびＡＣのデ ィジェネレーションの両方を発生し、したがって電流値をダイナミックに上昇さ せたり低下させたりする試みを妨害する。このことは、−　トランジスタ１７の ベースへ与えられるどのような変化電圧も抵抗１９に現われるという事実に基づ く。またコレクタＮ流の変化は抵抗１９の抵抗値に逆比例するので、抵抗１９の 値が小さくなればなるほど、トランジスタ１７のベース上の変化電圧の効果は大 きくなる。

すべての集積回路はオンチップの電力源と電圧基準の両方を備える。典型的には 、正の″′Ｒ源Ｖｃｃは成るレベルの電圧を提供するように特定化される。電力 が断続的に供給されかつ変位が生じるということが実現されているので、特定化 は典型的にはそれほど厳密ではない。一方、オンチップの！！ＩＩＦ＝電圧は！ １１！型的には狭い範囲内に特定化される。

すなわち、バンドギャップ基準電圧ｖｃ、とＥＣＬ中間基準レベしｖｉａとは典 型的には狭い範囲内で発生される。

プロセスにおける変化が発生する場合や温度変化の場合の両方においてそれらが 伴う素子の特性をこのようなバイアス電圧が追跡することも同様に極めて望まし い。先行技術のＥＣＬ回路においては、単なるダイオードと抵抗の結合体が電流 源のベースのためのバイアス源として用いられてきている。このような回路は、 一般に貧弱な性能を提供してきた。この発明のバイアス回路は第２Ａ図において 示さ第２Ａ図において、個々のＥＣＬゲートに用いられる電流源トランジスタの ベースを制御するために線１．２．ｔ　。

ｎ−１，およびｎ上にファンアウトするために用いられる線３０上のバイアス電 圧Ｖ、≦１を発生するようにバイアス回路が示される。トランジスタ２６のサイ ズを関連の電流源トランジスタのサイズと同程度とすれば、バイアス電圧■ｃ≦ Ｌはプロセスに依存するパラメータの変化や、たとえばβ、温度のような動作パ ラメータの変化の広い範囲にわたって関連の電流源トランジスタの特性を追跡す る。

たとえばＥＣＬに対し、ＥＣＬ、ゲートの変位幅は、ただし、ＴＶは変位幅、 王は温度６Ｋ ｋはポルツマ定数 ｑは電荷 αは、　８Ｑ　／ｋ　Ｔである。

したがって動作は温度とともに変化する。ＶＣ５Ｌに対するそれほど広くない範 囲で変化する値の維持は５０〜１５０までの範囲で変化するβと一５５℃から千 １５５℃の軍事規格範囲にわたる温度とに対し行なわれる。電流源トランジスタ ３３のエミッタは接地されているので、トランジスタは低い電圧降下においてさ えも比較的一定の′Ｒ流流源ナナミック制御は、端子３６に与えられ、かつ言分 ３４を介して容量結合される切換信号によって行なわれる。この信号は任意の供 給源によって供給されてもよいし、また本出願と同日出願された“有意な容量を 有する負荷を駆動するようにされた高速ＥＣＬ回路（Ｈｉｏｈ　５Ｄｅｅｄ　Ｅ ＣＬＣｉｒｃｕｉｔ　Ａｄａｐｔｅｄ　ｔｏ　Ｄｒｉｖｅ　Ｌｏａｄｓ　ｔ−１ ａｖｉｎａ　５ｉｏｎｉｆｉｃａｎｔ　Ｃａｐａｃｉｔａｎｃｅ）　、　Ｈ，Ｄ 、　Ｖａｒａｄａｒａｊａｎ、においで述べられているようにＥＣＬゲートにお いて相補論理レベルから供給してもよい。

すべてのＥＣＬＯシック回路のほとんどにおいて、少なくとも１個のオンチップ で発生される安定な電圧Ｎ準源を用いることができる。この発明のバイアス回路 は電流源を安定化するために適当であり、このような安定な基準電圧を用い、か つそれを大多数の電ＶＬ源を安定化させるために適当な電圧に変換している。し たがって、第２Ａ図に示されるように、バンドギャップ基準電圧ｖｃ、は１１２ ５上のノードａに与えられる。この電圧は抵抗２８および２４によって分割され 、かつトランジスタ２６のコレクタへ与えられる。分割の結果、ノードｄで用い ることのできる中間の電位とノードＣ１すなわら、トランジスタ２６のコレクタ で用いることのできるもう１つの電位とが存在する。ノードＣにおける電位は、 線３０上へ出力ＶＣＧＬ＋　すなわちたとえば切換信号が与えられる関連の電流 源トランジスために用いられるバイアス電圧として供給される。このバイアスの レベルは、プロセス依存性または動作依存性の変化にかかわらず、電流源トラン ジスタが適当な石のＤＣ電流を通過させるようなものであるべきである。ダイナ ミックにこの電流を増加させることにより、出力線の下向きの変位の間における 高速のプルダウンが可能となり、一方、この電流を減少させることにより、上向 きに変化する場合により高速に出力線がプルアップされることが可能となる。

すべての論理回路はｔ８ｉ源を必要とする。先行技術の共通の電８！源は第４図 に例示されるカレントミラー型である。

Ｍ流ｆｔＥｒは、抵抗４３の値を選択しかつｖｃｃ電圧バス４９の値を特定化す ることによりＭ単トランジスタ４６を介して発生される。破［１４５内で発生さ れる電流すなわちｉ＊ｔｒは共通のベースｎ５０．共通のフレフタ線４９（Ｖｃ ｃ）および共通の接地＄１５１に接続されるるトランジスタ４７．４８および他 のトランジスタを介して鏡映される。したがって、ｉ＊ｔＦ−ｉ＊ｔ−ｉ＜ａと なる。このようなＴｉ１ｎ映はすべてのデバイスが互いに近接して形成されない 限り十分に厳密な誤差を有する電流を発生しないＯまた、Ｖｃｃがその許容でき る範囲たとえば値で１０％の範囲にわたって変化すると、単純な電流ミラー配置 は接続された電流源の各々を介して電流に変化を生じさせる。

はとんどの応用において、しかしながら、製造および動作の変化にわたって十分 に規定された電流源を有するのが望ましい。たとえば、Ｖ６．の１ｏ％の変化は ｆ＊ｔＦの２０％の変化を発生させるであろう。安定な電流源は続いて述べられ るこの発明のバイアス回路を用いることにより作成される。

一般に、電力を節約し、熱効果を減少させかつ用いられるべき論理レベルの多重 化を可能にするために、電流源において発生する電圧降下を小さくするのが望ま しい。ＥＣＬＯシック素子は最も短い伝搬遅延を有するので、非最適な電流源に よる性能の劣化がしばしばＥＣＬゲート回路において実現される。従来のＥＣＬ 回路に対する電流源は第１図の先行技術に示されている。そこにおいては、負荷 電ＦｌｉＬはトランジスタ１７８よび抵抗１９を介して接地へと引き抜かれてい る。この電流は連続して流れエミッタフォロア１４のベースがプルダウンされる と、ＯＲ出力線２２上の高から低への変位を発生する。大きな値の抵抗１９が用 いられかつ７００ｓｖの電圧降下を有し、抵抗１８も同様であり、その結果、抵 抗１５において７００ｓｖの電圧降下が生じる。このことは、抵抗１５における 電圧降下と出力２２上の論理の振れとの間の関係性ゆえに必要であり、それによ り抵抗１５での７００１１Ｖまたはそれ以上の電圧降下は同様の７００ｓｖの論 理の振れを出力上に発生する。したがって、ｔｒｉｍ　トランジスタ１７のベー ス上のバンドギャップ！！単に対する値は、抵抗１８および１９における電圧時 下が各々約７００　ｍｖとなるように選ばれる。したがって、２つの抵抗１８お よび１９に対し有意な電圧の尾を引いた配分が生じる。たとえば、抵抗１９の値 が減少したなら、電圧降下は同一であるがＮｖＬが増大するであろう。その場合 ・Ｉ２Ｒに比例する熱損失が増大し、望ましくなくなる。

１個のバイアス回路ができるだけ多くのＮ流源トランジスタ３３に対しバイアス を与えるのが望ましい。ファンアウトは１９１．２．ｉ、ｎ−１，ｎとして示さ れる。この回路は成る値の任意のファンアウトに対し設計することができること が見出される。たとえば５０−１００のファンアウトに対し、バイアス回路はＱ 、５ｍａの電力をｈ！４ＹＲする。

第２Ａ図のバイアス回路が第２Ｂ図の電流源トランジスタ３３を制御するために 用いられると、トランジスタに対し５０ないし１５０のβの範囲に対して１２％ の安定なＷｉ流が得られるということが見い出されている。温度６よびＶＢ【の 変化はＩ！２５からのｖｃｓ供給源において補償されているので、バイアス回路 はまた補償される。分離トランジスタ３２により、論理信号が直接負荷電流源ト ランジスタのベース上へ与えられるダイナミックに切換え可能な電流源を得るこ とができる。したがってより昂速なロジック回路が達成される。

βの変化に対し比較的一定なｉＬを得かつＦｏの電流源へファンアウトするため に、ＶｃｔＬから得られる電流は次式によって与えられる。

βはβ、　からβ　の範囲にわたって変化するので、要ｍｉｎ　請 求される最大電流は、 は、安全の余裕が見込まれ、したがって一定ｍ流ｋ・Ｉｃきな値、すなわち４０ にΩの値を有し、トランジスタ３３のベースをＡＣＰｏ合のために分離している ので、抵抗３２における降下は、 で与えられる。今、好ましい実施例においては、トランジスタ２６および３３は 互いに近接して形成されかつ同一の物理サイズを有しているので、トランジスタ ２６および３３を伝達される電流の範囲にわたってβは一定となりかつ２つのデ バイスに対し等しくなる。また、の電位を有する。したがって、Ｒｚａはとなる 。トランジスタ２６および３３におけるベース−エミッタ間の電圧は設計ごとに 異なる、すなわちトランジスタ２６はファンに存在するのと同じだけの数の線へ ｖｃｓＬを供給することのできる電流を有しなければならないので、抵抗２４に 対する値は次式で与えられる。

上で与えられる値が選択されると、ｉＬはβの５０−１５０のような広い範囲に わたって、抵抗値やトランジスタパラメータのチップの追跡により数パーセント の範囲内で一定を保つ。

様々なβおよび温度に対する実質的に１００μＡのｉＬに対するシミュレーショ ンデータが以下の表１に示される。

抵抗に対する値はＲ１−１，３に、Ｒｔ−１０に’、Ｒ−−１２０６よびＲ４− ４０にと選ばれている。トランジスタ２６および３３は２８平方ミクロンのエミ ッタを有する同一のサイズとして特定されている。

温度　Ｖｃｇ　β−５０β−１００β−１５０２５℃　１，５３　Ｖ　９８μＡ ｌＯ３μＡｌＯ２ハＡ１５５℃　１．２７８Ｖ　１０３μＡ　１１４μＡ　１１ ８．ａＡ−５５℃　１．７２０Ｖ　７３ｕ　Ａ　’ａ３ｕ　Ａ　９７／ｌＡＡ好 ましい実施例においては、ＤＣシミュレーションを用いてβの変化の範囲にわた って最適電流を発生するように正確な値へ抵抗２４をトリミングすることにより 、より精度が得られる。

この発明のバイアス回路の用法はｗＡ５図の３個のレベルのＥＣＬゲートに示さ れる。そこにおいては、バイアス回路で発止されるバイアスレベルは端子８１上 で電流源トランジスタ５７のベースへ与えられる。抵抗８０は上述のように、電 流源トランジスタ５７のベース上にＡＣデカップリングを発生するために設けら れる。ＥＣＬゲートの動作は３個の出力レベル、すなわちエミッタフォロア７１ のコレクタとダイオード７８とのｌ１ＪＪｌｌ１７４上の第１のレベル。

ダイオード７８および７９の間の轢７３上の第２のレベルおよびダイオード７９ と電流源トランジスタ５７のコレクタとの間の線７２上の第３レベルとが利用で きるという点を除いて１個のレベルのロジックに対して説明されたものと同様で ある。既に説明したように、バイアス電圧Ｖｃ≦、の利用可能性により、電流源 トランジスタ５７のエミッタは直接接地線５６に結合されることができ、かつも し所望ならば、電流源トランジスタ５７をダイナミックに制御することができる 。このようなダイナミックなＩＩＪＩｌｌは第５図の実施例において明白には示 されない。加えて、ロジック段を介しての電流が、そのベースがまた端子８３上 に供給される電圧Ｖｃ　＄　ＬのバイアスによってｔＩＩＩｔＩｌされる供給ト ランジスタ５８によって供給されることが示される。その結果、抵抗７７の値は 極めて低くかつトランジスタ５８および抵抗７７において最小の電圧降下が生じ 、それによりロジックの３つのレベルに対しＶｃｃＷ圧源からの電圧の大部分が 保存される。ロジック入力はＥＣＬの技術においてよく知られているように機能 する。したがって、入カドランジスタロ２．６３６よび６４は各々入力Ａ、Ｂお よびＣによりａｔｌＪｔｌｌされかつｖＩＩｌｌによって１ｌＪｔｌｌｌされる 関連の基準トランジスタ５９を有する。同様に、トランジスタ６５．６６および ６７は論理入力Ａ’　、Ｂ’およびＣ′により各々制御されかつ基準電圧Ｖａ　 ａ　’　によってＩＩＪＩｌｌされる関連の基準トランジスタ６０を有する。、 最後に、ロジック入力の第３のレベルはトランジスタ６８．６９６よび７０、各 々が入力Ａ”、Ｂ”およびＣ”によって制御されるトランジスタによって与えら れ、かつ関連の基準トランジスタ６１は！！準電圧Ｖｌｌ＠“によって制御され る。３つの基準トランジスタ５９．６０および６１を介しての組合わせられた電 流は抵抗７５．メイン電流源トランジスタ５８６よび抵抗７７を介して流れる。

この発明のバイアス回路からのＶＣ，、の利用可能性がなければ、ＥＣＬゲート におけるロジックの３つのレベルを駆動するためにＶｃｃに対しより高い値を用 いる必要が生じるであろう。

この発明の好ましい実施例の上述の説明は例示および詳細な説明のために与えら れてきた。すべて開示し尽くしたわけでもなく、またこの発明を開示された正確 な形態に６１限するものでもなく、かつ明らかに多くの変更および変形が上述の 教示の下に可能である。実施例はこの発明およびその実際の応用の原理を最も良 く説明するために選ばれかつ開示されており、したがって他の当業者はこの発明 をさらに他の実施例において実行すべき特定の用法に対し適するように様々な変 更を行なうことにより最も良く使用することが可能である。発明の範囲は添付の 請求の範囲によって規定される。

ＥｃＬｏ２．７７本？） 稍 ＰＣＴ／ｌｌｓ８４１０１７９０

Claims (14)

【特許請求の範囲】
1. １．基準電源電圧Ｖｃｓを含む集積回路内でバイアス電圧を供給するためのバイ アス回路であって、そのエミッタが低電位に接続されるバイボーラトランジスタ と、 前記基準電源電圧Ｖｃｓに接続される第１の抵抗と、前記第１の抵抗と前記バイ ポーラトランジスタのコレクタとの間に接続される第２の抵抗と、 前記バイポーラトランジスタのぺースと前記第１および前記第２の抵抗の接続点 との間に接続される第３の抵抗とを備え、それにより、前記バイポーラトランジ スタのコレクタが多重電流源トランジスタを安定化させる高いファンアウトを備 えるバイアス電圧供給線Ｖｃｓｌを構成する、バイアス電圧を供給するためのバ イアス回路。
2. ２．前記基準電源電圧はバンドギャップ基準電圧である、請求の範囲第１項記載 のバイアス電圧を供給するためのバイアス回路。
3. ３．前記低電位は接地電位である、請求の範囲第２項記載のバイアス電圧を供給 するためのバイアス回路。
4. ４．電流源トランジスタが組合わせられ、前記Ｖｃｓｌ供給線は前記電流源トラ ンジスタのベースに接続され、前記電流源トランジスタのコレクタはＥＣＬロジ ックの出力のエミッタフォロアのエミッタに接続されかつ前記電流源トランジス タのエミッタは接地に接続される、電流源トランジスタが組合わせられた請求の 範囲１項記載のバイアス電圧を供給するためのバイアス回路。
5. ５．前記電流源トランジスタの前記ペースと前記Ｖｃｓｌ供給線との間に接続さ れる分離抵抗がさらに組合わせられる、請求の範囲第４項記載のバイアス回路と 電流源トランジスタとの組合わせ。
6. ６．前記分離抵抗は前記第３の抵抗と同一の値を有する、請求の範囲第５項記載 のバイアス回路と電流源トランジスタとの組合わせ。
7. ７．前記分離抵抗と前記ぺースとの間に前記電流源トランジスタの前記ぺースに 接続される信号源が組合わせられる、請求の範囲第５項記載のバイアス回路と電 流源トランジスタとの組合わせ。
8. ８．前記信号源は相補論理レベルを有する回路点である、請求の範囲第５項記載 のバイアス回路と電流源トランジスタとの組合わせ。
9. ９．さらに、前記べースと相補論理レベルを有する前記回路点との間に容量が組 合わせられる、請求の範囲第８項記載のバイアス回路と電流源トランジスタとの 組合わせ。
10. １０．前記電流源トランジスタの前記エミッタは直接接地に接続される、請求の 範囲第４項記載のバイアス回路と電流源トランジスタとの組合わせ。
11. １１．前記エミッタは小さな値の抵抗を介して援他に接続される、請求の範囲第 ４項記載のバイアス回路と電流源トランジスタとの組合わせ。
12. １２．前記バイポーラトランジスタの動作特性は前記電流源トランジスタの動作 特性と同一である、請求の範囲第４項記載のバイアス回路と電流源トランジスタ との組合わせ。
13. １３．前記電流源トランジスタのサイズは前記バイポーラトランジスタのサイズ と同一である、請求の範囲第１２項記載のバイアス回路と電流源トランジスタと の組合わせ。
14. １４．前記第１，第２および第３の抵抗の値は、Ｒ第１＝ＶＣＳ−（ＶＢＥ（バ イポーラ）＋Ｖ分離）／ｋ・ｉＬ（ｌ＋（１／β））＋（Ｆ０・ｉＣＳＬｍａｘ ）Ｒ第２＝ＶＢＥ（バイポーラ）−ＶＢＥ（電流源）／ｋ・（ｉＬ）＋（Ｆ０・ ｉＣＳＬｍａｘ）Ｒ第３＝Ｒ分離／ｋ 但し、Ｖｃｓ＝バンドギャップ基準電圧Ｖｓｅ：（バイポーラ）＝前記バイポー ラトランジスタにおけるぺースーエミッタ間の電圧降下Ｖ分離＝分離抵抗におけ る電圧 Ｖｓｅ（電流源）＝前記電流源トランジスタにおけるぺースーエミッタ間の電圧 降下 ｉｌ＝電流源トランジスタを流れる所望の電流β＝バイポーラまたは電流源トラ ンジスタの利得Ｆ０＝特定のファンアウト ▲数式、化学式、表等があります▼線上の最大電流ｋ＝分離抵抗の第３の抵抗に 対する値の比で各々与えられる、請求の範囲第１項記載の電圧を供給するための バイアス回路。