JPS60113507A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS60113507A JPS60113507A JP58220933A JP22093383A JPS60113507A JP S60113507 A JPS60113507 A JP S60113507A JP 58220933 A JP58220933 A JP 58220933A JP 22093383 A JP22093383 A JP 22093383A JP S60113507 A JPS60113507 A JP S60113507A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- emitter
- power supply
- increase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特にいわゆる二重平
衡差動増幅器に関するものである。
衡差動増幅器に関するものである。
一般的な二重平衡差動増幅器を第1図を用いて説明する
。トランジスタ1,2は第1の差動増幅器を栴成し、ト
ランジスタ3,4は第2の差tJh 増幅器を構成する
。トランジスタ1,4の各ペーストランジスタ2,3の
各ペースはそれぞれ共通接続され、各々端子101.1
02に接続されて(・る、各端子101,102にはバ
イアス電源5がら抵抗6,7を介してバイアスを与えら
れており、端子101,102間に第2の入力信号源1
08が接続されて(・る。トランジスタ1.2の共通エ
ミッタはトランジスタ8のコレクタに、トランジスタ3
,4の共通エミッタはトランジスタ9のコレクタにそれ
ぞれ接続される。トランジスタ8゜9のベースは端子1
03,104にそれぞれ接続され、バイアス源1oより
抵抗11,12を介してバイアスが与えられている。ト
ランジスタ8゜9の各エミッタは抵抗13.14を介し
てそれぞれ接地され、それらはエミッタ接地動作す石。
。トランジスタ1,2は第1の差動増幅器を栴成し、ト
ランジスタ3,4は第2の差tJh 増幅器を構成する
。トランジスタ1,4の各ペーストランジスタ2,3の
各ペースはそれぞれ共通接続され、各々端子101.1
02に接続されて(・る、各端子101,102にはバ
イアス電源5がら抵抗6,7を介してバイアスを与えら
れており、端子101,102間に第2の入力信号源1
08が接続されて(・る。トランジスタ1.2の共通エ
ミッタはトランジスタ8のコレクタに、トランジスタ3
,4の共通エミッタはトランジスタ9のコレクタにそれ
ぞれ接続される。トランジスタ8゜9のベースは端子1
03,104にそれぞれ接続され、バイアス源1oより
抵抗11,12を介してバイアスが与えられている。ト
ランジスタ8゜9の各エミッタは抵抗13.14を介し
てそれぞれ接地され、それらはエミッタ接地動作す石。
端子103,104間に第1の入力信号源107が接続
されている。トランジスタ1,3のコレクタは共通接続
され、トランジスタ2.4のコレクタも共通接続され、
それぞれトランジスタ+5.i6及び17,18がら成
る電流反転回路に接続されて(・る。トランジスタ16
* i sのコレクタと接地100間にそれぞれ抵抗
19.20が設けられ、抵抗19.20(7)一端は出
方端子105,106に各々接続されて(・る。このオ
h成により、二1を平衡差動増幅器が構成され、端子1
03 、 :104間に入力される第1の入力信号源1
07と端子1.01゜102間に入力される第2の入力
信号klo8との積が出力される。
されている。トランジスタ1,3のコレクタは共通接続
され、トランジスタ2.4のコレクタも共通接続され、
それぞれトランジスタ+5.i6及び17,18がら成
る電流反転回路に接続されて(・る。トランジスタ16
* i sのコレクタと接地100間にそれぞれ抵抗
19.20が設けられ、抵抗19.20(7)一端は出
方端子105,106に各々接続されて(・る。このオ
h成により、二1を平衡差動増幅器が構成され、端子1
03 、 :104間に入力される第1の入力信号源1
07と端子1.01゜102間に入力される第2の入力
信号klo8との積が出力される。
通常、第2の入力信号源108はトランジスタ1〜4を
スーイッチインク動作する為の信号が供給され、第1の
入力信号源107の入力振幅に比例(依存する)出力信
号が出力端子105,106に出力される。トランジス
タ8.9の無歪許容入力Vimax(p p)は、トラ
ンジスタ8,9がエミッタ接地動作の為、バイアス電源
10の電位をvAとすると y璽バを投”= ■E (QB)x R,。
スーイッチインク動作する為の信号が供給され、第1の
入力信号源107の入力振幅に比例(依存する)出力信
号が出力端子105,106に出力される。トランジス
タ8.9の無歪許容入力Vimax(p p)は、トラ
ンジスタ8,9がエミッタ接地動作の為、バイアス電源
10の電位をvAとすると y璽バを投”= ■E (QB)x R,。
■
で表わされる。ここでIBはトランジスタのエミッタ電
流% VBEはトランジスタのベース、エミッタ間の順
方向電圧、R,は抵抗13の抵抗値、几、4は抵抗14
の抵抗値である。従って、Vimaxを決めるとバイア
ス電圧鬼は一σ(的に決定される。
流% VBEはトランジスタのベース、エミッタ間の順
方向電圧、R,は抵抗13の抵抗値、几、4は抵抗14
の抵抗値である。従って、Vimaxを決めるとバイア
ス電圧鬼は一σ(的に決定される。
例えば、Vimax :ivp pとすると、VA=
Vimax(p−p) +vng2 ■ −土(■p−p)+o、7 = 1..2V となる。ところで、出力端105 、106の直流電圧
VOpCは、電源ライン109の電淳矩、圧■。0から
、トランジスター6又は18のコレクタ・エミッタ間飽
和電圧VcF、5atQ16を引いた電圧のイにある事
が望ましく・。即ち、 従って、無歪最大許容入力が規定された場合で、電流反
転回路の1iL流反転比が決才ると、おのずと二重平衡
差動増幅器の最大利得Amaxが決められる3、例えば
、V、= 12v、 1も、s= R,4:= 1 k
Oとすると’EQ8−IE(J3 = (15+nAで
あり、また電流反転回路を構成するトランジスタ15’
、16及0・17,18のエミツタ面積比をl:1とす
ると、電源反転比はl:]であるので、IC(Ql6)
=]c(Q]8ル=I F、Q、 8=I啄29−0.
5+航となる、従って、トランジスタ(シ2.。
Vimax(p−p) +vng2 ■ −土(■p−p)+o、7 = 1..2V となる。ところで、出力端105 、106の直流電圧
VOpCは、電源ライン109の電淳矩、圧■。0から
、トランジスター6又は18のコレクタ・エミッタ間飽
和電圧VcF、5atQ16を引いた電圧のイにある事
が望ましく・。即ち、 従って、無歪最大許容入力が規定された場合で、電流反
転回路の1iL流反転比が決才ると、おのずと二重平衡
差動増幅器の最大利得Amaxが決められる3、例えば
、V、= 12v、 1も、s= R,4:= 1 k
Oとすると’EQ8−IE(J3 = (15+nAで
あり、また電流反転回路を構成するトランジスタ15’
、16及0・17,18のエミツタ面積比をl:1とす
ると、電源反転比はl:]であるので、IC(Ql6)
=]c(Q]8ル=I F、Q、 8=I啄29−0.
5+航となる、従って、トランジスタ(シ2.。
Ql8の” rnA時のVCE (Sat) Q16=
o2v とすれは、Vcc=3vのとd Ayllla
Xは次式でまる。
o2v とすれは、Vcc=3vのとd Ayllla
Xは次式でまる。
Av ”x=”’−VcEs”t” )A/ I(’+
s (−”q+) ■■。Ql−6 :±ワρろ/ 1(kO) 0.5 = 2.84さ 又、前述の無京ボ1容彫犬人力Vimaxを維持u4未
る最小の電源電圧VCCm i nは、 十Vsg (Ql5) ■ = 1.0+0.2+0.1+0.7 =2.Ov である。このように、従来の二重平衡差動増幅器では、
低電圧動作時でかつ又、無歪許容最大入力を確保しゲイ
ン設定する事は、非常にむすかしかりたO 本発明の目的は、低電圧動作時に有効でかつ又、無歪許
容最大入力の設計容易な二重平衡差動17幅器を提供す
ることにある。
s (−”q+) ■■。Ql−6 :±ワρろ/ 1(kO) 0.5 = 2.84さ 又、前述の無京ボ1容彫犬人力Vimaxを維持u4未
る最小の電源電圧VCCm i nは、 十Vsg (Ql5) ■ = 1.0+0.2+0.1+0.7 =2.Ov である。このように、従来の二重平衡差動増幅器では、
低電圧動作時でかつ又、無歪許容最大入力を確保しゲイ
ン設定する事は、非常にむすかしかりたO 本発明の目的は、低電圧動作時に有効でかつ又、無歪許
容最大入力の設計容易な二重平衡差動17幅器を提供す
ることにある。
本発明は、二重平衡差動型式に接続された第1乃至第4
トランジスタの各共通エミッタ点に第5および第6トラ
ンジスタを接続し、さらに、第5および第6トランジス
タの各々のエミッタに定電流源を夫々接続したことを特
徴とする。
トランジスタの各共通エミッタ点に第5および第6トラ
ンジスタを接続し、さらに、第5および第6トランジス
タの各々のエミッタに定電流源を夫々接続したことを特
徴とする。
以下、本発明の実施例を図面により詳述に説明する。
第2図は本発明の一実施例を示し、第1図の従来例と同
−機能部は同じ番号で示してそれらの説E!Aは省略す
る。第1図と異なるところは、電源109とトランジス
タ8,9の各コレクタとの間に定′亀流源110,11
1を夫々接続したことと、電流反転回路奮構成するトラ
ンジスタ15−16.17−18のエミツタ面積比を1
:1から1 :n(n)1 )としたこととの2点であ
る。
−機能部は同じ番号で示してそれらの説E!Aは省略す
る。第1図と異なるところは、電源109とトランジス
タ8,9の各コレクタとの間に定′亀流源110,11
1を夫々接続したことと、電流反転回路奮構成するトラ
ンジスタ15−16.17−18のエミツタ面積比を1
:1から1 :n(n)1 )としたこととの2点であ
る。
定電流1i、110.l11を伺加し℃やることで、こ
の回路の前述した最大利萄Av□naxを低下させるこ
となく、また最小電源電圧VCCminを増加さセるこ
となく無歪許容最大入力を増大できる すなわち、無歪
に1−容量大入力を増大するには、トランジスタ8,9
の動作電流(エミッタ電流)を増加すればよい。従来の
回路においてトランジスタ8゜9の動作電流が増加する
ことは、トランジスタ1乃至4,15乃至18の電流を
増加させることにガる。トランジスタ16.18の動作
電流が増加すると、第3図に示したトランジスタのI
C−vc E(sat)曲線から明らかなように、これ
らのコレクターエミッタ間飽和電圧Vcg(sat)が
増える。このため、0式および0式から明らかなように
、最大利得AVrrlaXは低下し、最小電源電圧Vc
cmi。が増作電流はこれらから供給される。したがっ
て。
の回路の前述した最大利萄Av□naxを低下させるこ
となく、また最小電源電圧VCCminを増加さセるこ
となく無歪許容最大入力を増大できる すなわち、無歪
に1−容量大入力を増大するには、トランジスタ8,9
の動作電流(エミッタ電流)を増加すればよい。従来の
回路においてトランジスタ8゜9の動作電流が増加する
ことは、トランジスタ1乃至4,15乃至18の電流を
増加させることにガる。トランジスタ16.18の動作
電流が増加すると、第3図に示したトランジスタのI
C−vc E(sat)曲線から明らかなように、これ
らのコレクターエミッタ間飽和電圧Vcg(sat)が
増える。このため、0式および0式から明らかなように
、最大利得AVrrlaXは低下し、最小電源電圧Vc
cmi。が増作電流はこれらから供給される。したがっ
て。
Avmaxは低下しないしVccml□も増大しない。
また、抵抗13.14を小さくすることにより、トラン
ジスタ8,9の動作電流が増加するので、バイアス源】
0からのバイアス電圧■4を増加さぜる必要がない。見
方をかえれば、従来と同じ信号レベルの入力信号が供給
されたとすると、トランジスタ8,9の動作電流が増加
しているので、それだけ歪特性が向上される。
ジスタ8,9の動作電流が増加するので、バイアス源】
0からのバイアス電圧■4を増加さぜる必要がない。見
方をかえれば、従来と同じ信号レベルの入力信号が供給
されたとすると、トランジスタ8,9の動作電流が増加
しているので、それだけ歪特性が向上される。
なお、定電流源1】0.1110電流値を太ぎくすると
、トランジスタ8,9の動作電流はすべてこれらの定常
、流源から供給されて二重平衡差側増幅動作が行なわれ
ないことがある。よって、定電流源110,111の電
流値は、無歪許容入力によってきまるトランジスタ8,
9の動作電流よりも小さく選ぶ必要がある。
、トランジスタ8,9の動作電流はすべてこれらの定常
、流源から供給されて二重平衡差側増幅動作が行なわれ
ないことがある。よって、定電流源110,111の電
流値は、無歪許容入力によってきまるトランジスタ8,
9の動作電流よりも小さく選ぶ必要がある。
次に、エミッタ面積σヒ((つぃて説明する、nの決定
方法はまず基本的には、トランジスタ8,9の三ミッタ
電流IE(Q8)、■E(Q9)をはS゛コレクタ電流
等しいとみなして、追加する定■流諒にf’)35事で
決定される。1ここで n=n’=2 に選ぶと、出力
端105.io6での箱圧利得は、同じものが得られ、
0式で示される■irr+axは従来例と同じで、VC
CI?I i nが改善出来る。即ち、トランジスタ1
〜4のVcE(sat)としては、動作電流が’/11
’ (=2 ’)の為第3図に示す様にトランジスタ1
〜4のnpnトランジスタのエミッタ電流密度が%にな
るのでvcお(sat)がkGとなり、さらにトランジ
スタ15゜17の順方向電圧V’n Eも動作電流が1
カ’(−2)の為、18mv低くなる。従ってvc c
m i n’はVcCml i/ =: Vl fll
a7 + VCE SB t (Q8 ) +VCE(
Sa t) (Ql )十VnB (Q15)= 1.
0 + 0.2 A 0.05十〇、68= 1.93
v と従来例より仏゛電圧動作となる。さらにコレクタ飽和
抵抗は通常+3000〜5000.prrl/cの温度
依存性を持つので常温での値が少さくなる事はメリット
となるo Vccn+in 2.0yと本願のvcc
min’ 1.93 vとは初期動作車圧3■の電池2
本動作の上で(d、動作限界をのはす上でも非常に大き
いメリットとなる。
方法はまず基本的には、トランジスタ8,9の三ミッタ
電流IE(Q8)、■E(Q9)をはS゛コレクタ電流
等しいとみなして、追加する定■流諒にf’)35事で
決定される。1ここで n=n’=2 に選ぶと、出力
端105.io6での箱圧利得は、同じものが得られ、
0式で示される■irr+axは従来例と同じで、VC
CI?I i nが改善出来る。即ち、トランジスタ1
〜4のVcE(sat)としては、動作電流が’/11
’ (=2 ’)の為第3図に示す様にトランジスタ1
〜4のnpnトランジスタのエミッタ電流密度が%にな
るのでvcお(sat)がkGとなり、さらにトランジ
スタ15゜17の順方向電圧V’n Eも動作電流が1
カ’(−2)の為、18mv低くなる。従ってvc c
m i n’はVcCml i/ =: Vl fll
a7 + VCE SB t (Q8 ) +VCE(
Sa t) (Ql )十VnB (Q15)= 1.
0 + 0.2 A 0.05十〇、68= 1.93
v と従来例より仏゛電圧動作となる。さらにコレクタ飽和
抵抗は通常+3000〜5000.prrl/cの温度
依存性を持つので常温での値が少さくなる事はメリット
となるo Vccn+in 2.0yと本願のvcc
min’ 1.93 vとは初期動作車圧3■の電池2
本動作の上で(d、動作限界をのはす上でも非常に大き
いメリットとなる。
なお、トランジスタ3,4および9は、互(・に逆相の
出力を得るためと、l1ll:1力の直υ1c−圧久化
をおさえるためとの目的で挿入したもの−Cあるのてこ
れらは原理的に必要な(・。本発明で示した回路は、各
種り調回路や位相検出回路に応用できる、
出力を得るためと、l1ll:1力の直υ1c−圧久化
をおさえるためとの目的で挿入したもの−Cあるのてこ
れらは原理的に必要な(・。本発明で示した回路は、各
種り調回路や位相検出回路に応用できる、
第1図は従来向を示す回路図、第2図は本発す」の−実
施・丙を示す回路図、第3図は一却j的NPNトランジ
スタのコレクタ量流工。−コレクタ・エミッタ間飽和電
圧Vcg(sat)特性を示すグラフである。。 トランジスタ1i、2,3,4.8s9.t5,16゜
17@IL抵抗: 6s7t11+]2*13s14,
19s20、端子: 101,102,1.03t10
4,10511061接地: 100.電源=109、
信号諒:107゜108、バイアス源:5,10、定電
流源:11o。 1 1 1゜
施・丙を示す回路図、第3図は一却j的NPNトランジ
スタのコレクタ量流工。−コレクタ・エミッタ間飽和電
圧Vcg(sat)特性を示すグラフである。。 トランジスタ1i、2,3,4.8s9.t5,16゜
17@IL抵抗: 6s7t11+]2*13s14,
19s20、端子: 101,102,1.03t10
4,10511061接地: 100.電源=109、
信号諒:107゜108、バイアス源:5,10、定電
流源:11o。 1 1 1゜
Claims (1)
- 【特許請求の範囲】 1、差動型式に接続され少なくとも一方に第1の信号が
供給された第1および第2のトランジスタと、第2の信
号を受けその出力信号を前記第1および第2のトランジ
スタのエミッタ結合点に供給する第3のトランジスタと
、該第3のトランジスタの出力端に接続された定電流詠
とを有する事を特徴とするトランジスタ回路。 2 前記第1および第2のトランジスタの少なくとも一
方の出力は電流反転回路供給され、該電流反転回路を栴
成する二つの素子のPN接合面積がN〉 =1(但し、N(1)に選ばれて(・ることを特徴とす
る特許請求の範囲第1項記載のトランジスタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220933A JPS60113507A (ja) | 1983-11-24 | 1983-11-24 | トランジスタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58220933A JPS60113507A (ja) | 1983-11-24 | 1983-11-24 | トランジスタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60113507A true JPS60113507A (ja) | 1985-06-20 |
JPH0220164B2 JPH0220164B2 (ja) | 1990-05-08 |
Family
ID=16758826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58220933A Granted JPS60113507A (ja) | 1983-11-24 | 1983-11-24 | トランジスタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60113507A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63132509A (ja) * | 1986-09-02 | 1988-06-04 | テクトロニックス・インコーポレイテッド | Fet増幅器 |
JPH0186306U (ja) * | 1987-11-27 | 1989-06-07 | ||
JPH07336171A (ja) * | 1994-06-08 | 1995-12-22 | Nec Yamagata Ltd | 可変利得増幅回路 |
JPH0969730A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 周波数ミキサ回路 |
US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50153854A (ja) * | 1974-05-30 | 1975-12-11 | ||
JPS58195309A (ja) * | 1982-05-11 | 1983-11-14 | Pioneer Electronic Corp | 電圧利得制御増幅器 |
-
1983
- 1983-11-24 JP JP58220933A patent/JPS60113507A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50153854A (ja) * | 1974-05-30 | 1975-12-11 | ||
JPS58195309A (ja) * | 1982-05-11 | 1983-11-14 | Pioneer Electronic Corp | 電圧利得制御増幅器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63132509A (ja) * | 1986-09-02 | 1988-06-04 | テクトロニックス・インコーポレイテッド | Fet増幅器 |
JPH0545086B2 (ja) * | 1986-09-02 | 1993-07-08 | Tektronix Inc | |
JPH0186306U (ja) * | 1987-11-27 | 1989-06-07 | ||
JPH07336171A (ja) * | 1994-06-08 | 1995-12-22 | Nec Yamagata Ltd | 可変利得増幅回路 |
JPH0969730A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 周波数ミキサ回路 |
US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
Also Published As
Publication number | Publication date |
---|---|
JPH0220164B2 (ja) | 1990-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3633120A (en) | Amplifier circuit | |
GB1516126A (en) | Network which exhibits an output independent of its input supply | |
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
JPS5857807A (ja) | 電圧制御可変利得回路 | |
JPH0452645B2 (ja) | ||
JPS59103174A (ja) | 電圧加算回路 | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
US4667146A (en) | Voltage-controlled push-pull current source | |
JPS60113507A (ja) | トランジスタ回路 | |
JPH0450765B2 (ja) | ||
EP0051362B1 (en) | Electronic gain control circuit | |
US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
JPS6252486B2 (ja) | ||
US3502999A (en) | Differential power amplifier | |
JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
EP0459070A1 (en) | High slew-rate operational amplifier with bias controlled by the input differential signal | |
JP3129071B2 (ja) | 電圧制御増幅器 | |
JP2503887B2 (ja) | 利得可変回路 | |
JPS6029229Y2 (ja) | 差動増幅器 | |
JPH0513051Y2 (ja) | ||
JPH0697744A (ja) | 電圧/電流変換回路 | |
JPH0243387B2 (ja) | ||
JPS6133007A (ja) | 利得制御回路 | |
JPH04109705A (ja) | 可変利得増幅器 |