JPH0697744A - 電圧／電流変換回路 - Google Patents
電圧／電流変換回路Info
- Publication number
- JPH0697744A JPH0697744A JP3018295A JP1829591A JPH0697744A JP H0697744 A JPH0697744 A JP H0697744A JP 3018295 A JP3018295 A JP 3018295A JP 1829591 A JP1829591 A JP 1829591A JP H0697744 A JPH0697744 A JP H0697744A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- emitter
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入力電圧の変化を出力電流の変化として取り
出す際に、その動作を微小領域から大きな値の領域まで
線形動作させ、リニアリティを向上させること。 【構成】 差動回路を構成する２個のトランジスタの各
々のエミッタ電圧を入力電位差（入力電圧）を形成する
一方の電位と他方の電位に帰還させ、２個のエミッタの
間の電位差を入力電圧と等しくさせ、その両トランジス
タのベース・エミッタ間電圧のバラツキの影響が出力電
流に現れないようにする。
出す際に、その動作を微小領域から大きな値の領域まで
線形動作させ、リニアリティを向上させること。 【構成】 差動回路を構成する２個のトランジスタの各
々のエミッタ電圧を入力電位差（入力電圧）を形成する
一方の電位と他方の電位に帰還させ、２個のエミッタの
間の電位差を入力電圧と等しくさせ、その両トランジス
タのベース・エミッタ間電圧のバラツキの影響が出力電
流に現れないようにする。
Description
【０００１】
【産業上の利用分野】本発明は、リニアリティ（線形動
作特性）の向上を図った電圧／電流変換回路に関するも
のである。
作特性）の向上を図った電圧／電流変換回路に関するも
のである。
【０００２】
【従来の技術】従来の電圧／電流変換回路の一例を図３
に示した。この回路はｎｐｎトランジスタＱ１、Ｑ２、
両トランジスタＱ１、Ｑ２のエミッタ間に接続した抵抗
Ｒ１、該トランジスタＱ１、Ｑ２のコレクタに接続した
負荷インピーダンスＺ１、Ｚ２、定電流Ｉ1 の電流源
１、定電流Ｉ2 の電流源２よりなる差動増幅回路からな
り、その入力端子３、４の間に入力電圧Ｖ1 を印加し
て、トランジスタＱ１又はＱ２のコレクタから出力電流
を取り出そうとするものである。
に示した。この回路はｎｐｎトランジスタＱ１、Ｑ２、
両トランジスタＱ１、Ｑ２のエミッタ間に接続した抵抗
Ｒ１、該トランジスタＱ１、Ｑ２のコレクタに接続した
負荷インピーダンスＺ１、Ｚ２、定電流Ｉ1 の電流源
１、定電流Ｉ2 の電流源２よりなる差動増幅回路からな
り、その入力端子３、４の間に入力電圧Ｖ1 を印加し
て、トランジスタＱ１又はＱ２のコレクタから出力電流
を取り出そうとするものである。
【０００３】この回路では、トランジスタＱ１、Ｑ２の
ベース・エミッタ間電圧をそれぞれＶBE(Q1)、ＶBE(Q2)
、そのトランジスタＱ１、Ｑ２のコレクタ電流をそれ
ぞれＩｃ(Q1)、Ｉｃ(Q2)、αを係数とすると、 Ｉｃ(Q1)＝α［Ｉ1 ＋（Ｖ1 −〔ＶBE(Q1)−ＶBE(Q2)〕）／Ｒ１］ （１） Ｉｃ(Q2)＝α［Ｉ2 −（Ｖ1 −〔ＶBE(Q1)−ＶBE(Q2)〕）／Ｒ１］ （２） となるので、いまＩ1 ＝Ｉ2 と仮定すると、この式
（１）、（２）から、 Ｉｃ(Q2)＝α［２・Ｉ1 −Ｉｃ(Q1)］ （３） となる。また、ＶT をトランジスタのサーマル電圧、Ｉ
ｓを飽和電流、ｌn を自然対数とすると、 ＶBE(Q1)＝ＶT ｌn Ｉｃ(Q1)／Ｉｓ （４） ＶBE(Q2)＝ＶT ｌn Ｉｃ(Q2)／Ｉｓ ＝ＶT ｌn α［２・Ｉ1 −Ｉｃ(Q1)］／Ｉｓ （５） であるので、（１）式は、 Ｉｃ(Q1)＝α・Ｉ1 ＋α・Ｖ1 ／Ｒ１ −α［ＶT 〔ｌn Ｉｃ(Q1)／Ｉｓ〕 −ＶT 〔ｌn ２・α・Ｉ1 −Ｉｃ(Q1)〕／Ｉｓ］／Ｒ１ ＝α・Ｉ1 ←（第１項） ＋α・Ｖ1 ／Ｒ１ ←（第２項） −α〔ＶT ／Ｒ１〕・ｌn Ｉｃ(Q1)／〔２・α・Ｉ1 −Ｉｃ(Q1)〕 ←（第３項） （６） と表すことができる。この式（６）の第１項は定数、第
２項は入力電圧Ｖ1 の変化にリニアな項、第３項はノン
リニアな項である。この結果、入力電圧Ｖ1 が０（ｖ）
付近の微小信号の場合には、 Ｉｃ(Q1)≒α・Ｉ1 （７） であるので、上記第３項が零となり、 Ｉｃ(Q1)≒α・Ｉ1 ＋α・Ｖ1 ／Ｒ１ （８） となって、リニアな動作を期待できる。
ベース・エミッタ間電圧をそれぞれＶBE(Q1)、ＶBE(Q2)
、そのトランジスタＱ１、Ｑ２のコレクタ電流をそれ
ぞれＩｃ(Q1)、Ｉｃ(Q2)、αを係数とすると、 Ｉｃ(Q1)＝α［Ｉ1 ＋（Ｖ1 −〔ＶBE(Q1)−ＶBE(Q2)〕）／Ｒ１］ （１） Ｉｃ(Q2)＝α［Ｉ2 −（Ｖ1 −〔ＶBE(Q1)−ＶBE(Q2)〕）／Ｒ１］ （２） となるので、いまＩ1 ＝Ｉ2 と仮定すると、この式
（１）、（２）から、 Ｉｃ(Q2)＝α［２・Ｉ1 −Ｉｃ(Q1)］ （３） となる。また、ＶT をトランジスタのサーマル電圧、Ｉ
ｓを飽和電流、ｌn を自然対数とすると、 ＶBE(Q1)＝ＶT ｌn Ｉｃ(Q1)／Ｉｓ （４） ＶBE(Q2)＝ＶT ｌn Ｉｃ(Q2)／Ｉｓ ＝ＶT ｌn α［２・Ｉ1 −Ｉｃ(Q1)］／Ｉｓ （５） であるので、（１）式は、 Ｉｃ(Q1)＝α・Ｉ1 ＋α・Ｖ1 ／Ｒ１ −α［ＶT 〔ｌn Ｉｃ(Q1)／Ｉｓ〕 −ＶT 〔ｌn ２・α・Ｉ1 −Ｉｃ(Q1)〕／Ｉｓ］／Ｒ１ ＝α・Ｉ1 ←（第１項） ＋α・Ｖ1 ／Ｒ１ ←（第２項） −α〔ＶT ／Ｒ１〕・ｌn Ｉｃ(Q1)／〔２・α・Ｉ1 −Ｉｃ(Q1)〕 ←（第３項） （６） と表すことができる。この式（６）の第１項は定数、第
２項は入力電圧Ｖ1 の変化にリニアな項、第３項はノン
リニアな項である。この結果、入力電圧Ｖ1 が０（ｖ）
付近の微小信号の場合には、 Ｉｃ(Q1)≒α・Ｉ1 （７） であるので、上記第３項が零となり、 Ｉｃ(Q1)≒α・Ｉ1 ＋α・Ｖ1 ／Ｒ１ （８） となって、リニアな動作を期待できる。
【０００４】
【発明が解決しようとする課題】ところが、Ｉｃ(Q1)が
Ｉ1 からずれてくると、ＶBE(Q1)、ＶBE(Q2)がＩ
ｃ(Q1)、Ｉｃ(Q2)の影響を受けて、その値が異なってく
る。この結果、いま、 Ｉｃ(Q1)＝Ｉ1 ／２ （９） にずれたとすると、上記した式（６）の第３項のｌn の
部分の値は、α≒１とすると、 ｌn Ｉｃ(Q1)／〔２・α・Ｉ1 −Ｉｃ(Q1)〕＝ｌn 〔１／３〕 ≒−１．１０ （１０） であるので、前記した式（６）は、 Ｉｃ(Q1)≒α・Ｉ1 ＋α・Ｖ1 ／Ｒ１＋１．１０ＶT ／Ｒ１ （１１） となり、最後の項「１．１０ＶT ／Ｒ１」による誤差が
発生し、リニアリティが損なわれるという問題がある。
Ｉ1 からずれてくると、ＶBE(Q1)、ＶBE(Q2)がＩ
ｃ(Q1)、Ｉｃ(Q2)の影響を受けて、その値が異なってく
る。この結果、いま、 Ｉｃ(Q1)＝Ｉ1 ／２ （９） にずれたとすると、上記した式（６）の第３項のｌn の
部分の値は、α≒１とすると、 ｌn Ｉｃ(Q1)／〔２・α・Ｉ1 −Ｉｃ(Q1)〕＝ｌn 〔１／３〕 ≒−１．１０ （１０） であるので、前記した式（６）は、 Ｉｃ(Q1)≒α・Ｉ1 ＋α・Ｖ1 ／Ｒ１＋１．１０ＶT ／Ｒ１ （１１） となり、最後の項「１．１０ＶT ／Ｒ１」による誤差が
発生し、リニアリティが損なわれるという問題がある。
【０００５】このように、従来の電圧／電流変換回路で
は、大電流出力時に差動回路を構成する対のトランジス
タのベース・エミッタ間電圧に差が生じることに起因し
て、リニアリティが悪くなる。
は、大電流出力時に差動回路を構成する対のトランジス
タのベース・エミッタ間電圧に差が生じることに起因し
て、リニアリティが悪くなる。
【０００６】そこで、本発明は負帰還回路を設けて、上
記したベース・エミッタ間電圧に差が発生しても、それ
による影響がないようにした電圧／電流変換回路を提供
せんとするものである。
記したベース・エミッタ間電圧に差が発生しても、それ
による影響がないようにした電圧／電流変換回路を提供
せんとするものである。
【０００７】
【課題を解決するための手段】このために本発明は、２
個のトランジスタの各々のエミッタ間に抵抗を接続する
と共に、該両エミッタの各々に定電流源を接続し、上記
両トランジスタの各々のベース間に入力電圧を印加し
て、該入力電圧に応じた出力電流を一方のトランジスタ
のコレクタから取り出すようにした電圧／電流変換回路
において、第１の差動増幅回路の出力を上記一方のトラ
ンジスタのベースに接続すると共に反転入力端子を上記
一方のトランジスタのエミッタに接続し、且つ第２の差
動増幅回路の出力を他方のトランジスタのベースに接続
すると共に反転入力端子を該他方のトランジスタのエミ
ッタに接続し、上記第１、第２の差動増幅回路の各々の
非反転入力端子間に上記入力電圧を印加し、上記一方の
トランジスタのコレクタから出力電流を取り出すよう構
成した。
個のトランジスタの各々のエミッタ間に抵抗を接続する
と共に、該両エミッタの各々に定電流源を接続し、上記
両トランジスタの各々のベース間に入力電圧を印加し
て、該入力電圧に応じた出力電流を一方のトランジスタ
のコレクタから取り出すようにした電圧／電流変換回路
において、第１の差動増幅回路の出力を上記一方のトラ
ンジスタのベースに接続すると共に反転入力端子を上記
一方のトランジスタのエミッタに接続し、且つ第２の差
動増幅回路の出力を他方のトランジスタのベースに接続
すると共に反転入力端子を該他方のトランジスタのエミ
ッタに接続し、上記第１、第２の差動増幅回路の各々の
非反転入力端子間に上記入力電圧を印加し、上記一方の
トランジスタのコレクタから出力電流を取り出すよう構
成した。
【０００８】
【作用】本発明では、差動回路を構成する２個のトラン
ジスタの各々のエミッタ電圧が入力電位差を形成する一
方の電位と他方の電位に帰還されるので、２個のエミッ
タの間の電位差が入力電圧と等しくなり、その両トラン
ジスタのベース・エミッタ間電圧の差の影響が出力電流
に現れることがなくなり、リニアリティが向上する。
ジスタの各々のエミッタ電圧が入力電位差を形成する一
方の電位と他方の電位に帰還されるので、２個のエミッ
タの間の電位差が入力電圧と等しくなり、その両トラン
ジスタのベース・エミッタ間電圧の差の影響が出力電流
に現れることがなくなり、リニアリティが向上する。
【０００９】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の電圧／電流変換回路を示す図であ
る。前記した図３に示したものと同一のものには同一の
符号を付した。本実施例では、トランジスタＱ１、Ｑ２
のベース側に差動増幅器５、６の出力側を各々接続し
て、その差動増幅器５、６の反転入力端子をそのトラン
ジスタＱ１、Ｑ２のエミッタに接続して負帰還構成とす
ると共に、非反転入力端子を各々入力端子３、４に接続
したものである。
１はその一実施例の電圧／電流変換回路を示す図であ
る。前記した図３に示したものと同一のものには同一の
符号を付した。本実施例では、トランジスタＱ１、Ｑ２
のベース側に差動増幅器５、６の出力側を各々接続し
て、その差動増幅器５、６の反転入力端子をそのトラン
ジスタＱ１、Ｑ２のエミッタに接続して負帰還構成とす
ると共に、非反転入力端子を各々入力端子３、４に接続
したものである。
【００１０】従って、この回路では、トランジスタＱ１
のエミッタが入力端子３とイマジナリショート、つまり
同一電位となり、またトランジスタＱ２のエミッタが入
力端子４と同様に同一電位となる。よって、入力端子
３、４間に電圧Ｖ1 を印加すると、抵抗Ｒ１に流れる電
流Ｉ(R1)は、 Ｉ(R1)＝Ｖ1 ／Ｒ１ （１２） となる。いま、差動増幅器５、６が共にその入力端子に
流れ込む電流が小さいと仮定すると、トランジスタＱ
１、Ｑ２のエミッタ電流Ｉｅ(Q1)、Ｉｅ(Q2)は、 Ｉｅ(Q1)＝Ｉ1 ＋Ｖ1 ／Ｒ１ （１３） Ｉｅ(Q2)＝Ｉ2 −Ｖ1 ／Ｒ１ （１４） となる。よって、 Ｉｃ(Q1)＝α・Ｉｅ(Q1) ＝α［Ｉ1 ＋Ｖ1 ／Ｒ１］ （１５） Ｉｃ(Q2)＝α・Ｉｅ(Q2) ＝α［Ｉ2 −Ｖ1 ／Ｒ１］ （１６） となる。この式において、Ｉ1 、Ｉ2 、Ｒ１は定数であ
る。従って、コレクタ電流Ｉｃ(Q1)、Ｉｃ(Q2)は入力電
圧Ｖ1 の変化に応じて直線的に変化するようになる。定
電流がＩ1 ＝Ｉ2 の条件を満足していれば、出力電流で
あるコレクタ電流Ｉｃ(Q1)は、入力電圧Ｖ1 の変化に応
じて０〜２αＩ1 の範囲で、直線的に変化する。
のエミッタが入力端子３とイマジナリショート、つまり
同一電位となり、またトランジスタＱ２のエミッタが入
力端子４と同様に同一電位となる。よって、入力端子
３、４間に電圧Ｖ1 を印加すると、抵抗Ｒ１に流れる電
流Ｉ(R1)は、 Ｉ(R1)＝Ｖ1 ／Ｒ１ （１２） となる。いま、差動増幅器５、６が共にその入力端子に
流れ込む電流が小さいと仮定すると、トランジスタＱ
１、Ｑ２のエミッタ電流Ｉｅ(Q1)、Ｉｅ(Q2)は、 Ｉｅ(Q1)＝Ｉ1 ＋Ｖ1 ／Ｒ１ （１３） Ｉｅ(Q2)＝Ｉ2 −Ｖ1 ／Ｒ１ （１４） となる。よって、 Ｉｃ(Q1)＝α・Ｉｅ(Q1) ＝α［Ｉ1 ＋Ｖ1 ／Ｒ１］ （１５） Ｉｃ(Q2)＝α・Ｉｅ(Q2) ＝α［Ｉ2 −Ｖ1 ／Ｒ１］ （１６） となる。この式において、Ｉ1 、Ｉ2 、Ｒ１は定数であ
る。従って、コレクタ電流Ｉｃ(Q1)、Ｉｃ(Q2)は入力電
圧Ｖ1 の変化に応じて直線的に変化するようになる。定
電流がＩ1 ＝Ｉ2 の条件を満足していれば、出力電流で
あるコレクタ電流Ｉｃ(Q1)は、入力電圧Ｖ1 の変化に応
じて０〜２αＩ1 の範囲で、直線的に変化する。
【００１１】図２に具体的な回路を示した。差動接続さ
れたトランジスタＱ３、Ｑ４、定電流Ｉ3 の定電流源
７、および能動負荷としてのカレントミラー接続のトラ
ンジスタＱ５、Ｑ６は一方の差動増幅回路５を構成し、
差動接続されたトランジスタＱ７、Ｑ８、定電流Ｉ4 の
定電流源８、および能動負荷としてのカレントミラー接
続のトランジスタＱ９、Ｑ１０は他方の差動増幅回路６
を構成する。
れたトランジスタＱ３、Ｑ４、定電流Ｉ3 の定電流源
７、および能動負荷としてのカレントミラー接続のトラ
ンジスタＱ５、Ｑ６は一方の差動増幅回路５を構成し、
差動接続されたトランジスタＱ７、Ｑ８、定電流Ｉ4 の
定電流源８、および能動負荷としてのカレントミラー接
続のトランジスタＱ９、Ｑ１０は他方の差動増幅回路６
を構成する。
【００１２】
【発明の効果】以上のように本発明によれば、微小入力
電圧から大きな値の入力電圧の広い変化範囲に渡って、
出力電流が直線的に変化し、リニアリティが向上すると
いう利点がある。
電圧から大きな値の入力電圧の広い変化範囲に渡って、
出力電流が直線的に変化し、リニアリティが向上すると
いう利点がある。
【図１】 本発明の一実施例の電圧／電流変換回路の回
路図。
路図。
【図２】 同実施例の電圧／電流変換回路の具体的回路
図。
図。
【図３】 従来の電圧／電流変換回路の回路図。
１、２：定電流源、３、４：入力端子、５、６：差動増
幅器、７、８：定電流源、Ｑ１〜Ｑ１０：トランジス
タ、Ｒ１：抵抗、Ｚ１、Ｚ２：負荷インピーダンス。
幅器、７、８：定電流源、Ｑ１〜Ｑ１０：トランジス
タ、Ｒ１：抵抗、Ｚ１、Ｚ２：負荷インピーダンス。
Claims (1)
- 【請求項１】 ２個のトランジスタの各々のエミッタ間
に抵抗を接続すると共に、該両エミッタの各々に定電流
源を接続し、上記両トランジスタの各々のベース間に入
力電圧を印加して、該入力電圧に応じた出力電流を一方
のトランジスタのコレクタから取り出すようにした電圧
／電流変換回路において、 第１の差動増幅回路の出力を上記一方のトランジスタの
ベースに接続すると共に反転入力端子を上記一方のトラ
ンジスタのエミッタに接続し、且つ第２の差動増幅回路
の出力を他方のトランジスタのベースに接続すると共に
反転入力端子を該他方のトランジスタのエミッタに接続
し、上記第１、第２の差動増幅回路の各々の非反転入力
端子間に上記入力電圧を印加し、上記一方のトランジス
タのコレクタから出力電流を取り出すようしたことを特
徴とする電圧／電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018295A JPH0697744A (ja) | 1991-01-18 | 1991-01-18 | 電圧／電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018295A JPH0697744A (ja) | 1991-01-18 | 1991-01-18 | 電圧／電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697744A true JPH0697744A (ja) | 1994-04-08 |
Family
ID=11967619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018295A Pending JPH0697744A (ja) | 1991-01-18 | 1991-01-18 | 電圧／電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118340A (en) * | 1999-07-26 | 2000-09-12 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
-
1991
- 1991-01-18 JP JP3018295A patent/JPH0697744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118340A (en) * | 1999-07-26 | 2000-09-12 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058448B1 (en) | Transconductance amplifier | |
| KR900007033B1 (ko) | 차동 증폭 회로 | |
| KR19990062584A (ko) | 가변 선형성을 갖는 차동 증폭기 | |
| KR890001892B1 (ko) | 전압가산회로 | |
| EP0142081B1 (en) | Signal processing circuit | |
| US4748420A (en) | Quadcomp amplifier | |
| JPH07112132B2 (ja) | 広帯域差動増幅器 | |
| US4336502A (en) | Amplifier with input stage differential amplifying circuit | |
| KR930002040B1 (ko) | 증폭기 | |
| US4667146A (en) | Voltage-controlled push-pull current source | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4101842A (en) | Differential amplifier | |
| US4081758A (en) | Low distortion signal amplifier arrangement | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JPH0697744A (ja) | 電圧／電流変換回路 | |
| US4167708A (en) | Transistor amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPS6213844B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPH0478044B2 (ja) | ||
| JPH051649B2 (ja) | ||
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |