JPS6252486B2 - - Google Patents
Info
- Publication number
- JPS6252486B2 JPS6252486B2 JP57212152A JP21215282A JPS6252486B2 JP S6252486 B2 JPS6252486 B2 JP S6252486B2 JP 57212152 A JP57212152 A JP 57212152A JP 21215282 A JP21215282 A JP 21215282A JP S6252486 B2 JPS6252486 B2 JP S6252486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- resistor
- current source
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3093—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising a differential amplifier as phase-splitting element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子機器一般に好適するカレントミ
ラー回路の改良に関する。
ラー回路の改良に関する。
周知のように、音響機器を含む電子機器一般に
カレントミラー回路が多用されているが、この種
のカレントミラー回路に要請されることは入力電
流と出力電流との直線性が良いことおよび可及的
に簡易な構成で低電圧動作化に応じられることで
ある。
カレントミラー回路が多用されているが、この種
のカレントミラー回路に要請されることは入力電
流と出力電流との直線性が良いことおよび可及的
に簡易な構成で低電圧動作化に応じられることで
ある。
第１図はトランジスタQ1，Q2による差動回路
１１の負荷としてカレントミラー回路を使用した
場合であり、それぞれダイオードQ3、トランジ
スタQ4およびダイオードQ5、トランジスタQ6と
がカレントミラー回路１２，１３を構成してい
る。
１１の負荷としてカレントミラー回路を使用した
場合であり、それぞれダイオードQ3、トランジ
スタQ4およびダイオードQ5、トランジスタQ6と
がカレントミラー回路１２，１３を構成してい
る。
しかしながら、この場合ダイオードQ3，Q5に
それぞれ約0.7V必要となるのでトランジスタ
Q1，Q2のベース電位を接地（GND）レベルまで
に下げて使用できないという点で低電圧動作化に
問題を有していた。
それぞれ約0.7V必要となるのでトランジスタ
Q1，Q2のベース電位を接地（GND）レベルまで
に下げて使用できないという点で低電圧動作化に
問題を有していた。
第２図は以上の点を改良したもので、第１図の
カレントミラー回路１２に代るカレントミラー回
路１４を構成するトランジスタQ7〜Q11間に介挿
する抵抗R1の電圧降下によつてトランジスタQ8
のベース電位を下げ延いてはトランジスタQ7の
コレクタ・エミツタ間電圧ＶCEを小さくしてい
る。
カレントミラー回路１２に代るカレントミラー回
路１４を構成するトランジスタQ7〜Q11間に介挿
する抵抗R1の電圧降下によつてトランジスタQ8
のベース電位を下げ延いてはトランジスタQ7の
コレクタ・エミツタ間電圧ＶCEを小さくしてい
る。
しかしながら、かかる第２図の回路にあつては
構成が複雑になるばかりか、トランジスタQ7の
ＶCEをあまり小さくして使用することができない
という問題を有していた。
構成が複雑になるばかりか、トランジスタQ7の
ＶCEをあまり小さくして使用することができない
という問題を有していた。
第３図は同じく第１図のカレントミラー回路１
２の代えて、トランジスタQ12、ダイオードQ13
および抵抗R2，R3だけで低電圧動作化を図つた
簡易な構成のカレントミラー回路１５を使用する
場合である。
２の代えて、トランジスタQ12、ダイオードQ13
および抵抗R2，R3だけで低電圧動作化を図つた
簡易な構成のカレントミラー回路１５を使用する
場合である。
しかしながら、この場合入力電流と出力電流と
の直線性が悪いという問題を有している。
の直線性が悪いという問題を有している。
つまり、以上のような従来のカレントミラー回
路１１〜１５にあつては、この種カレントミラー
回路に要請される事項に対して一長一短であつて
全てを良好に満足し得るものが実現されていなか
つた。
路１１〜１５にあつては、この種カレントミラー
回路に要請される事項に対して一長一短であつて
全てを良好に満足し得るものが実現されていなか
つた。
そこで、この発明は以上のような点に鑑みてな
されたもので、入出力電流の直線性を良好に保持
した状態で且つ可及的に簡易な構成で低電圧動作
化に応じられるように改良したカレントミラー回
路を提供することを目的としている。
されたもので、入出力電流の直線性を良好に保持
した状態で且つ可及的に簡易な構成で低電圧動作
化に応じられるように改良したカレントミラー回
路を提供することを目的としている。
すなわち、この発明によるカレントミラー回路
は、信号電流源に接続された第１の抵抗と、この
第１の抵抗と前記信号電流源との接続点にエミツ
タが接続された第１のトランジスタと、この第１
のトランジスタのベースに直列に接続されたダイ
オードおよび第２の抵抗と、前記第１のトランジ
スタのコレクタに接続された第１の定電流源と、
前記第１のトランジスタのベースと前記ダイオー
ドとの接続点に接続された第２の定電流源と、前
記第１のトランジスタのコレクタにベース相当端
子が接続されると共にエミツタ相当端子が前記ダ
イオードと第２の抵抗との接続点に接続された第
２のトランジスタとを具備し、この第２のトラン
ジスタのコレクタ相当端子から出力電流を得るよ
うに構成したことを特徴としている。
は、信号電流源に接続された第１の抵抗と、この
第１の抵抗と前記信号電流源との接続点にエミツ
タが接続された第１のトランジスタと、この第１
のトランジスタのベースに直列に接続されたダイ
オードおよび第２の抵抗と、前記第１のトランジ
スタのコレクタに接続された第１の定電流源と、
前記第１のトランジスタのベースと前記ダイオー
ドとの接続点に接続された第２の定電流源と、前
記第１のトランジスタのコレクタにベース相当端
子が接続されると共にエミツタ相当端子が前記ダ
イオードと第２の抵抗との接続点に接続された第
２のトランジスタとを具備し、この第２のトラン
ジスタのコレクタ相当端子から出力電流を得るよ
うに構成したことを特徴としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第４図に示すように差動回路２１を
構成するトランジスタQ21，Q21は、それらの共
通エミツタが定電流源I0を介して電源ＶCCに接続
され、且つ信号電流源側トランジスタQ22のコレ
クタが抵抗R21を介して接地GNDに接続されると
共にカレントミラー回路２２を構成するトランジ
スタQ23のエミツタに接続されている。
構成するトランジスタQ21，Q21は、それらの共
通エミツタが定電流源I0を介して電源ＶCCに接続
され、且つ信号電流源側トランジスタQ22のコレ
クタが抵抗R21を介して接地GNDに接続されると
共にカレントミラー回路２２を構成するトランジ
スタQ23のエミツタに接続されている。
このトランジスタQ23はそのベースが定電流源
I2を介して電源ＶCCに接続されると共に図示極性
のダイオードQ24と抵抗R22を直列に介して接地
GNDに接続され、且つそのコレクタが定電流源I1
を介して電源ＶCCに接続されると共にトランジス
タQ25のベースに接続されている。
I2を介して電源ＶCCに接続されると共に図示極性
のダイオードQ24と抵抗R22を直列に介して接地
GNDに接続され、且つそのコレクタが定電流源I1
を介して電源ＶCCに接続されると共にトランジス
タQ25のベースに接続されている。
このトランジスタQ25はそのエミツタが上記ダ
イオードQ24と抵抗R22との接続中点に接続され、
且つそのコレクタが出力端ＩOUTに接続されてい
る。
イオードQ24と抵抗R22との接続中点に接続され、
且つそのコレクタが出力端ＩOUTに接続されてい
る。
なお、以上の構成において、定電流源I1，I2に
よる電流が共に等しく I1＝I2＝Ｉ に、且つ抵抗R21，R22の抵抗値が共に等しく R21＝R22＝Ｒ に設定されているものとする。
よる電流が共に等しく I1＝I2＝Ｉ に、且つ抵抗R21，R22の抵抗値が共に等しく R21＝R22＝Ｒ に設定されているものとする。
而して、今、カレントミラー回路２１のトラン
ジスタQ23のベース電流を無視すると、差動回路
２１における信号電流源側トランジスタQ22に流
れる電流ｉが０のときにはトランジスタQ23およ
びダイオードQ24に対してそれぞれ等しい電流Ｉ
が流れ、出力用トランジスタQ25に対しては電流
が流れない状態となつている。
ジスタQ23のベース電流を無視すると、差動回路
２１における信号電流源側トランジスタQ22に流
れる電流ｉが０のときにはトランジスタQ23およ
びダイオードQ24に対してそれぞれ等しい電流Ｉ
が流れ、出力用トランジスタQ25に対しては電流
が流れない状態となつている。
ここで、出力用トランジスタQ25は定電流源I1
による電流とトランジスタQ23に流れる電流とが
等しくなるようにフイードバツクをかける働きを
有しているものである。
による電流とトランジスタQ23に流れる電流とが
等しくなるようにフイードバツクをかける働きを
有しているものである。
そして、トランジスタQ23およびダイオード
Q24に対して流れる電流が共に等しくバランスし
ている状態で、信号電流源側トランジスタQ22か
ら電流ｉが流しこまれると、トランジスタQ23の
エミツタ電位が上昇するようになる。
Q24に対して流れる電流が共に等しくバランスし
ている状態で、信号電流源側トランジスタQ22か
ら電流ｉが流しこまれると、トランジスタQ23の
エミツタ電位が上昇するようになる。
これにより、トランジスタQ23に流れる電流が
減小方向となるが、その分だけ出力用トランジス
タQ25に電流が流れるようになつてトランジスタ
Q23のベース電位を上昇せしめる。
減小方向となるが、その分だけ出力用トランジス
タQ25に電流が流れるようになつてトランジスタ
Q23のベース電位を上昇せしめる。
つまり、結果的にトランジスタQ23に流れる電
流が定電流源I1による電流と等しくなるように、
トランジスタQ25を介してフイードバツクをかけ
るだけでよい如く、構成の簡易化が確保されてい
るものである。
流が定電流源I1による電流と等しくなるように、
トランジスタQ25を介してフイードバツクをかけ
るだけでよい如く、構成の簡易化が確保されてい
るものである。
このとき、出力用トランジスタQ25に流れる電
流は信号電流源トランジスタQ22から流しこむ電
流ｉと等しくなつている如く直線性が確保されて
いることは勿論である。
流は信号電流源トランジスタQ22から流しこむ電
流ｉと等しくなつている如く直線性が確保されて
いることは勿論である。
また、以上における抵抗R21の電圧降下は比較
的小さくても動作可能である如く低電圧動作化が
確保されているものである。
的小さくても動作可能である如く低電圧動作化が
確保されているものである。
第５図は他の実施例として、第４図の各トラン
ジスタQ23，Q25の極性を反転した場合を示して
いる。
ジスタQ23，Q25の極性を反転した場合を示して
いる。
第６図は同じく他の実施例として、第４図のト
ランジスタQ23，Q25のベース電流を補正するト
ランジスタQ26，Q27（但し、Q27はダイオード
Q24を置換したもの）を付加した場合である。
ランジスタQ23，Q25のベース電流を補正するト
ランジスタQ26，Q27（但し、Q27はダイオード
Q24を置換したもの）を付加した場合である。
第７図は同じく他の実施例として、第４図のダ
イオードQ24をトランジスタQ23に対してＮ倍の
エミツタ面積を有するトランジスタQ28で置換し
た場合であつて、出力電流ＩOUTは信号電流源に
よる電流に比してＮ倍（但し、I1：I2＝１：Ｎ，
R21：R22＝１：Ｎ）となる。
イオードQ24をトランジスタQ23に対してＮ倍の
エミツタ面積を有するトランジスタQ28で置換し
た場合であつて、出力電流ＩOUTは信号電流源に
よる電流に比してＮ倍（但し、I1：I2＝１：Ｎ，
R21：R22＝１：Ｎ）となる。
第５図乃至第７図においてＩINはそれぞれ信号
電流源である。
電流源である。
なお、例えばトランジスタQ25は等価的に構成
されるトランジスタ回路に置換しても何ら差支え
ない。
されるトランジスタ回路に置換しても何ら差支え
ない。
〔発明の効果〕
従つて、以上詳述したようにこの発明によれ
ば、入出力電流の直線性を良好に保持した状態で
且つ可及的に簡易な構成で低電圧動作化に応じら
れるように改良した極めて良好なカレントミラー
回路を提供することができる。
ば、入出力電流の直線性を良好に保持した状態で
且つ可及的に簡易な構成で低電圧動作化に応じら
れるように改良した極めて良好なカレントミラー
回路を提供することができる。
第１図乃至第３図は従来のカレントミラー回路
を示す構成図、第４図はこの発明に係るカレント
ミラー回路の一実施例を示す構成図、第５図乃至
第７図は同じく他の異なる実施例を示す要部の構
成図である。 ２１……差動回路、２２……カレントミラー回
路、Q21〜Q23，Q25……トランジスタ、Q24……
ダイオード、R21，R22……抵抗、I0，I1，I2……
定電流源、ＶCC……電源、GND……接地。
を示す構成図、第４図はこの発明に係るカレント
ミラー回路の一実施例を示す構成図、第５図乃至
第７図は同じく他の異なる実施例を示す要部の構
成図である。 ２１……差動回路、２２……カレントミラー回
路、Q21〜Q23，Q25……トランジスタ、Q24……
ダイオード、R21，R22……抵抗、I0，I1，I2……
定電流源、ＶCC……電源、GND……接地。
Claims (1)
- １ 信号電流源に接続された第１の抵抗と、この
第１の抵抗と前記信号電流源との接続点にエミツ
タが接続された第１のトランジスタと、この第１
のトランジスタのベースに直列に接続されたダイ
オードおよび第２の抵抗と、前記第１のトランジ
スタのコレクタに接続された第１の定電流源と、
前記第１のトランジスタのベースと前記ダイオー
ドとの接続点に接続された第２の定電流源と、前
記第１のトランジスタのコレクタにベース相当端
子が接続されると共にエミツタ相当端子が前記ダ
イオードと第２の抵抗との接続点に接続された第
２のトランジスタとを具備し、この第２のトラン
ジスタのコレクタ相当端子から出力電流を得るよ
うに構成したことを特徴とするカレントミラー回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212152A JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
| DE8383307312T DE3368157D1 (en) | 1982-12-03 | 1983-12-01 | Current mirror circuit |
| EP83307312A EP0110720B1 (en) | 1982-12-03 | 1983-12-01 | Current mirror circuit |
| US06/557,254 US4553107A (en) | 1982-12-03 | 1983-12-02 | Current mirror circuit having stabilized output current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212152A JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103409A JPS59103409A (ja) | 1984-06-14 |
| JPS6252486B2 true JPS6252486B2 (ja) | 1987-11-05 |
Family
ID=16617749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212152A Granted JPS59103409A (ja) | 1982-12-03 | 1982-12-03 | カレントミラ−回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4553107A (ja) |
| EP (1) | EP0110720B1 (ja) |
| JP (1) | JPS59103409A (ja) |
| DE (1) | DE3368157D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4687984A (en) * | 1984-05-31 | 1987-08-18 | Precision Monolithics, Inc. | JFET active load input stage |
| US4887047A (en) * | 1988-09-30 | 1989-12-12 | Burr-Brown Corporation | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity |
| JP3360983B2 (ja) * | 1995-08-28 | 2003-01-07 | 東芝デジタルメディアエンジニアリング株式会社 | 可変リアクタンス回路および電圧可変発振回路 |
| JP3841195B2 (ja) * | 1998-12-02 | 2006-11-01 | 富士通株式会社 | 差動増幅器 |
| JP4737268B2 (ja) * | 2008-10-31 | 2011-07-27 | Ｔｄｋ株式会社 | 表面実装型パルストランス並びにその製造方法及び製造装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588672A (en) * | 1968-02-08 | 1971-06-28 | Tektronix Inc | Current regulator controlled by voltage across semiconductor junction device |
| NL169239C (nl) * | 1971-10-21 | 1982-06-16 | Philips Nv | Stroomversterker. |
| US3843933A (en) * | 1973-04-06 | 1974-10-22 | Rca Corp | Current amplifier |
| US4147992A (en) * | 1977-12-27 | 1979-04-03 | Motorola, Inc. | Amplifier circuit having a high degree of common mode rejection |
| JPS55104109A (en) * | 1979-02-05 | 1980-08-09 | Toshiba Corp | Differential amplifier |
-
1982
- 1982-12-03 JP JP57212152A patent/JPS59103409A/ja active Granted
-
1983
- 1983-12-01 DE DE8383307312T patent/DE3368157D1/de not_active Expired
- 1983-12-01 EP EP83307312A patent/EP0110720B1/en not_active Expired
- 1983-12-02 US US06/557,254 patent/US4553107A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0110720B1 (en) | 1986-12-03 |
| EP0110720A1 (en) | 1984-06-13 |
| DE3368157D1 (en) | 1987-01-15 |
| JPS59103409A (ja) | 1984-06-14 |
| US4553107A (en) | 1985-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| EP0219937A2 (en) | ECL slave reference generators | |
| JPH0473806B2 (ja) | ||
| JPS6252486B2 (ja) | ||
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH02889B2 (ja) | ||
| US4485318A (en) | Interface circuit for an integrated injection logic circuit | |
| JPH0151207B2 (ja) | ||
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6340915Y2 (ja) | ||
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPS6155805B2 (ja) | ||
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0449701Y2 (ja) | ||
| JP2827743B2 (ja) | 半導体集積回路装置 | |
| JPH0564486B2 (ja) | ||
| JPH029729B2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0347775B2 (ja) |