JPS6340915Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案はI²L（Integrated Injection Logic：イ
ンテグレイテツド・インジエクシヨン・ロジツ
ク）回路にて構成されたゲート回路を用いたＤ／
Ａコンバータに関する。

背景技術とその問題点 先ず第１図を参照して従来のこの種Ｄ／Ａコン
バータについて説明する。１〜４は４ビツトのデ
ジタル信号の供給される入力端子、５はアナログ
信号の出力される出力端子である。G₁〜G₄は入
力端子１〜４に対する各ゲート回路で、夫々I²L
回路から構成されている。即ち、ゲート回路G₁
〜G₄は夫々定電流源用のPNP形トランジスタQ₁₁
〜Q₁₄及びスイツチインバータ用のNPN形トラン
ジスタQ₂₁〜Q₂₄にて構成されている。トランジ
スタQ₁₁〜Q₁₄の各エミツタは共通のインジエク
タIJに接続され、そのインジエクタIJは電源＋Ｂ
（＋5V）に接続されている。トランジスタQ₁₁〜
Q₁₄の各コレクタは夫々トランジスタQ₂₁〜Q₂₄の
各ベースに接続される。トランジスタQ₁₁〜Q₁₄
の各ベースは共通のウオールWLに接続されてい
る。トランジスタQ₂₁〜Q₂₄の各エミツタは夫々
共通のウオールWLに接続される。そしてトラン
ジスタQ₂₁〜Q₂₄の各ベースが夫々入力端子１〜
４に接続されている。ウオールWLはバイアス用
の抵抗器６を通じて接地される。

K₁〜K₄は定電流回路で、夫々PNP形のトラン
ジスタQ₃₁〜Q₃₄及びQ₄₁〜Q₄₄の直列回路にて構
成されている。即ち、トランジスタQ₃₂〜Q₃₄及
びQ₄₂〜Q₄₄はマルチトランジスタである。トラ
ンジスタQ₃₁A〜Q₃₄の各コレクタがトランジスタ
Q₄₁〜Q₄₄の各エミツタに接続されている。又定
電流回路K₁〜K₄の定電流比は１：２：４：８に
設定されている。トランジスタQ₃₁〜Q₃₄の各エ
ミツタはインジエクタIJを介して電源＋Ｂに接続
されている。トランジスタQ₄₁〜Q₄₄の各コレク
タは負荷抵抗器７を通じて接地されると共に、出
力端子５に接続されている。トランジスタQ₃₁〜
Q₃₄及びQ₄₁〜Q₄₄の各ベースは共通のウオール
WLに接続されている。そしてゲート回路G₁〜G₄
の各トランジスタQ₂₁〜Q₂₄の各コレクタが夫々
定電流回路K₁〜K₄のトランジスタQ₃₁〜Q₃₄とQ₄₁
〜Q₄₄の各接続中心に夫々接続されている。そし
て、出力端子５に、入力端子１〜４に供給される
デイジタル信号に応じて選択された定電流回路の
各定電流の和に基づいてアナログ信号が得られ
る。

次に第２図を参照して斯るＤ／Ａコンバータの
動作を説明する。第２図では第１図におけるゲー
ト回路G₁（但し、トランジスタQ₁₁は省略してい
る）及び定電流回路K₁を抽出して示している。
従つて、第２図において第１図と対応する部分に
は同一符号を付して示してある。尚、第２図にお
いて９はウオール抵抗（分布抵抗）を示し、８は
トランジスタQ₂₁のエミツタとウオールWLとの
間の分布抵抗を夫々示している。先ず、トランジ
スタQ₂₁のコレクタがハイレベルにあるときは、
インジエクタIJより注入された電流I₀は電流ホギ
ングが生じて負荷抵抗器７に流れて、出力端子５
にアナログ出力電圧が得られる。このときウオー
ルWLにはトランジスタQ₃₁，Q₄₁の各ベース電流
の和が流れ込み、これが抵抗器６を通じて接地に
流れる。

又、トランジスタQ₂₁のコレクタがローレベル
のときは、インジエクタIJから注入された電流I₀
はトランジスタQ₂₁を通じてウオールWLに流れ
込み、抵抗器６を通じて接地に流れる。そして、
負荷抵抗器７には電流が流れないので、出力端子
５の出力電圧は０となる。

この様に第１図のＤ／Ａコンバータでは、ウオ
ールWLに流れ込む電流があるときはベース電流
の２倍となり、他のときはインジエクシヨン電流
とベース電流の和となるので、ウオールWLの電
位が変化し、各定電流回路K₁〜K₄の出力を夫々
一定に保つことが困難である。このためＤ／Ａコ
ンバータの精度は低下する。

又、バイアス用の抵抗器６に帰還回路を適用し
て、ウオールWLの電位を一定にすることも考え
られるが、ウオールWLには抵抗分９が存在する
ため、ウオールWLの電位は一定となるが、定電
流回路が多数ある場合には各定電流回路からウオ
ールWLに流れる電流によつてウオールWLの電
位が変化し、やはり上述の問題点を解決するには
至らない。

考案の目的 斯る点に鑑み本発明は、従来のものに比し精度
の良いＤ／Ａコンバータを提案しようとするもの
である。

考案の概要 本考案は、I²L回路にて構成され夫々デイジタ
ル信号の供給されるＮ（自然数）個のゲート回路
と、このＮ個のゲート回路の出力が夫々供給され
る所定の電流比のＮ個の定電流回路とを有し、こ
のＮ個の定電流回路に夫々流れる定電流の和に基
づいてアナログ信号を得る様にしたＤ／Ａコンバ
ータにおいて、Ｎ個のゲート回路及びＮ個の定電
流回路の各ウオールを夫々各別のバイアス用の抵
抗器又は定電流源を介して基準電位点に接続する
様にしてなるものである。

斯る本考案によれば、従来のものに比し精度の
良いＤ／Ａコンバータを得ることができる。

実施例 以下に第３図を参照して本考案の一実施例を説
明するも、第３図において第１図と対応する部分
には同一符号を付して重複説明を省略する。本考
案では、ゲート回路G₁〜G₄と定電流回路K₁〜K₄
のインジエクタIJは共通とするもゲート回路G₁
〜G₄のウオールWL_aと、定電流回路K₁〜K₄のウ
オールWL_bとを独立とし、夫々各別のバイアス
用抵抗器６ａ，６ｂを通じて接地する。尚、これ
ら抵抗器６ａ，６ｂは定電流源でもよい。その他
の構成は第１図と同様である。

次に第４図を参照して、第３図のＤ／Ａコンバ
ータの動作を説明する。第４図は第３図のゲート
回路G₁（尚、トランジスタQ₁₁は省略してある）
及び定電流回路K₁を抽出して示したものである。
トランジスタQ₂₁のコレクタがハイレベルのとき
は、インジエクタIJより注入された電流I₀が負荷
抵抗器７に流れて、出力端子５にアナログ電圧が
得られる。このとき、定電流回路K₁側のウオー
ルWL_bはトランジスタQ₃₁，Q₄₁の各ベース電流
の和の電流が流れる。又、トランジスタQ₂₁のコ
レクタがローレベルのときは、インジエクタIJか
ら注入された電流I₀はトランジスタQ₂₁を通じて
ゲート回路G₁のウオールWL_aに流れ込む。この
ため定電流回路K₁のウオールWL_bにはトランジ
スタQ₃₁のベース電流のみしか流れない。従つ
て、定電流回路K₁のウオールWL_bに流れる電流
は、あるときはトランジスタQ₃₁，Q₄₁の各ベー
ス電流の和となり、他のときはトランジスタQ₃₁
のベース電流となり、その差はトランジスタQ₄₁
のベース電流の値のみとなる。従つて第１図の
Ｄ／Ａコンバータに比べて、ウオールに流れる電
流の変動に基づくアナログ出力電圧の変化は頗る
小さくなり、Ｄ／Ａコンバータの精度は頗る高く
なる。

考案の効果 上述せる本考案によれば、従来に比し精度の高
いＤ／Ａコンバータを得ることができる。

【図面の簡単な説明】

第１図は従来のＤ／Ａコンバータを示す回路
図、第２図はその動作説明に供する回路図、第３
図は本考案によるＤ／Ａコンバータの一実施例を
示す回路図、第４図はその動作説明に供する回路
図である。 G₁〜G₄はI²L回路からなるゲート回路、K₁〜
K₄は定電流回路、６ａ及び６ｂは各別のバイア
ス用の抵抗器である。

Claims (1)

【実用新案登録請求の範囲】
1. I²L回路にて構成され夫々デジタル信号の供給
   されるＮ（自然数）個のゲート回路と、該Ｎ個の
   ゲート回路の出力が夫々供給される所定の電流比
   のＮ個の定電流回路とを有し、該Ｎ個の定電流回
   路に夫々流れる定電流の和に基づいてアナログ信
   号を得る様にしたＤ／Ａコンバータにおいて、上
   記Ｎ個のゲート回路及び上記Ｎ個の定電流回路の
   各ウオールを夫々各別のバイアス用の抵抗器又は
   定電流源を介して基準電位点に接続する様にして
   成るＤ／Ａコンバータ。