JPS6322733B2 - - Google Patents
Info
- Publication number
- JPS6322733B2 JPS6322733B2 JP57149686A JP14968682A JPS6322733B2 JP S6322733 B2 JPS6322733 B2 JP S6322733B2 JP 57149686 A JP57149686 A JP 57149686A JP 14968682 A JP14968682 A JP 14968682A JP S6322733 B2 JPS6322733 B2 JP S6322733B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- voltage
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランジスタ回路の入力バイアス電
流をみかけ上小さくするとともに低電圧で動作可
能な増幅装置に関するものである。
流をみかけ上小さくするとともに低電圧で動作可
能な増幅装置に関するものである。
従来例の構成とその問題点
従来トランジスタのベース電流を小さくする方
法としてはダーリントン接続が良く知られてい
る。ダーリントン接続をオペアンプの入力段に使
用した例を第１図に示す。オペアンプにおけるト
ランジスタ（第１図のトランジスタ６に相当）の
ベース電流は、入力端子の外部に接続された抵抗
に流れることにより入力電圧オフセツトを発生さ
せて出力信号の誤差を生ずる。したがつて外部抵
抗の値を大きくすることはできない。しかしなが
ら一般的には、外部の接続条件に自由度をもた
せ、また出力信号の誤差をなくすためにも、入力
端子のベース電流はできるだけ小さいことが望ま
しい。第１図の従来例においては正の入力端子２
と負の入力端子１に流れるベース電流を小さくす
るために、トランジスタ６および７、トランジス
タ８および９を各々ダーリントン接続の差動アン
プとして構成している。ここで１０は差動アンプ
のエミツタ電流を決める定電流源、１１と１２は
差動アンプの負荷を構成するカレントミラーのト
ランジスタ、１３は差動アンプの出力により駆動
される２段目増幅段のトランジスタ、１４は２段
目増幅段のコレクタ電流を決める定電流源、３は
出力端子、４は正の電源端子、５は負の電源端子
である。
法としてはダーリントン接続が良く知られてい
る。ダーリントン接続をオペアンプの入力段に使
用した例を第１図に示す。オペアンプにおけるト
ランジスタ（第１図のトランジスタ６に相当）の
ベース電流は、入力端子の外部に接続された抵抗
に流れることにより入力電圧オフセツトを発生さ
せて出力信号の誤差を生ずる。したがつて外部抵
抗の値を大きくすることはできない。しかしなが
ら一般的には、外部の接続条件に自由度をもた
せ、また出力信号の誤差をなくすためにも、入力
端子のベース電流はできるだけ小さいことが望ま
しい。第１図の従来例においては正の入力端子２
と負の入力端子１に流れるベース電流を小さくす
るために、トランジスタ６および７、トランジス
タ８および９を各々ダーリントン接続の差動アン
プとして構成している。ここで１０は差動アンプ
のエミツタ電流を決める定電流源、１１と１２は
差動アンプの負荷を構成するカレントミラーのト
ランジスタ、１３は差動アンプの出力により駆動
される２段目増幅段のトランジスタ、１４は２段
目増幅段のコレクタ電流を決める定電流源、３は
出力端子、４は正の電源端子、５は負の電源端子
である。
ここでこの回路の最低動作電圧をみると、正の
電源端子４から定電流源１０、トランジスタ７の
エミツタ ベースを経てトランジスタ６のエミツ
タ ベースから負の入力端子１に至る電流の経路
に、２つのベースエミツタ間電圧と、一つの定電
流源の電圧がある。ベースエミツタ間電圧を
VBE、定電流源をトランジスタのカレントミラー
で構成したときの動作電圧の最小値はVCESATであ
るので、この回路が動作するために最小限必要な
電源電圧は2VBE＋VCESATとなる。一般的にVBEは
約0.7V、VCESATは約0.2Vであるからこの回路の最
低動作電圧は２×0.7＋0.2＝1.6（ボルト）となる。
この電圧は乾電池２個（3V）では動作するが電
池寿命を長くするためにはもつと低い電源電圧で
も安定に動作する増幅装置が望まれる。
電源端子４から定電流源１０、トランジスタ７の
エミツタ ベースを経てトランジスタ６のエミツ
タ ベースから負の入力端子１に至る電流の経路
に、２つのベースエミツタ間電圧と、一つの定電
流源の電圧がある。ベースエミツタ間電圧を
VBE、定電流源をトランジスタのカレントミラー
で構成したときの動作電圧の最小値はVCESATであ
るので、この回路が動作するために最小限必要な
電源電圧は2VBE＋VCESATとなる。一般的にVBEは
約0.7V、VCESATは約0.2Vであるからこの回路の最
低動作電圧は２×0.7＋0.2＝1.6（ボルト）となる。
この電圧は乾電池２個（3V）では動作するが電
池寿命を長くするためにはもつと低い電源電圧で
も安定に動作する増幅装置が望まれる。
発明の目的
本発明は、従来例よりもベース電流を低減さ
せ、かつ更に低い電源電圧で動作するベース電流
補正装置を提供することを目的とする。
せ、かつ更に低い電源電圧で動作するベース電流
補正装置を提供することを目的とする。
発明の構成
本発明は第１の定電流源を第１のトランジスタ
のベースとカレントミラーの入力とに接続し、前
記第１の定電流源と所定の比率の電流比を有する
第２の定電流源を、第２のトランジスタのベース
と前記カレントミラーの出力とに接続し、第１の
トランジスタのベース電流と等価な電流を、第２
の定電流源とカレントミラーの出力電流との差に
より発生させ、第２のトランジスタのベースに供
給するように構成し、低い電圧で動作可能とした
ベース電流補正装置である。
のベースとカレントミラーの入力とに接続し、前
記第１の定電流源と所定の比率の電流比を有する
第２の定電流源を、第２のトランジスタのベース
と前記カレントミラーの出力とに接続し、第１の
トランジスタのベース電流と等価な電流を、第２
の定電流源とカレントミラーの出力電流との差に
より発生させ、第２のトランジスタのベースに供
給するように構成し、低い電圧で動作可能とした
ベース電流補正装置である。
実施例の説明
第２図に本発明の一実施例の構成を示す。第１
のトランジスタ２１のベースと、トランジスタ２
２とトランジスタ２３より成るカレントミラーの
入力であるトランジスタ２２のコレクタとに、第
１の定電流源２５を接続し、第２のトランジスタ
２０のベースと、カレントミラーの出力であるト
ランジスタ２３のコレクタとに、第２の定電流源
２６を接続する。さらに第１のトランジスタ２１
に定電流源２４を接続し、第２のトランジスタ２
０のコレクタに定電流源２７を接続し、この定電
流源２４と２７の電流値を同一とする。ここで、
第１、第２の定電流源２５，２６の電流をともに
Ir、定電流源２４と２７の電流をともにIcとし、
各トランジスタの直流電流増幅率をhFEとし、ト
ランジスタ２２のコレクタ電流をIMとおくと、次
の(1)式が成立する。
のトランジスタ２１のベースと、トランジスタ２
２とトランジスタ２３より成るカレントミラーの
入力であるトランジスタ２２のコレクタとに、第
１の定電流源２５を接続し、第２のトランジスタ
２０のベースと、カレントミラーの出力であるト
ランジスタ２３のコレクタとに、第２の定電流源
２６を接続する。さらに第１のトランジスタ２１
に定電流源２４を接続し、第２のトランジスタ２
０のコレクタに定電流源２７を接続し、この定電
流源２４と２７の電流値を同一とする。ここで、
第１、第２の定電流源２５，２６の電流をともに
Ir、定電流源２４と２７の電流をともにIcとし、
各トランジスタの直流電流増幅率をhFEとし、ト
ランジスタ２２のコレクタ電流をIMとおくと、次
の(1)式が成立する。
（１＋２／hFE）IM＝Ir−Ic／hFE ……(1)
通常hFEは約100であるので(2)式で近似できる。
IM＝Ir−Ic／hFE ……(2)
ここでトランジスタ２２と２３は同じ特性とす
ると、トランジスタ２３のコレクタ電流はトラン
ジスタ２２のコレクタ電流に等しいからトランジ
スタ２０のベースに流れ込む電流はIr−IMであり
(2)式を使うと、Ic／hFEとなる。またトランジスタ２ ０と２１は同じ特性であるとするとこの値は、ト
ランジスタ２０のコレクタ電流とベース電流の関
係に等しい。従つてトランジスタ２０のベース電
流は、第２の定電流源２６の電流Irとカレントミ
ラーの出力電流IMとの差でもつて発生した電流
（Ir−IM）で供給される。
ると、トランジスタ２３のコレクタ電流はトラン
ジスタ２２のコレクタ電流に等しいからトランジ
スタ２０のベースに流れ込む電流はIr−IMであり
(2)式を使うと、Ic／hFEとなる。またトランジスタ２ ０と２１は同じ特性であるとするとこの値は、ト
ランジスタ２０のコレクタ電流とベース電流の関
係に等しい。従つてトランジスタ２０のベース電
流は、第２の定電流源２６の電流Irとカレントミ
ラーの出力電流IMとの差でもつて発生した電流
（Ir−IM）で供給される。
第３図に本発明をオペアンプに使用した実施例
の回路図を示す。第１のブロツク５８と第２のブ
ロツク５９のそれぞれに第２図の構成を用いてい
る。他の部分は従来例と同じである。定電流源４
１（第１図の定電流源１０に相当）はトランジス
タ３９および４０より成る差動増幅器のエミツタ
電流を決め、トランジスタ４２と４３は差動増幅
器の負荷であつてカレントミラー型式に接続され
ている。差動増幅器の出力により駆動されるトラ
ンジスタ５４（第１図のトランジスタ１３に相
当）は２段目増幅段であつて定電流源５３（第１
１図の１４に相当）によりコレクタ電流を決定す
る。また５５は出力端子、５６は正の電源端子、
５７は負の電源端子である。
の回路図を示す。第１のブロツク５８と第２のブ
ロツク５９のそれぞれに第２図の構成を用いてい
る。他の部分は従来例と同じである。定電流源４
１（第１図の定電流源１０に相当）はトランジス
タ３９および４０より成る差動増幅器のエミツタ
電流を決め、トランジスタ４２と４３は差動増幅
器の負荷であつてカレントミラー型式に接続され
ている。差動増幅器の出力により駆動されるトラ
ンジスタ５４（第１図のトランジスタ１３に相
当）は２段目増幅段であつて定電流源５３（第１
１図の１４に相当）によりコレクタ電流を決定す
る。また５５は出力端子、５６は正の電源端子、
５７は負の電源端子である。
まず第１のブロツク５８について説明する。本
実施例においては第１のトランジスタ３１のベー
スとカレントミラーの入力であるトランジスタ３
３のコレクタとが第１の定電流源３６に接続さ
れ、第２のトランジスタ３９のベースとカレント
ミラーの出力であるトランジスタ３４のコレクタ
とが第２の定電流源３７は接続されている。定電
流源３０の電流値は、トランジスタ３９のエミツ
タ電流に等しく、かつ定電流源４１の1/2の値に
設定されている。こうすることにより前記の如く
トランジスタ３９のベース電流は、第２の定電流
源３７とカレントミラーの出力であるトランジス
タ３４の各電流の差で供給される。ここでダイオ
ード３２として順方向電圧がトランジスタ４２の
コレクタエミツタ電圧に等しいものを用い、定電
圧源３５の電圧としてトランジスタ３９のベース
電圧からトランジスタ３３のベースエミツタ間電
圧を引いた値とすることによつてトランジスタ３
１のエミツタ電圧をトランジスタ３９のエミツタ
電圧に等しくする。こうしてトランジスタ３１と
トランジスタ３９のコレクタエミツタ電圧を等し
くすることができ、トランジスタ３１およびトラ
ンジスタ３９のアーリー効果によるhFEの変化が
トランジスタ３９のベース電流の誤差を生ずるの
を防ぐことができる。
実施例においては第１のトランジスタ３１のベー
スとカレントミラーの入力であるトランジスタ３
３のコレクタとが第１の定電流源３６に接続さ
れ、第２のトランジスタ３９のベースとカレント
ミラーの出力であるトランジスタ３４のコレクタ
とが第２の定電流源３７は接続されている。定電
流源３０の電流値は、トランジスタ３９のエミツ
タ電流に等しく、かつ定電流源４１の1/2の値に
設定されている。こうすることにより前記の如く
トランジスタ３９のベース電流は、第２の定電流
源３７とカレントミラーの出力であるトランジス
タ３４の各電流の差で供給される。ここでダイオ
ード３２として順方向電圧がトランジスタ４２の
コレクタエミツタ電圧に等しいものを用い、定電
圧源３５の電圧としてトランジスタ３９のベース
電圧からトランジスタ３３のベースエミツタ間電
圧を引いた値とすることによつてトランジスタ３
１のエミツタ電圧をトランジスタ３９のエミツタ
電圧に等しくする。こうしてトランジスタ３１と
トランジスタ３９のコレクタエミツタ電圧を等し
くすることができ、トランジスタ３１およびトラ
ンジスタ３９のアーリー効果によるhFEの変化が
トランジスタ３９のベース電流の誤差を生ずるの
を防ぐことができる。
第２のブロツク５９は第１のブロツク５８と同
様の構成であるので動作もまつたく同様である。
構成素子は、４０，４５，４６，５１がトランジ
スタ、４８，４９，５０が定電流源、５２がダイ
オード、４７が定電流源である。
様の構成であるので動作もまつたく同様である。
構成素子は、４０，４５，４６，５１がトランジ
スタ、４８，４９，５０が定電流源、５２がダイ
オード、４７が定電流源である。
以上の様にトランジスタ３９のベース電流とト
ランジスタ３９のベース電流とトランジスタ４０
のベース電流は、定電流源３７とトランジスタ３
４の差電流および定電流源４８とトランジスタ４
５の差電流でそれぞれ吸収されるため、負の入力
端子３８、正の入力端子４４に接続された外部抵
抗に電流が流入、流出することはない。即ちみか
け上の入力バイアス電流が無い状態となる。従つ
て外部抵抗として抵抗値に大きなものを使用した
場合でも、入力電圧オフセツトが発生せず、これ
によつて出力信号の誤差を生じることはない。更
に第１図の従来例においてはトランジスタ６と７
およびトランジスタ８と９の４素子の差動対にお
けるベースエミツタ間電圧の相対的なばらつきが
出力電圧オフセツトに影響するという欠点があつ
たが、第３図の実施例においてはトランジスタ３
９および４０の２素子のベースエミツタ間電圧の
相対なばらつきのみが出力電圧オフセツトに影響
する。よつて本回路は、相対バランスを必要とす
る素子数が少なく生産性が向上する。
ランジスタ３９のベース電流とトランジスタ４０
のベース電流は、定電流源３７とトランジスタ３
４の差電流および定電流源４８とトランジスタ４
５の差電流でそれぞれ吸収されるため、負の入力
端子３８、正の入力端子４４に接続された外部抵
抗に電流が流入、流出することはない。即ちみか
け上の入力バイアス電流が無い状態となる。従つ
て外部抵抗として抵抗値に大きなものを使用した
場合でも、入力電圧オフセツトが発生せず、これ
によつて出力信号の誤差を生じることはない。更
に第１図の従来例においてはトランジスタ６と７
およびトランジスタ８と９の４素子の差動対にお
けるベースエミツタ間電圧の相対的なばらつきが
出力電圧オフセツトに影響するという欠点があつ
たが、第３図の実施例においてはトランジスタ３
９および４０の２素子のベースエミツタ間電圧の
相対なばらつきのみが出力電圧オフセツトに影響
する。よつて本回路は、相対バランスを必要とす
る素子数が少なく生産性が向上する。
また本回路の最低動作電圧をみると、正の電源
端子５６から負の電源端子５７へ電流の流れる経
路のうち最低動作電圧が最も大きいのは、正の電
源端子５６から定電圧源３５、トランジスタ３
３、定電流源３６を経て負の電源端子５７に至る
経路である。この経路における最低動作電圧を検
討するために第３図における定電圧源３５と定電
流源３６の具体的な構成を第４図に示す。
端子５６から負の電源端子５７へ電流の流れる経
路のうち最低動作電圧が最も大きいのは、正の電
源端子５６から定電圧源３５、トランジスタ３
３、定電流源３６を経て負の電源端子５７に至る
経路である。この経路における最低動作電圧を検
討するために第３図における定電圧源３５と定電
流源３６の具体的な構成を第４図に示す。
第４図において、３１ａ，３３ａ，３４ａ，３
９ａ，５６ａ，５７ａは第３図の３１，３３，３
４，３９，５６，５７と同じものである。第３図
における定電圧源３５および定電流源３６は各々
第４図において定電圧ブロツク６９およびトラン
ジスタ６５に相当する。第４図の構成における動
作を以下に説明する。トランジスタ６３のベース
に接続された抵抗６１の値Ｒ６１と抵抗６２の値
Ｒ６２によつて、トランジスタ６３のエミツタコ
レクタ電圧VCE63が決まり、トランジスタ６３の
ベースエミツタ間電圧をVBE63とすると関係式は
(3)式となる。
９ａ，５６ａ，５７ａは第３図の３１，３３，３
４，３９，５６，５７と同じものである。第３図
における定電圧源３５および定電流源３６は各々
第４図において定電圧ブロツク６９およびトラン
ジスタ６５に相当する。第４図の構成における動
作を以下に説明する。トランジスタ６３のベース
に接続された抵抗６１の値Ｒ６１と抵抗６２の値
Ｒ６２によつて、トランジスタ６３のエミツタコ
レクタ電圧VCE63が決まり、トランジスタ６３の
ベースエミツタ間電圧をVBE63とすると関係式は
(3)式となる。
VCE63＝R61／R61＋R62VBE63 …(3)
一般的にトランジスタのベースエミツタ間電圧
はほぼ定電圧とみなせるので(3)式よりVCE63は定
電圧源となる。ここで定電流源６４はトランジス
タ６３のベース電流を吸い込むものである。
VCE63の最低動作電圧をみると、トランジスタ６
３が飽和しない限り(3)式の関係は成立するのでト
ランジスタ６３のコレクタエミツタ間飽和電圧
VCESAT63が最低動作電圧であるとみなせる。
はほぼ定電圧とみなせるので(3)式よりVCE63は定
電圧源となる。ここで定電流源６４はトランジス
タ６３のベース電流を吸い込むものである。
VCE63の最低動作電圧をみると、トランジスタ６
３が飽和しない限り(3)式の関係は成立するのでト
ランジスタ６３のコレクタエミツタ間飽和電圧
VCESAT63が最低動作電圧であるとみなせる。
次に定電流源を構成するトランジスタ６５をみ
る。トランジスタ６５と、トランジスタ６６と、
トランジスタ６７は一般的なカレントミラーを構
成し、各トランジスタの特性が同じであれば定電
流源６８の電流値と等しい電流がトランジスタ６
５および６６を流れる。このときトランジスタ６
５の最低動作電圧は、トランジスタ６５のコレク
タエミツタ間飽和電圧VCESAT65となる。
る。トランジスタ６５と、トランジスタ６６と、
トランジスタ６７は一般的なカレントミラーを構
成し、各トランジスタの特性が同じであれば定電
流源６８の電流値と等しい電流がトランジスタ６
５および６６を流れる。このときトランジスタ６
５の最低動作電圧は、トランジスタ６５のコレク
タエミツタ間飽和電圧VCESAT65となる。
ここで第３図の回路の最低動作電圧を決める経
路を再び考える。経路に存在する各素子の最低動
作電圧は、定電圧源３５がVCESAT63、トランジス
タ３３，３３ａがベースエミツタ間電圧VBE33、
定電流源３６がVCESAT65である。VCESAT63と
VCESAT65を一般的なトランジスタのコレクタエミ
ツタ飽和電圧としてVCESATとし、VBE33は一般的
なトランジスタのベースエミツタ間電圧として
VBEとすると、全討を加え合わせて（1VBE＋
2VCESAT）とする。これが本回路の最低動作電圧
である。すなわち一般的な素子において1.1Vと
なり従来例の1.6Vを大きく下廻ることが可能で
ある。
路を再び考える。経路に存在する各素子の最低動
作電圧は、定電圧源３５がVCESAT63、トランジス
タ３３，３３ａがベースエミツタ間電圧VBE33、
定電流源３６がVCESAT65である。VCESAT63と
VCESAT65を一般的なトランジスタのコレクタエミ
ツタ飽和電圧としてVCESATとし、VBE33は一般的
なトランジスタのベースエミツタ間電圧として
VBEとすると、全討を加え合わせて（1VBE＋
2VCESAT）とする。これが本回路の最低動作電圧
である。すなわち一般的な素子において1.1Vと
なり従来例の1.6Vを大きく下廻ることが可能で
ある。
発明の効果
以上の様に本発明は、みかけ上の入力バイアス
電流の低減を可能にするとともに低電圧動作をも
可能にするものである。更に本発明はIC化する
ことにより各素子の相対精度の向上が図れ、ベー
ス電流を低減させたものであり、IC化の特長で
あるシステムの合理化、高信頼性化に大きく寄与
するものである。
電流の低減を可能にするとともに低電圧動作をも
可能にするものである。更に本発明はIC化する
ことにより各素子の相対精度の向上が図れ、ベー
ス電流を低減させたものであり、IC化の特長で
あるシステムの合理化、高信頼性化に大きく寄与
するものである。
第１図は従来の増幅装置の回路図、第２図は本
発明の一実施例の構成図、第３図は本発明を適用
した装置の回路図、第４図は第３図の定電圧源３
５および定電流源３６の具体的な回路図である。 ２０……第２のトランジスタ、２１……第１の
トランジスタ、２２，２３……カレントミラーを
構成するトランジスタ、２５……第１の定電流
源、２６……第２の定電流源、２４，２７，４１
……定電流源、４２，４３……カレントミラーを
構成するトランジスタ。
発明の一実施例の構成図、第３図は本発明を適用
した装置の回路図、第４図は第３図の定電圧源３
５および定電流源３６の具体的な回路図である。 ２０……第２のトランジスタ、２１……第１の
トランジスタ、２２，２３……カレントミラーを
構成するトランジスタ、２５……第１の定電流
源、２６……第２の定電流源、２４，２７，４１
……定電流源、４２，４３……カレントミラーを
構成するトランジスタ。
Claims (1)
- １ 第１の定電流源を第１のトランジスタのベー
スとカレントミラーの入力とに接続し、第１の定
電流源と所定の比率をもつた第２の定電流源を第
２のトランジスタのベースとカレントミラーの出
力とに接続し、第１のトランジスタのベース電流
と等価な電流を、第２の定電流源とカレントミラ
ーの出力電流との差により発生させ、第１のトラ
ンジスタのコレクタ電流と等価なコレクタ電流が
流れる第２のトランジスタのベースに供給する様
に構成したことを特徴とするベース電流補正装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149686A JPS5939111A (ja) | 1982-08-27 | 1982-08-27 | ベース電流補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149686A JPS5939111A (ja) | 1982-08-27 | 1982-08-27 | ベース電流補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939111A JPS5939111A (ja) | 1984-03-03 |
| JPS6322733B2 true JPS6322733B2 (ja) | 1988-05-13 |
Family
ID=15480593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149686A Granted JPS5939111A (ja) | 1982-08-27 | 1982-08-27 | ベース電流補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939111A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6187444B2 (ja) * | 2014-03-20 | 2017-08-30 | 株式会社村田製作所 | 電力増幅モジュール |
-
1982
- 1982-08-27 JP JP57149686A patent/JPS5939111A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939111A (ja) | 1984-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4578633A (en) | Constant current source circuit | |
| US4362956A (en) | Absolute value circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0449287B2 (ja) | ||
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| US4139824A (en) | Gain control circuit | |
| US4928073A (en) | DC amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6322733B2 (ja) | ||
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JPS632487B2 (ja) | ||
| JPH0618014B2 (ja) | 基準電圧発生回路 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0474734B2 (ja) | ||
| JP2646721B2 (ja) | レベル変換回路 | |
| JPH0326435B2 (ja) | ||
| JP2609668B2 (ja) | レベルシフト回路 | |
| JPS6133710Y2 (ja) |