JP2651830B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2651830B2 JP2651830B2 JP62323903A JP32390387A JP2651830B2 JP 2651830 B2 JP2651830 B2 JP 2651830B2 JP 62323903 A JP62323903 A JP 62323903A JP 32390387 A JP32390387 A JP 32390387A JP 2651830 B2 JP2651830 B2 JP 2651830B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路技術さらには半導体集積
回路における内部電圧の制御に適用して特に有効な技術
に関し、例えば内部電圧補償回路を内蔵した半導体集積
回路に利用して有効な技術に関する。
回路における内部電圧の制御に適用して特に有効な技術
に関し、例えば内部電圧補償回路を内蔵した半導体集積
回路に利用して有効な技術に関する。
［従来の技術］ 従来、バイポーラ論理LSIには、外部から印加される
電源電圧の変動に応じて、内部の定電流用トランジスタ
に供給される定電圧を変化させ、これによって、回路に
流される電流を一定に保って、内部信号の振幅を一定に
するとともに、ECL論理ゲートの参照用トランジスタに
印加される参照電圧等の基準電圧を電源電圧の変動にか
かわらず一定に保つようにした電圧補償回路を内蔵した
ものがある。定電流回路、定電圧回路に関しては例えば
1981年６月30日（株）朝倉書店発行「集積回路応用ハン
ドブック」p49〜P51に記載されている。
電源電圧の変動に応じて、内部の定電流用トランジスタ
に供給される定電圧を変化させ、これによって、回路に
流される電流を一定に保って、内部信号の振幅を一定に
するとともに、ECL論理ゲートの参照用トランジスタに
印加される参照電圧等の基準電圧を電源電圧の変動にか
かわらず一定に保つようにした電圧補償回路を内蔵した
ものがある。定電流回路、定電圧回路に関しては例えば
1981年６月30日（株）朝倉書店発行「集積回路応用ハン
ドブック」p49〜P51に記載されている。
［発明が解決しようとする問題点］ 論理LSIの診断の一つに内部回路の動作マージンの試
験があるが、上記のような電圧補償回路を有しないLSI
においては、外部から印加する電源電圧を変化させるこ
とでマージンの小さなLSIを容易に発見してこれを排除
することができる。
験があるが、上記のような電圧補償回路を有しないLSI
においては、外部から印加する電源電圧を変化させるこ
とでマージンの小さなLSIを容易に発見してこれを排除
することができる。
一方、電圧補償回路を有するLSIは、回路の遅延時間
の電源電圧依存性をなくす上では極めて有効な方法では
あるが、動作マージン試験においては極めて都合の悪い
結果をもたらす。すなわち、電圧補償回路を有する論理
LSIは、外部電源電圧を変化させても内部信号の振幅は
変化しないので動作マージンを強制的に下げてやること
ができない。ここで、外部電源電圧の操作によるマージ
ン測定方式でパスすれば、そのLSIは良品とみなしても
よいのではないかと一見錯覚してしまうが、動作マージ
ンの小さなLSIは、内部で発生するクロストークやα
線、電流切換等に起因したノイズに対しては、誤動作を
生じ易い。従って、動作マージンの小さなLSIは不良品
として排除する必要がある。
の電源電圧依存性をなくす上では極めて有効な方法では
あるが、動作マージン試験においては極めて都合の悪い
結果をもたらす。すなわち、電圧補償回路を有する論理
LSIは、外部電源電圧を変化させても内部信号の振幅は
変化しないので動作マージンを強制的に下げてやること
ができない。ここで、外部電源電圧の操作によるマージ
ン測定方式でパスすれば、そのLSIは良品とみなしても
よいのではないかと一見錯覚してしまうが、動作マージ
ンの小さなLSIは、内部で発生するクロストークやα
線、電流切換等に起因したノイズに対しては、誤動作を
生じ易い。従って、動作マージンの小さなLSIは不良品
として排除する必要がある。
しかるに、電圧補償回路を有するLSIに対しては上述
したような外部電源電圧の操作による診断は無効である
とともに、上記のような内部ノイズによる誤動作を検出
するための有効な診断方式はまだ開発されていないのが
現状である。
したような外部電源電圧の操作による診断は無効である
とともに、上記のような内部ノイズによる誤動作を検出
するための有効な診断方式はまだ開発されていないのが
現状である。
そのため、電圧補償回路を内蔵したLSIでは、動作マ
ージンの小さなLSIが良品として出荷されてしまう危険
性が大きいという問題点があった。
ージンの小さなLSIが良品として出荷されてしまう危険
性が大きいという問題点があった。
この発明の目的は、電圧補償回路を内蔵した論理LSI
にあっても、動作マージンの小さなLSIを容易に検出
し、不良品として確実に排除できるようにし、もってLS
Iの信頼性を向上させることにある。
にあっても、動作マージンの小さなLSIを容易に検出
し、不良品として確実に排除できるようにし、もってLS
Iの信頼性を向上させることにある。
この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。
については、本明細書の記述および添附図面から明らか
になるであろう。
［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、コレクタが第１動作電位点（ＶCC）に接続
された第１のトランジスタ（Q1）と、コレクタが追加抵
抗（R2）を介して前記第１のトランジスタ（Q1）のエミ
ッタに接続されエミッタがエミッタ抵抗（R3）を介して
第２動作電位点（ＶEE）に接続された第２のトランジス
タ（Q2）と、ベースが前記第２のトランジスタ（Q2）の
ベースに接続されたエミッタが前記第２動作電位点（Ｖ
EE）に接続された第３のトランジスタ（Q3）と、ベース
が前記第１のトランジスタ（Q1）のベースに接続されエ
ミッタが前記第３のトランジスタ（Q3）のコレクタに接
続されコレクタがコレクタ負荷抵抗（R4）を介して前記
第１動作電位点（ＶCC）に接続された第４のトランジス
タ（Q4）と、ベースが前記追加抵抗（R2）と前記第２の
トランジスタ（Q2）の前記コレクタとが接続された第１
ノード（n1）に接続されエミッタが前記第２動作電位点
（ＶEE）に接続された追加トランジスタ（Q9）とを具備
してなり、前記第２のトランジスタ（Q2）と前記第３の
トランジスタ（Q3）のベース・エミッタ間電圧の差を前
記エミッタ抵抗（R3）で割った値の定電流（I1）が前記
第２のトランジスタ（Q2）のエミッタ・コレクタ経路と
前記追加抵抗（R2）とを介して前記第１のトランジスタ
（Q1）のエミッタに流れることにより前記第１のトラン
ジスタ（Q1）と前記第４のトランジスタ（Q4）との共通
接続のベースに発生される電圧に基づいて前記第２動作
電位点（ＶEE）の電源電圧変動に応答して変動する第１
出力電圧（ＶCS）を発生し、前記定電流（I1）に比例す
る一定電流が前記第４のトランジスタ（Q4）のエミッタ
・コレクタ経路を介して前記コレクタ負荷抵抗（R4）に
流れることにより前記第４のトランジスタ（Q4）の前記
コレクタと前記コレクタ負荷抵抗（R4）とが接続された
第２ノード（n2）に発生される電圧に基づいて前記第２
動作電位点（ＶEE）の電源電圧変動と略無関係の略一定
の第２出力電圧（ＶBB）を発生する内部電圧発生回路
（10）と、 コレクタ・エミッタ経路が並列接続された複数の入力
トランジスタと、前記複数の入力トランジスタのエミッ
タにエミッタが結合された参照用トランジスタ（Qr）
と、前記複数の入力トランジスタの前記エミッタと前記
参照用トランジスタ（Qr）の前記エミッタにコレクタが
接続された定電流用トランジスタ（Qc）とを含むECL回
路（３）とを備えてなり、 前記内部電圧発生回路（10）から発生される前記第１
の出力電圧（ＶCS）を前記ECL回路（３）の前記定電流
用トランジスタ（Qc）のベースに供給し、前記内部電圧
発生回路（10）から発生される前記第２出力電圧（ＶB
B）を前記ECL回路（３）の前記参照用トランジスタ（Q
r）のベースに参照電圧として供給する半導体集積回路
であって、 前記内部電圧発生回路（10）の前記第１ノード（n1）
に電流を流し込むトランジスタ（Q11）と前記内部電圧
発生回路（10）の前記ノード（n1）から電流を引き抜く
トランジスタ（Q12）の少なくともいれずれか一方のト
ランジスタを含む第１制御回路（１）と、前記内部電圧
発生回路（10）の前記第２ノード（n2）に電流を流し込
むトランジスタ（Q13）と前記内部電圧発生回路（10）
の前記第２ノード（n2）から電流を引き抜くトランジス
タ（Q14）の少なくともいずれか一方のトランジスタを
含む第２制御回路（２）とを前記内部電圧発生回路（1
0）に付加し、 前記第１制御回路（１）と前記第２制御回路（２）の
前記トランジスタのベースを外部端子に接続したことを
特徴とする（第１図、第２図参照）。
された第１のトランジスタ（Q1）と、コレクタが追加抵
抗（R2）を介して前記第１のトランジスタ（Q1）のエミ
ッタに接続されエミッタがエミッタ抵抗（R3）を介して
第２動作電位点（ＶEE）に接続された第２のトランジス
タ（Q2）と、ベースが前記第２のトランジスタ（Q2）の
ベースに接続されたエミッタが前記第２動作電位点（Ｖ
EE）に接続された第３のトランジスタ（Q3）と、ベース
が前記第１のトランジスタ（Q1）のベースに接続されエ
ミッタが前記第３のトランジスタ（Q3）のコレクタに接
続されコレクタがコレクタ負荷抵抗（R4）を介して前記
第１動作電位点（ＶCC）に接続された第４のトランジス
タ（Q4）と、ベースが前記追加抵抗（R2）と前記第２の
トランジスタ（Q2）の前記コレクタとが接続された第１
ノード（n1）に接続されエミッタが前記第２動作電位点
（ＶEE）に接続された追加トランジスタ（Q9）とを具備
してなり、前記第２のトランジスタ（Q2）と前記第３の
トランジスタ（Q3）のベース・エミッタ間電圧の差を前
記エミッタ抵抗（R3）で割った値の定電流（I1）が前記
第２のトランジスタ（Q2）のエミッタ・コレクタ経路と
前記追加抵抗（R2）とを介して前記第１のトランジスタ
（Q1）のエミッタに流れることにより前記第１のトラン
ジスタ（Q1）と前記第４のトランジスタ（Q4）との共通
接続のベースに発生される電圧に基づいて前記第２動作
電位点（ＶEE）の電源電圧変動に応答して変動する第１
出力電圧（ＶCS）を発生し、前記定電流（I1）に比例す
る一定電流が前記第４のトランジスタ（Q4）のエミッタ
・コレクタ経路を介して前記コレクタ負荷抵抗（R4）に
流れることにより前記第４のトランジスタ（Q4）の前記
コレクタと前記コレクタ負荷抵抗（R4）とが接続された
第２ノード（n2）に発生される電圧に基づいて前記第２
動作電位点（ＶEE）の電源電圧変動と略無関係の略一定
の第２出力電圧（ＶBB）を発生する内部電圧発生回路
（10）と、 コレクタ・エミッタ経路が並列接続された複数の入力
トランジスタと、前記複数の入力トランジスタのエミッ
タにエミッタが結合された参照用トランジスタ（Qr）
と、前記複数の入力トランジスタの前記エミッタと前記
参照用トランジスタ（Qr）の前記エミッタにコレクタが
接続された定電流用トランジスタ（Qc）とを含むECL回
路（３）とを備えてなり、 前記内部電圧発生回路（10）から発生される前記第１
の出力電圧（ＶCS）を前記ECL回路（３）の前記定電流
用トランジスタ（Qc）のベースに供給し、前記内部電圧
発生回路（10）から発生される前記第２出力電圧（ＶB
B）を前記ECL回路（３）の前記参照用トランジスタ（Q
r）のベースに参照電圧として供給する半導体集積回路
であって、 前記内部電圧発生回路（10）の前記第１ノード（n1）
に電流を流し込むトランジスタ（Q11）と前記内部電圧
発生回路（10）の前記ノード（n1）から電流を引き抜く
トランジスタ（Q12）の少なくともいれずれか一方のト
ランジスタを含む第１制御回路（１）と、前記内部電圧
発生回路（10）の前記第２ノード（n2）に電流を流し込
むトランジスタ（Q13）と前記内部電圧発生回路（10）
の前記第２ノード（n2）から電流を引き抜くトランジス
タ（Q14）の少なくともいずれか一方のトランジスタを
含む第２制御回路（２）とを前記内部電圧発生回路（1
0）に付加し、 前記第１制御回路（１）と前記第２制御回路（２）の
前記トランジスタのベースを外部端子に接続したことを
特徴とする（第１図、第２図参照）。
［作用］ 上記した手段によれば、外部からの制御信号によって
内部電圧発生回路内の定電流経路にバイパス電流を流し
込んだり電流を引き抜くことで、発生される内部電圧
（Vcs,VBB）を上げたり下げたり自由にコントロールす
ることができ、これによってLSIの診断時に動作マージ
ンを強制的に小さくすることで不良品を簡単に検出でき
るようにし、LSIの信頼性を向上させるという上記目的
を達成することができる。
内部電圧発生回路内の定電流経路にバイパス電流を流し
込んだり電流を引き抜くことで、発生される内部電圧
（Vcs,VBB）を上げたり下げたり自由にコントロールす
ることができ、これによってLSIの診断時に動作マージ
ンを強制的に小さくすることで不良品を簡単に検出でき
るようにし、LSIの信頼性を向上させるという上記目的
を達成することができる。
［実施例］ 第１図には、本発明をECL型の論理集積回路における
バンドギャップリファレンス型の内部電圧発生回路に適
用した場合の一実施例が示されている。
バンドギャップリファレンス型の内部電圧発生回路に適
用した場合の一実施例が示されている。
第１図の回路において、破線1,2で囲まれている回路
が、本発明の目的とする診断機能を実現するために新た
に付加された回路である。破線1,2で示されている回路
を除いた内部電圧発生回路は、既に一般に知られている
電圧補償機能を有する内部電圧発生回路と同様の構成で
ある。
が、本発明の目的とする診断機能を実現するために新た
に付加された回路である。破線1,2で示されている回路
を除いた内部電圧発生回路は、既に一般に知られている
電圧補償機能を有する内部電圧発生回路と同様の構成で
ある。
破線1,2で示す回路を除いた内部電圧発生回路の動作
について簡単に説明しておくと、この回路は、ベース端
子が互いに共通接続された一対のトランジスタQ2,Q3に
よって、VCC−VEE間に直列接続された抵抗R1、トランジ
スタQ1、抵抗R2、トランジスタQ2および抵抗R3からなる
電流経路に、トランジスタQ2,Q3のベース・エミッタ間
電圧の差を抵抗R3の抵抗値で割った値すなわち（VBE3−
VBE2）/R3で示されるような大きさの定電流I1を流すよ
うにされている。第１電源電圧VCCは接地電位とされ、
第２電源電圧ＶEEは略−４ボルトの負の電源電圧が供給
される。この定電流経路に流される電流I1は、上式より
明らかなようにVBEに依存し、電源電圧VEEに依存しな
い。つまり、トランジスタQ2,Q3のエミッタサイズとプ
ロセスに依存し、それが決まれば、VEEの変動にかかわ
らず一定となる。また、トランジスタQ1とQ4は各々のベ
ースに同一の電圧が印加されているため、R4−R5−R6−
R3なる経路には、Q2とQ3のエミッタサイズで決まる一定
電流が流れる。そして、この一定電流が流される抵抗R4
とR5によって分割された定電圧によって、トランジスタ
Q6とQ7と抵抗R7とからなるエミッタフォロワが駆動され
るため、トランジスタQ6のエミッタ端子からは一定の電
圧が出力される。この実施例では、このトランジスタQ6
のエミッタ電圧が第２図に示すようにボルテージフォロ
ワ4aを介してECL回路３を構成する参照用トランジスタQ
rに対する参照電圧VBBとして供給されるようになってい
る。
について簡単に説明しておくと、この回路は、ベース端
子が互いに共通接続された一対のトランジスタQ2,Q3に
よって、VCC−VEE間に直列接続された抵抗R1、トランジ
スタQ1、抵抗R2、トランジスタQ2および抵抗R3からなる
電流経路に、トランジスタQ2,Q3のベース・エミッタ間
電圧の差を抵抗R3の抵抗値で割った値すなわち（VBE3−
VBE2）/R3で示されるような大きさの定電流I1を流すよ
うにされている。第１電源電圧VCCは接地電位とされ、
第２電源電圧ＶEEは略−４ボルトの負の電源電圧が供給
される。この定電流経路に流される電流I1は、上式より
明らかなようにVBEに依存し、電源電圧VEEに依存しな
い。つまり、トランジスタQ2,Q3のエミッタサイズとプ
ロセスに依存し、それが決まれば、VEEの変動にかかわ
らず一定となる。また、トランジスタQ1とQ4は各々のベ
ースに同一の電圧が印加されているため、R4−R5−R6−
R3なる経路には、Q2とQ3のエミッタサイズで決まる一定
電流が流れる。そして、この一定電流が流される抵抗R4
とR5によって分割された定電圧によって、トランジスタ
Q6とQ7と抵抗R7とからなるエミッタフォロワが駆動され
るため、トランジスタQ6のエミッタ端子からは一定の電
圧が出力される。この実施例では、このトランジスタQ6
のエミッタ電圧が第２図に示すようにボルテージフォロ
ワ4aを介してECL回路３を構成する参照用トランジスタQ
rに対する参照電圧VBBとして供給されるようになってい
る。
一方、上記トランジスタQ1,Q4のベース電位と同じ電
圧によって駆動されるトランジスタQ8と抵抗R8とからな
るエミッタフォロワが設けられているとともに、上記定
電流経路上の抵抗R2とトランジスタQ2との接続ノードn1
には、電源電圧VCCとVEE間に抵抗R9,R10とともに直列接
続されたトランジスタQ9のベース端子が接続されてい
る。
圧によって駆動されるトランジスタQ8と抵抗R8とからな
るエミッタフォロワが設けられているとともに、上記定
電流経路上の抵抗R2とトランジスタQ2との接続ノードn1
には、電源電圧VCCとVEE間に抵抗R9,R10とともに直列接
続されたトランジスタQ9のベース端子が接続されてい
る。
従って、この場合、ノードn1の電位Vn1は、VEEよりも
トランジスタQ3のベース・エミッタ間電圧VBE9分だけ高
い電圧VEE＋VBE9となる。しかして、抵抗R2には上述し
たように定電流I1が流れる。そのため、ノードn1の電圧
が一定であれば、トランジスタQ1と抵抗R2との接続ノー
ドの電位はVEE＋VBE9＋R2・I1となり、Q1のベース電圧
は、さらにそれよりもVBE1分高い電圧VEE＋VBE8＋R2・I
1＋VBE1となる。従って、このベース電圧と同じ電圧に
よって駆動されるエミッタフォロワ（Q8,R8）の出力電
圧は電源電圧VEEが変動すれば同じように変動すること
になる。
トランジスタQ3のベース・エミッタ間電圧VBE9分だけ高
い電圧VEE＋VBE9となる。しかして、抵抗R2には上述し
たように定電流I1が流れる。そのため、ノードn1の電圧
が一定であれば、トランジスタQ1と抵抗R2との接続ノー
ドの電位はVEE＋VBE9＋R2・I1となり、Q1のベース電圧
は、さらにそれよりもVBE1分高い電圧VEE＋VBE8＋R2・I
1＋VBE1となる。従って、このベース電圧と同じ電圧に
よって駆動されるエミッタフォロワ（Q8,R8）の出力電
圧は電源電圧VEEが変動すれば同じように変動すること
になる。
この実施例では、このエミッタフォロワ（Q8,R8）の
出力電圧が、第２図に示すようにボルテージフォロワ4b
を介してECL回路のカレントスイッチの定電流用トラン
ジスタQCのベースに対する定電圧VCSとして供給される
ようになっている。しかして、ECL回路には内部電圧発
生回路と同じ電源電圧VEEが印加されているので、VEEが
変動したとき定電流用トランジスタのベースに印加され
る電圧VCSが同じように変動すると、ベースとエミッタ
の電位差は一定になり、流れる電流も一定となる。その
結果、電源電圧VEEが変動してもECL回路に流れる動作電
流は一定とされ、信号の振幅も一定とされるようにな
る。つまり、ECL回路はVEEの変動に対して動作が保証さ
れている。
出力電圧が、第２図に示すようにボルテージフォロワ4b
を介してECL回路のカレントスイッチの定電流用トラン
ジスタQCのベースに対する定電圧VCSとして供給される
ようになっている。しかして、ECL回路には内部電圧発
生回路と同じ電源電圧VEEが印加されているので、VEEが
変動したとき定電流用トランジスタのベースに印加され
る電圧VCSが同じように変動すると、ベースとエミッタ
の電位差は一定になり、流れる電流も一定となる。その
結果、電源電圧VEEが変動してもECL回路に流れる動作電
流は一定とされ、信号の振幅も一定とされるようにな
る。つまり、ECL回路はVEEの変動に対して動作が保証さ
れている。
上記のように電圧補償機能を有する内部電圧発生回路
において、この実施例では、上記抵抗R2とトランジスタ
Q2との接続ノードn1に対して、電流供給用のトランジス
タQ11と電流引抜き用のトランジスタQ12を接続した。ま
た、抵抗R4とR5との接続ノードn2に対しては、電流供給
用のトランジスタQ13と電流引抜き用のトランジスタQ14
を接続した。そして、電流供給用のトランジスタQ11とQ
13のコレクタ端子およびベース端子は各々外部端子A,E
およびB,Fに接続した。さらに、電流引抜き用トランジ
スタQ12とQ14のベース端子は外部端子ＣとＧに、またエ
ミッタ端子は抵抗を介して外部端子Ｄと電源電圧VEEに
それぞれ接続した。
において、この実施例では、上記抵抗R2とトランジスタ
Q2との接続ノードn1に対して、電流供給用のトランジス
タQ11と電流引抜き用のトランジスタQ12を接続した。ま
た、抵抗R4とR5との接続ノードn2に対しては、電流供給
用のトランジスタQ13と電流引抜き用のトランジスタQ14
を接続した。そして、電流供給用のトランジスタQ11とQ
13のコレクタ端子およびベース端子は各々外部端子A,E
およびB,Fに接続した。さらに、電流引抜き用トランジ
スタQ12とQ14のベース端子は外部端子ＣとＧに、またエ
ミッタ端子は抵抗を介して外部端子Ｄと電源電圧VEEに
それぞれ接続した。
従って、上記実施例の内部電圧発生回路においては、
外部端子A,Bに適当な電圧を印加して、トランジスタQ11
よりノードn1に対して電流を流し込んでやると、トラン
ジスタQ2を流れる電流はI1のまま一定であり続けようと
するするため、トランジスタQ1の電流が減少し、抵抗R1
の電圧降下が減少するので、ベース電圧が下がる。その
結果、トランジスタQ8のエミッタ電圧すなわち発生電圧
VCSが下がる。一方、外部端子C,Dを制御して、トランジ
スタQ11の代わりにQ12をオンさせると、ノードn1から電
流を引き抜くことができるので、その分だけトランジス
タQ1に流される電流が増加し、抵抗R1の電圧降下が増加
するので、ベース電位が上昇する。その結果、発生電圧
VCSが上がる。
外部端子A,Bに適当な電圧を印加して、トランジスタQ11
よりノードn1に対して電流を流し込んでやると、トラン
ジスタQ2を流れる電流はI1のまま一定であり続けようと
するするため、トランジスタQ1の電流が減少し、抵抗R1
の電圧降下が減少するので、ベース電圧が下がる。その
結果、トランジスタQ8のエミッタ電圧すなわち発生電圧
VCSが下がる。一方、外部端子C,Dを制御して、トランジ
スタQ11の代わりにQ12をオンさせると、ノードn1から電
流を引き抜くことができるので、その分だけトランジス
タQ1に流される電流が増加し、抵抗R1の電圧降下が増加
するので、ベース電位が上昇する。その結果、発生電圧
VCSが上がる。
また、外部端子E,Fを制御してトランジスタQ13をオン
させてノードn2に電流を流し込むと、トランジスタQ4の
コレクタ電流は一定であるため抵抗R4に流れる電流が減
少する。そのため、ノードn2の電位が上昇し、発生電圧
VBEが上がる。一方、外部端子Ｇを制御してトランジス
タQ14をオンさせてノードn2から電流を引き抜くように
すると、抵抗R4に流れる電流が増加し、ノードn2の電位
が降下して発生電圧VBBが下がる。
させてノードn2に電流を流し込むと、トランジスタQ4の
コレクタ電流は一定であるため抵抗R4に流れる電流が減
少する。そのため、ノードn2の電位が上昇し、発生電圧
VBEが上がる。一方、外部端子Ｇを制御してトランジス
タQ14をオンさせてノードn2から電流を引き抜くように
すると、抵抗R4に流れる電流が増加し、ノードn2の電位
が降下して発生電圧VBBが下がる。
従って、この実施例の内部電圧発生回路は、外部端子
Ａ〜Ｇをオープンもしくは高抵抗素子を介して回路の最
も低い電源電圧に固定して動作させれば、発生電圧VCS
は電源電圧VEEの変動と同じように変動し、発生電圧VBB
は電源電圧VEEの変動にかかわらず一定となるような電
圧補償の働きをするとともに、LSIの診断時に上記のご
とく外部端子Ａ〜Ｇを制御することで発生電圧VCSやVBB
のレベルを自由に変化させ、動作マージンを故意に小さ
くしてマージンの小さなLSIの検出を行なうことができ
る。
Ａ〜Ｇをオープンもしくは高抵抗素子を介して回路の最
も低い電源電圧に固定して動作させれば、発生電圧VCS
は電源電圧VEEの変動と同じように変動し、発生電圧VBB
は電源電圧VEEの変動にかかわらず一定となるような電
圧補償の働きをするとともに、LSIの診断時に上記のご
とく外部端子Ａ〜Ｇを制御することで発生電圧VCSやVBB
のレベルを自由に変化させ、動作マージンを故意に小さ
くしてマージンの小さなLSIの検出を行なうことができ
る。
以上説明したように上記実施例では、電源電圧の変動
にかかわらず一定の電流を流し続ける経路を有し、その
定電流経路上の電位に基づいて電源電圧に依存しない一
定の電圧と、電源電圧に依存して変化する電圧とを発生
することで電圧補償を行なうような内部電圧発生回路
に、上記定電流経路に対してバイパス電流を流し込んだ
りバイパス電流を引く抜くことができるトランジスタを
設けるとともに、このトランジスタを外部から制御でき
るようにするための外部制御端子を設けるようにしたの
で、外部からの制御信号に依って内部電圧発生回路内の
定電流経路にバイパス電流を流し込んだり電流を引き抜
くことで、発生される内部電圧を自由にコントロールす
ることができるという作用により、LSIの診断時に動作
マージンを強制的に小さくすることで不良品を簡単に検
出できるようにし、これによってLSIの信頼性が大幅に
向上されるという効果がある。
にかかわらず一定の電流を流し続ける経路を有し、その
定電流経路上の電位に基づいて電源電圧に依存しない一
定の電圧と、電源電圧に依存して変化する電圧とを発生
することで電圧補償を行なうような内部電圧発生回路
に、上記定電流経路に対してバイパス電流を流し込んだ
りバイパス電流を引く抜くことができるトランジスタを
設けるとともに、このトランジスタを外部から制御でき
るようにするための外部制御端子を設けるようにしたの
で、外部からの制御信号に依って内部電圧発生回路内の
定電流経路にバイパス電流を流し込んだり電流を引き抜
くことで、発生される内部電圧を自由にコントロールす
ることができるという作用により、LSIの診断時に動作
マージンを強制的に小さくすることで不良品を簡単に検
出できるようにし、これによってLSIの信頼性が大幅に
向上されるという効果がある。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば上記実施例で
は、内部電圧発生回路内の定電流経路に電流を流し込む
ためのトランジスタと、電流の一部を引き抜くためのト
ランジスタの両方を設けているが、例えば発生電圧VCS
に関しては電源電圧VEEの上昇に対するマージンのみを
検出できれば足りることがある。その場合、上記トラン
ジスタQ11とQ12のうちQ11のみ設け、Q12を省略すること
が可能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば上記実施例で
は、内部電圧発生回路内の定電流経路に電流を流し込む
ためのトランジスタと、電流の一部を引き抜くためのト
ランジスタの両方を設けているが、例えば発生電圧VCS
に関しては電源電圧VEEの上昇に対するマージンのみを
検出できれば足りることがある。その場合、上記トラン
ジスタQ11とQ12のうちQ11のみ設け、Q12を省略すること
が可能である。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるバイポーラ論理LS
Iに適用した場合について説明したが、この発明はそれ
に限定されず、内部電圧補償型の基準電圧発生回路を有
する半導体集積回路一般に利用することができる。
明をその背景となった利用分野であるバイポーラ論理LS
Iに適用した場合について説明したが、この発明はそれ
に限定されず、内部電圧補償型の基準電圧発生回路を有
する半導体集積回路一般に利用することができる。
［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
って得られる効果を簡単に説明すれば下記のとおりであ
る。
すなわち、電圧補償回路を内蔵した論理LSIにおい
て、動作マージンの小さなLSIを容易に検出し、不良品
として確実に排除できるようにし、もってLSIの信頼性
を向上させることができる。
て、動作マージンの小さなLSIを容易に検出し、不良品
として確実に排除できるようにし、もってLSIの信頼性
を向上させることができる。
第１図は本発明をECL型の論理集積回路におけるバンド
ギャップリファランス型の内部電圧発生回路に適用した
場合の一実施例を示す回路図、 第２図はその内部電圧発生回路を、ECL回路からなる論
理LSIに利用する場合の回路構成例を示す回路図、 第３図はその内部電圧発生回路を、NTL回路からなる論
理LSIに利用する場合の回路構成例を示す回路図であ
る。 １……VCS制御回路、２……VBB制御回路、３……ECL回
路、4a,4b,5……ボルテージフォロワ、６……NTL回路、
10……内部電圧発生回路。
ギャップリファランス型の内部電圧発生回路に適用した
場合の一実施例を示す回路図、 第２図はその内部電圧発生回路を、ECL回路からなる論
理LSIに利用する場合の回路構成例を示す回路図、 第３図はその内部電圧発生回路を、NTL回路からなる論
理LSIに利用する場合の回路構成例を示す回路図であ
る。 １……VCS制御回路、２……VBB制御回路、３……ECL回
路、4a,4b,5……ボルテージフォロワ、６……NTL回路、
10……内部電圧発生回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/082 Ｈ０３Ｋ 19/086
Claims (2)
- 【請求項１】コレクタが第１動作電位点に接続された第
１のトランジスタと、コレクタが追加抵抗を介して前記
第１のトランジスタのエミッタに接続されエミッタがエ
ミッタ抵抗を介して第２動作電位点に接続された第２の
トランジスタと、ベースが前記第２のトランジスタのベ
ースに接続されエミッタが前記第２動作電位点に接続さ
れた第３のトランジスタと、ベースが前記第１のトラン
ジスタのベースに接続されエミッタが前記第３のトラン
ジスタのコレクタに接続されコレクタがコレクタ負荷抵
抗を介して前記第１動作電位点に接続された第４のトラ
ンジスタと、ベースが前記追加抵抗と前記第２のトラン
ジスタの前記コレクタとが接続された第１ノードに接続
されエミッタが前記第２動作電位点に接続された追加ト
ランジスタとを具備してなり、前記第２のトランジスタ
と前記第３のトランジスタのベース・エミッタ間電圧の
差を前記エミッタ抵抗で割った値の定電流が前記第２の
トランジスタのエミッタ・コレクタ経路と前記追加抵抗
とを介して前記第１のトランジスタのエミッタに流れる
ことにより前記第１のトランジスタと前記第４のトラン
ジスタとの共通接続のベースに発生される電圧に基づい
て前記第２動作電位点の電源電圧変動に応答して変動す
る第１出力電圧を発生し、前記定電流に比例する一定電
流が前記第４のトランジスタのエミッタ・コレクタ経路
を介して前記コレクタ負荷抵抗に流れることにより前記
第４のトランジスタの前記コレクタと前記コレクタ負荷
抵抗とが接続された第２ノードに発生される電圧に基づ
いて前記第２動作電位点の電源電圧変動と略無関係の略
一定の第２出力電圧を発生する内部電圧発生回路と、 コレクタ・エミッタ経路が並列接続された複数の入力ト
ランジスタと、前記複数の入力トランジスタのエミッタ
にエミッタが結合された参照用トランジスタと、前記複
数の入力トランジスタの前記エミッタと前記参照用トラ
ンジスタの前記エミッタにコレクタが接続された定電流
用トランジスタとを含むECL回路とを備えてなり、 前記内部電圧発生回路から発生される前記第１出力電圧
を前記ECL回路の前記定電流用トランジスタのベースに
供給し、前記内部電圧発生回路から発生される前記第２
出力電圧を前記ECL回路の前記参照用トランジスタのベ
ースに参照電圧として供給する半導体集積回路であっ
て、 前記内部電圧発生回路の前記第１ノードに電流を流し込
むトランジスタと前記内部電圧発生回路の前記ノードか
ら電流を引き抜くトランジスタの少なくともいずれか一
方のトランジスタを含む第１制御回路と、前記内部電圧
発生回路の前記第２ノードに電流を流し込むトランジス
タと前記内部電圧発生回路の前記第２ノードから電流を
引き抜くトランジスタの少なくともいずれか一方のトラ
ンジスタを含む第２制御回路とを前記内部電圧発生回路
に付加し、 前記第１制御回路と前記第２制御回路の前記トランジス
タのベースを外部端子に接続したことを特徴とする半導
体集積回路。 - 【請求項２】前記内部電圧発生回路は、ベースが前記第
１のトランジスタと前記第４のトランジスタとの共通接
続の前記ベースに接続された第１のエミッタフォロワ・
トランジスタと、ベースが前記第２ノードに接続された
第２のエミッタフォロワ・トランジスタとを含んでな
り、 前記第１のエミッタフォロワ・トランジスタのエミッタ
から前記第１出力電圧を出力し、 前記第２のエミッタフォロワ・トランジスタのエミッタ
から前記第２出力電圧を出力することを特徴とする特許
請求の範囲第１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323903A JP2651830B2 (ja) | 1987-12-23 | 1987-12-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323903A JP2651830B2 (ja) | 1987-12-23 | 1987-12-23 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166552A JPH01166552A (ja) | 1989-06-30 |
| JP2651830B2 true JP2651830B2 (ja) | 1997-09-10 |
Family
ID=18159898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323903A Expired - Fee Related JP2651830B2 (ja) | 1987-12-23 | 1987-12-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2651830B2 (ja) |
-
1987
- 1987-12-23 JP JP62323903A patent/JP2651830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01166552A (ja) | 1989-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183126A (ja) | 温度閾値検知回路 | |
| JPS63501914A (ja) | 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器 | |
| JP2852971B2 (ja) | Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| JPS61500762A (ja) | 切換えられる負荷電流源を備えたｅｃｌゲ−ト | |
| JPS6091425A (ja) | 定電圧電源回路 | |
| JP2651830B2 (ja) | 半導体集積回路 | |
| US4947105A (en) | Method and circuit for testing integrated circuit modules | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPS6010815A (ja) | 論理回路 | |
| US5028820A (en) | Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing | |
| KR860000799B1 (ko) | 스위치 회로 | |
| JP3591900B2 (ja) | バイアス電流を発生させるためのデバイス | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| US20010013794A1 (en) | Buffer circuit | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| US4967106A (en) | Emitter-coupled logic circuit | |
| JPH04306017A (ja) | 参照電位発生回路 | |
| JPH04230120A (ja) | 差動ｅｃｌバス３状態検出受信機 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JPS59147541A (ja) | Ｅｃｌ論理回路 | |
| JPH04170222A (ja) | Ｅｃｌ論理回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JPH06164369A (ja) | 半導体集積回路 | |
| JPH05102836A (ja) | Ｔｔｌ出力バツフア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |