JP3591900B2 - バイアス電流を発生させるためのデバイス - Google Patents
バイアス電流を発生させるためのデバイス Download PDFInfo
- Publication number
- JP3591900B2 JP3591900B2 JP00651395A JP651395A JP3591900B2 JP 3591900 B2 JP3591900 B2 JP 3591900B2 JP 00651395 A JP00651395 A JP 00651395A JP 651395 A JP651395 A JP 651395A JP 3591900 B2 JP3591900 B2 JP 3591900B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- bias current
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Description
【産業上の利用分野】
本発明はバイアス電流を発生させるためのデバイスに関するものであって、それは次のものを含んでいる。
− 第1の参照端子と第2の参照端子の間に参照電圧を供給するための第1の参照端子と第2の参照端子を有する参照電圧源;
− 参照電圧に従ってバイアス電流を発生させるためのバイアス電流発生器であって、そのバイアス電流発生器は、参照電圧を受信するための第1の参照端子と第2の参照端子に接続された第1の入力端子と第2の入力端子を含んでいる。
【0002】
【従来の技術】
そのようなデバイスは、とりわけ米国特許第3,982,172号から知られている。図1はこの概知のデバイスの回路図を示している。概知のデバイスの参照電圧源は、参照電流が通るダイオード接続されたバイポーラまたはユニポーラトランジスタによって形成されている。トランジスタのベース−エミッタ間電圧またはゲート−ソース間電圧は参照電圧として働く。バイアス電流発生器は、ダイオード接続されたトランジスタと同じタイプで、そしてダイオード接続されたトランジスタの接続点と並列に配置されたそれらのベース−エミッタ間接続点またはゲート−ソース間接続点を有している1個またはそれ以上の電流源トランジスタによって形成されている。ダイオード接続されたトランジスタと電流源トランジスタは電流ミラーのように配置され、その結果、ダイオード接続されたトランジスタを通る参照電流と電流源トランジスタの出力電流との間には一定の関係がある。
【0003】
【発明が解決しようとする課題】
この概知のデバイスの欠点は、参照電圧源とバイアス電流源間の接続線の1つが電流を伝えること、および電圧降下がこの線において生じるかも知れないことである。これは、ダイオード接続されたトランジスタのエミッタまたはソースと電流源トランジスタのエミッタまたはソース間の接続線に特に当てはまる。従来技術のデバイスにおいては、この線はまた供給線に相当し、そしてそれは線にわたって付加的な雑音を生ぜしめる。電流を伝えている線における電圧降下は、電流源トランジスタのベース−エミッタ間電圧またはゲート−ソース間電圧において望ましくない誤差電圧、そして結局はまた電流源トランジスタによって供給されるバイアス電流に望ましくない誤差成分を導入する。望ましくない誤差は、特に比較的大きな集積回路の場合において重要となり得る。
【0004】
図2はこの問題に対して代案となる概知の解決を示している。ダイオード接続されたトランジスタと電流源トランジスタは相互に近接して配置され、そしてバイアス電流が分離した接続線によって電流消費素子に電流源トランジスタから印加される。この解決の欠点は、バイアス電流を受信する素子と同じ数の線が必要とされることである。これは集積回路上に大きな面積を必要とし、望ましくない。
【0005】
本発明の目的は、雑音に対して免除され、そして最小数の接続線を必要とするバイアス電流を発生させるためのデバイスを提供することにある。
【0006】
【課題を解決するための手段】
この目的のために、本発明によって、冒頭の文章に定義したタイプのデバイスは、バイアス電流発生器がさらに以下のものを含んでいることを特徴とする:
− 差動対として配置されそして各々が制御電極と第1の主電極を有する第1のトランジスタと第2のトランジスタであって、第1のトランジスタの制御電極は第1の入力端子に接続され、第2のトランジスタの制御電極は第2の入力端子に接続され、第1のトランジスタの第1の主電極と第2のトランジスタの第1の主電極は共通の電流を受信するための共通の端子において相互に接続され、前記トランジスタの各々は、共通の電流が増加するときそれらの差が減少する第1のトランジスタの電流と第2のトランジスタの電流を供給するための第2の主電極をそれぞれ有している;
− 第1のトランジスタと第2のトランジスタに接続され、そして第1のトランジスタの電流と第2のトランジスタの電流間の差に比例する電流を供給するための出力端子を有している変換器;
− 変換器の出力端子に接続された入力分岐を有し、そして出力分岐を有している第1の電流ミラー;
− 第1の電流ミラーの出力分岐に接続された入力分岐と、共通の端子に接続された出力分岐とを有している第2の電流ミラー。
【0007】
提案された解決は、電流消費素子の位置においてバイアス電流に変換される参照電圧のための2線の分配システムを提案する。2つの接続線は電流を伝送しないし、チップ上で相互に接近して配置され得る。チップ上の他の信号からの漏話のような外部からの影響は、そのとき共通のモードの信号のように見えるけれども、しかし差動対はそのような信号に対して免除される。これは高い雑音免疫になる。
【0008】
選択において、第1の電流ミラーと第2の電流ミラーは複数の出力分岐を具えることができ、その結果各バイアス電流発生器に対して、正または負の供給電圧を参照する1またはそれ以上のバイアス電流が適用できる。差動対、差電流を供給するための変換器、第1の電流ミラーおよび第2の電流ミラーは、差動対の制御電極間の与えられた参照電圧において定常状態のループ利得が1であるようなループを構成している。ループ電流が絶えず増加するのを防ぐために、第1および第2のトランジスタにおける電流間の差が第1および第2のトランジスタの共通の電流が増加するにつれて減少するべきである。これは第1の変形において達成され、そしてそれは、第1のトランジスタと第2のトランジスタが、それぞれ制御電極、第1の主電極および第2の主電極に相当するゲート、ソースおよびドレインを有するユニポーラの電界効果トランジスタであって、第1および第2のトランジスタのドレインが共通の端子に接続されていることを特徴としている。ユニポーラ(MOS)トランジスタの場合には、差動対の相互コンダクタンスは共通の電流のルートに比例し、その結果電流の差の増加は共通の電流が増加するにつれて自動的に減少する。これはバイポーラトランジスタについての場合ではなく、その結果ほかの措置が要求される。
【0009】
この目的のために、第2の変形は、第1のトランジスタと第2のトランジスタが、それぞれ制御電極、第1の主電極および第2の主電極に相当するベース、エミッタおよびコレクタを有するバイポーラトランジスタであって、第1のトランジスタのエミッタが抵抗器と共通の端子に直接に接続されている第2のトランジスタのエミッタを経由して上記共通の端子に接続されていることを特徴としている。共通の電流が増加するとき、第1のトランジスタのエミッタリードにおける抵抗器は比較的大きな部分が第2のトランジスタを通して流れ、そしてコレクタ電流における差が結果として減少することを確実にする。
【0010】
参照電圧は中央に発生され、そして参照電圧がバイアス電流に変換される局部バイアス電流発生器に伝達される。参照電圧源は、例えば供給電圧に接続されている2つのタップを有する分圧器などどんなタイプのものでもよい。この目的に非常に適している実施例は、参照電圧源が以下のものを含んでいることを特徴とし:
− 最初に述べたバイアス電流発生器に類似した第2のバイアス電流発生器であって、第2のバイアス電流発生器の第2の電流ミラーは、第2のバイアス電流発生器の第1の入力端子に接続された第2の出力分岐を有している;
− 第2のバイアス電流発生器の第2の電流ミラーの第2の出力分岐に接続された参照電流源;
− 第2のバイアス電流発生器の第2の入力端子と固定電位における端子間に接続された直流電圧源;
第1の参照端子は第2のバイアス電流発生器の第1の入力端子に接続され、第2の参照端子は第2のバイアス電流発生器の第2の入力端子に接続されている。
【0011】
この構成により、局部の第1のバイアス電流発生器におけるバイアス電流と中央の第2のバイアス電流発生器中の参照電圧源からの参照電流との間の関係は、電流ミラートランジスタの幾何学的比率によってのみ決定される。これは、全体の回路設計中に正確に規定された大きさのバイアス電流を発生させることを可能にする。
【0012】
本発明のこれらおよび他の要旨は、添付図面を参照して説明され明瞭になるであろう。
【0013】
【実施例】
以下に添付図面を参照し実施例により本発明を詳細に説明する。
図3は、本発明によるバイアス電流を発生させるためのデバイスの実施例を示している。参照電圧源2は、その間に参照電圧Ur が生成される第1の参照端子4と第2の参照端子6を有している。バイアス電流は、参照電圧源2から参照電圧を受信するために、第1の参照端子4に接続された第1の入力端子10を有し、そして第2の参照端子6に接続された第2の入力端子12を有するバイアス電流発生器8において発生される。同様に、8Aおよび8Bで参照される複数のバイアス電流発生器も参照電圧源2に接続され得る。参照電圧源2は、局部バイアス電流発生器に関して適切に配置され、そして2線のリード14によってこれらの発生器に接続されている。バイアス電流発生器8は、差動対として配置され、そして第1の入力端子10に接続されたその制御電極またはゲートを有するN−MOSトランジスタ16と、第2の入力端子12に接続されたそのゲートを有するN−MOSトランジスタ18を含んでいる。トランジスタ16およびトランジスタ18の第1の主電極またはソースは、ともに共通の電流12を受信するために共通の端子20に接続されている。トランジスタ16およびトランジスタ18の第2の主電極またはドレインは、トランジスタ16およびトランジスタ18のドレイン電流間の差に比例する電流13を供給するための出力端子24を有する変換器22に接続されている。
【0014】
現在の変換器22は、例として、相互間において短絡されたそのドレインおよびゲートを有し、正の供給端子28に接続されたそのソースを有し、トランジスタ18のドレインと、正の供給端子28、トランジスタ26のゲートおよびトランジスタ16のドレインにそれぞれ接続されたそのソース、ゲートおよびドレインを有するP−MOSトランジスタ30によって形成された出力分岐とに接続されたそのドレインを有するP−MOSトランジスタ26によって形成された入力分岐を有する1:1の電流ミラーとして構成されている。出力端子24はトランジスタ16とトランジスタ30のドレインに接続され、そしてトランジスタ16とトランジスタ18のドレイン電流間の差に等しい電流I3を伝える。バイアス電流発生器8はさらに、相互間において短絡されたそのドレインとゲートを有し、正の供給端子28に接続されたそのソースを有し、そして出力端子24と、そのソースおよびゲートがそれぞれ正の供給端子28およびトランジスタ34のゲートに接続されたP−MOSトランジスタ36によって形成された出力分岐とに接続されたそのドレインを有するP−MOSトランジスタ32によって形成された入力分岐を有するB:1の電流ミラーを含んでいる。トランジスタ34と36の大きさは、トランジスタ36のドレイン電流I1がトランジスタ34のドレイン電流I3のB倍の大きさであるように選択された。もし望まれるならば、電流ミラー32は、そのゲートとソースがトランジスタ36のゲートとソースに並列に配置されている少なくとも1個の付加的なP−MOSトランジスタ38が設けられている。
【0015】
バイアス電流発生器8はさらに、相互間において短絡されたそのドレインとゲートを有し、負の供給端子44に接続されたそのソースを有し、そしてトランジスタ36のドレインと、負の供給端子44、トランジスタ42のゲートおよび共通の端子にそれぞれ接続されたそのソース、ゲートおよびドレインを有するN−MOSトランジスタ46によって形成された出力分岐とに接続されたそのドレインを有するN−MOSトランジスタ42によって形成された入力分岐を有するA:1の電流ミラーを含んでいる。トランジスタ42と46の大きさは、トランジスタ46のドレイン電流I2がトランジスタ42のドレイン電流I1のA倍の大きさであるように選択された。もし望まれるならば、電流ミラー40はまた、そのゲートとソースがトランジスタ46のゲートとソースに並列に配置されている少なくとも1個の付加的なN−MOSトランジスタ48が設けられている。
【0016】
電流ミラー40の電流利得Aと電流ミラー32の電流利得Bとは線形である。しかしながら、電流利得I3/I2は、N−MOSの差動対の相互コンダクタンスが電流I2のルートに比例しているので線形ではない。バイアス電流発生器8に流入する電流は、今や、ループ利得が1に等しいような大きさであろう。これら電流の値は参照電圧Ur で調整され得る。電流I1と参照電圧Ur 間の関係は次のように計算される。
【0017】
【数1】
I1=B・I3 (1)
そして
【数2】
I2=A・I1 (2)
次式に従ったドレイン電流Idとゲート−ソース間電圧Vgsとの間の二次式の関係から:
【数3】
ここに、Vt は閾値電圧、そしてβはMOSトランジスタの幾何学と材料の定数によって指示される相互コンダクタンスのパラメータであり、次の関係が引き出される:
【数4】
方程式(4)に、方程式(1)および(2)を代入すると、そのとき電流I1について次の表現を生成する。
【数5】
もし、AB>1ならば回路は自己スタートであるが、しかし必要なときはスタート回路が設けられる。さて、電流I1は、バイアス電流を有する図示されない別の回路を設けるために、付加的なトランジスタ38および48によってさらに反射され得る。方程式(5)から、電流I1は参照電圧Ur 、パラメータβおよびトランジスタの幾何学的比率によってのみ決定される電流利得ファクタAおよびBに当然依存することになる。
【0018】
2線のリード14は、差動対のトランジスタ16および18ゲートにおける共通モード信号として現われる妨害を拾い、その差動対はそのような信号(共通モード信号)に対して鈍感である。差動対のゲートは2線のリード14に殆どどんな負荷をも与えず、その結果、参照電圧源2とバイアス電流発生器8間の電圧降下はない。
【0019】
図4は、バイポーラトランジスタについて図3の配置を示していて、制御電極、第1の主電極および第2の主電極は、いまそれぞれベース、エミッタおよびコレクタに相当する。P−MOSトランジスタはPNPトランジスタによって置き替えられ、そしてN−MOSトランジスタはNPNトランジスタによって置き替えられる。非線形な電流利得I3/I2を得るために、抵抗器50がバイポーラトランジスタ16のエミッタと直列に配置されている。電流I2が増加するとき、電流I2の比較的大きな部分がバイポーラトランジスタ18を通して流れ、その結果差の電流I3は減少する範囲まで増加するであろう。
【0020】
ユニポーラトランジスタとバイポーラトランジスタの組み合わされた使用がまた可能であることも明らかである。例えば、差動対のトランジスタ16と18はN−MOSトランジスタであり、そして電流ミラー22,32および40はバイポーラトランジスタを含むことができる。
【0021】
参照電圧源2はどんな好適な直流電圧源によっても構成され、例えば、第1の参照端子4と第2の参照端子6からの2つのタップを有する電圧分圧器によって構成される。非常に好適な参照電圧源が図5に示されている。その参照電圧源は、図3におけるバイアス電流発生器8に類似しているが、しかし第1の入力端子10に接続された付加的なトランジスタ48のドレインを有し、そしてさらに正の供給端子28と第1の入力端子10間に接続された参照電流源52を含んでいるバイアス電流発生器8を含んでいて、そして直流電圧源54が第2の入力端子12と負の供給端子44間に接続されている。第1の入力端子10は第1の参照端子4に接続され、そして第2の入力端子12は第2の参照端子6に接続されている。
【0022】
参照電流源52は参照電流Ir をトランジスタ48に供給し、そしてそれによって、電流I1の値を参照電圧源それ自体にだけでなく、2線のリード14を介して接続されたすべての参照発生器に固定する。参照電圧源54は適切に選択されたバイアス電圧を有する第2の参照端子6を具えている。第1の参照端子4における電圧は、参照電流Ir がトランジスタ48においてそれ自体を維持することのできる値を自動的に呈する。図5におけるバイアス電流発生器8と図3におけるバイアス電流発生器8とは類似の設計と構造であり、そしてこれらの発生器の似た部分は相互に類似しているかも知れない。その場合において、参照電圧源のバイアス電流発生器8における電流I1,I2およびI3は、2線のリードを介して接続されたバイアス電流発生器に模写されるであろう。バイポーラトランジスタが使用されるときには、図5に示される参照電圧源におけるバイアス電流源8もまた、バイポーラトランジスタを有して具えられるべきである。
【図面の簡単な説明】
【図1】バイアス電流を発生させるための第1の従来技術のデバイスを示している。
【図2】バイアス電流を発生させるための第2の従来技術のデバイスを示している。
【図3】本発明によるバイアス電流を発生させるためのデバイスの第1の変形を示している。
【図4】本発明によるバイアス電流を発生させるためのデバイスの第2の変形を示している。
【図5】本発明によるバイアス電流を発生させるためのデバイスにおいて使用するための参照電圧源を示している。
【符号の説明】
2 参照電圧源
4,6 参照端子
8,8A, 8B バイアス電流発生器
10,12 入力端子
14 2線のリード
16,18,42,46,48 N−MOSトランジスタ(NPNトランジスタ)
20 共通の端子
22 変換器(電流ミラー)
24 出力端子
26,30,32,34,36,38 P−MOSトランジスタ(PNPトランジスタ)
28,44 供給端子
40 電流ミラー
48 付加的なトランジスタ
50 抵抗器
52 参照電流源
54 直流電圧源(参照電圧源)
Ur 参照電圧
Ir 参照電流
Claims (5)
- − 第1の参照端子と第2の参照端子の間に参照電圧を供給するための第1の参照端子と第2の参照端子を有する参照電圧源;
− 参照電圧に従ってバイアス電流を発生させるためのバイアス電流発生器であって、そのバイアス電流発生器は、参照電圧を受信するための第1の参照端子と第2の参照端子に接続された第1の入力端子と第2の入力端子を含んでいる:
を含んでいるバイアス電流を発生させるためのデバイスにおいて、バイアス電流発生器は、さらに
− 差動対として配置されそして各々が制御電極と第1の主電極を有する第1のトランジスタと第2のトランジスタであって、第1のトランジスタの制御電極は第1の入力端子に接続され、第2のトランジスタの制御電極は第2の入力端子に接続され、第1のトランジスタの第1の主電極と第2のトランジスタの第1の主電極は共通の電流を受信するための共通の端子において相互に接続され、前記トランジスタの各々は、共通の電流が増加するときそれらの差が減少する第1のトランジスタの電流と第2のトランジスタの電流を供給するための第2の主電極をそれぞれ有している;
− 第1のトランジスタと第2のトランジスタに接続され、そして第1のトランジスタの電流と第2のトランジスタの電流間の差に比例する電流を供給するための出力端子を有している変換器;
− 変換器の出力端子に接続された入力分岐を有し、そして出力分岐を有している第1の電流ミラー;
− 第1の電流ミラーの出力分岐に接続された入力分岐と、共通の端子に接続された出力分岐とを有している第2の電流ミラー:
を含んでいることを特徴とするバイアス電流を発生させるためのデバイス。 - 請求項1記載のデバイスにおいて、参照電圧源は、
− 最初に述べたバイアス電流発生器に類似した第2のバイアス電流発生器であって、第2のバイアス電流発生器の第2の電流ミラーは、第2のバイアス電流発生器の第1の入力端子に接続された第2の出力分岐を有している;
− 第2のバイアス電流発生器の第2の電流ミラーの第2の出力分岐に接続された参照電流源;
− 第2のバイアス電流発生器の第2の入力端子と固定電位における端子間に接続された直流電圧源;
第1の参照端子は第2のバイアス電流発生器の第1の入力端子に接続され、第2の参照端子は第2のバイアス電流発生器の第2の入力端子に接続されていることを特徴とするバイアス電流を発生させるためのデバイス。 - 請求項1または2記載のデバイスにおいて、変換器は、第2のトランジスタの第2の主電極に接続された入力分岐を有し、そして第1のトランジスタの第2の主電極と変換器の出力端子に接続された出力分岐を有している電流ミラーを含んでいることを特徴とするバイアス電流を発生させるためのデバイス。
- 請求項1乃至3のいずれか1項記載のデバイスにおいて、第1のトランジスタおよび第2のトランジスタは、各々がそれぞれ制御電極、第1の主電極および第2の主電極に相当するゲート、ソースおよびドレインを有するユニポーラ電界効果トランジスタであり、第1および第2のトランジスタのドイレンは共通の端子に接続されていることを特徴とするバイアス電流を発生させるためのデバイス。
- 請求項1乃至3のいずれか1項記載のデバイスにおいて、第1のトランジスタおよび第2のトランジスタは、各々がそれぞれ制御電極、第1の主電極および第2の主電極に相当するベース、エミッタおよびコレクタを有するバイポーラトランジスタであり、第1のトランジスタのエミッタは抵抗器を介して共通の端子に接続されそして第2のトランジスタのエミッタは直接に前記共通の端子に接続されていることを特徴とするバイアス電流を発生させるためのデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE09400064 | 1994-01-20 | ||
| BE9400064A BE1008031A3 (nl) | 1994-01-20 | 1994-01-20 | Storingsongevoelige inrichting voor opwekken van instelstromen. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226636A JPH07226636A (ja) | 1995-08-22 |
| JP3591900B2 true JP3591900B2 (ja) | 2004-11-24 |
Family
ID=3887896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00651395A Expired - Lifetime JP3591900B2 (ja) | 1994-01-20 | 1995-01-19 | バイアス電流を発生させるためのデバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5677621A (ja) |
| EP (1) | EP0664503B1 (ja) |
| JP (1) | JP3591900B2 (ja) |
| KR (1) | KR950035047A (ja) |
| BE (1) | BE1008031A3 (ja) |
| DE (1) | DE69506920T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227699B2 (ja) * | 1998-07-29 | 2001-11-12 | 日本電気株式会社 | チャージポンプ回路及びそれを備えたpll回路 |
| KR100322527B1 (ko) * | 1999-01-29 | 2002-03-18 | 윤종용 | 밴드갭 전압기준회로 |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| DE60237077D1 (de) | 2001-02-09 | 2010-09-02 | Broadcom Corp | Kapazitive faltschaltung zur verwendung in einem faltungs-interpolations-analog/digital-umsetzer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
| US4587477A (en) * | 1984-05-18 | 1986-05-06 | Hewlett-Packard Company | Binary scaled current array source for digital to analog converters |
| DE3779666D1 (de) * | 1986-02-03 | 1992-07-16 | Siemens Ag | Geschaltete stromquelle. |
| GB2222497A (en) * | 1988-09-05 | 1990-03-07 | Philips Electronic Associated | Operational amplifier |
| DE3831454A1 (de) * | 1988-09-16 | 1990-03-29 | Philips Patentverwaltung | Vollweg-gleichrichterschaltung |
| US4890010A (en) * | 1988-12-22 | 1989-12-26 | Ncr Corporation | Matched current source serial bus driver |
| US5132556A (en) * | 1989-11-17 | 1992-07-21 | Samsung Semiconductor, Inc. | Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source |
| US5063343A (en) * | 1990-04-05 | 1991-11-05 | Gazelle Microcircuits, Inc. | Current pump structure |
| CA2066929C (en) * | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
| FR2681961A1 (fr) * | 1991-09-30 | 1993-04-02 | Sgs Thomson Microelectronics | Generateur de courant precis. |
| US5440277A (en) * | 1994-09-02 | 1995-08-08 | International Business Machines Corporation | VCO bias circuit with low supply and temperature sensitivity |
-
1994
- 1994-01-20 BE BE9400064A patent/BE1008031A3/nl not_active IP Right Cessation
-
1995
- 1995-01-10 KR KR1019950000310A patent/KR950035047A/ko not_active Abandoned
- 1995-01-13 DE DE69506920T patent/DE69506920T2/de not_active Expired - Fee Related
- 1995-01-13 EP EP95200074A patent/EP0664503B1/en not_active Expired - Lifetime
- 1995-01-18 US US08/375,315 patent/US5677621A/en not_active Expired - Lifetime
- 1995-01-19 JP JP00651395A patent/JP3591900B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0664503A1 (en) | 1995-07-26 |
| JPH07226636A (ja) | 1995-08-22 |
| KR950035047A (ko) | 1995-12-30 |
| BE1008031A3 (nl) | 1995-12-12 |
| US5677621A (en) | 1997-10-14 |
| EP0664503B1 (en) | 1998-12-30 |
| DE69506920D1 (de) | 1999-02-11 |
| DE69506920T2 (de) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495425A (en) | VBE Voltage reference circuit | |
| KR940017155A (ko) | 기준 전압 발생기 | |
| JPH08234853A (ja) | Ptat電流源 | |
| CN112882524B (zh) | 带隙基准电路、对应的设备和方法 | |
| US4931718A (en) | CMOS voltage reference | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| JP3279645B2 (ja) | 試験物体から取り出された電位降下を所定の入力電圧範囲から所望の出力電圧範囲へ変換するための回路構成 | |
| US6476669B2 (en) | Reference voltage adjustment | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| US4924113A (en) | Transistor base current compensation circuitry | |
| JP3591900B2 (ja) | バイアス電流を発生させるためのデバイス | |
| JP2001117654A (ja) | 基準電圧発生回路 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| EP0615182B1 (en) | Reference current generating circuit | |
| US6559706B2 (en) | Mixer circuitry | |
| JP3136629B2 (ja) | 基準電圧回路 | |
| JPH05173656A (ja) | 基準電圧発生回路 | |
| JP4299381B2 (ja) | 定電圧生成回路 | |
| KR970022632A (ko) | 정전류회로 | |
| JPS6333726B2 (ja) | ||
| JP2651830B2 (ja) | 半導体集積回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS5842304A (ja) | 半導体増幅回路 | |
| JPH0151207B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |
