JP4299381B2 - 定電圧生成回路 - Google Patents
定電圧生成回路 Download PDFInfo
- Publication number
- JP4299381B2 JP4299381B2 JP15319498A JP15319498A JP4299381B2 JP 4299381 B2 JP4299381 B2 JP 4299381B2 JP 15319498 A JP15319498 A JP 15319498A JP 15319498 A JP15319498 A JP 15319498A JP 4299381 B2 JP4299381 B2 JP 4299381B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- operating
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低電源電圧で使用する定電圧生成回路に関するものである。
近年の携帯用電子機器では、低消費電力化を図るために、電源電圧の低電圧化が進められている。従って、このような携帯用電子機器に搭載される半導体装置も低電源電圧化され、当該半導体装置内で所定の基準電圧を生成するための定電圧生成回路においても、低電源電圧で安定して動作することが要求されている。
【０００２】
【従来の技術】
図３は、定電圧を生成するために使用される従来のバンドギャップバイアス回路を示す。ｎｐｎトランジスタＴ1 のコレクタは、抵抗Ｒ２，Ｒ１を介して電源Ｖccに接続され、同トランジスタＴ1 のエミッタはグランドＧＮＤに接続され、同トランジスタＴ1 のベースは抵抗Ｒ３を介してグランドＧＮＤに接続されている。
【０００３】
前記抵抗Ｒ１，Ｒ２間のノードＮ１は２つのｎｐｎトランジスタＴ2 ，Ｔ3 のベースにそれぞれ接続されている。前記トランジスタＴ2 のコレクタは、電源Ｖccに接続され、同トランジスタＴ2 のエミッタは、抵抗Ｒ４を介して前記トランジスタＴ1 のベース及びｎｐｎトランジスタＴ4 のコレクタに接続されている。前記トランジスタＴ4 のエミッタは、抵抗Ｒ５を介してグランドＧＮＤに接続されている。
【０００４】
前記トランジスタＴ3 のコレクタは抵抗Ｒ６を介して電源Ｖccに接続されている。前記トランジスタＴ3 のエミッタは、出力端子Ｔout に接続されるとともに、抵抗Ｒ７を介してｎｐｎトランジスタＴ5 のコレクタ及びベースに接続されている。前記トランジスタＴ5 のベースは抵抗Ｒ８を介して前記トランジスタＴ4 のベースに接続され、同トランジスタＴ5 のエミッタはグランドＧＮＤに接続されている。
【０００５】
前記トランジスタＴ1 〜Ｔ5 は、トランジスタＴ4 を除いて同一サイズで形成され、トランジスタＴ4 は、他のトランジスタのｎ倍（例えば、３倍）のサイズで形成されている。
【０００６】
このように構成されたバンドギャップバイアス回路では、電源Ｖccの投入に基づいて電源Ｖccから抵抗Ｒ１を介してトランジスタＴ2 ，Ｔ3 にベース電流が供給され、同トランジスタＴ2 ，Ｔ3 にエミッタ電流が流れる。
【０００７】
トランジスタＴ3 のエミッタ電流に基づいて、トランジスタＴ4 ，Ｔ5 にベース電流が供給され、同トランジスタＴ4 ，Ｔ5 にエミッタ電流が流れる。
このとき、トランジスタＴ4 ，Ｔ5 のサイズ差に基づいて、トランジスタＴ4 のベース・エミッタ間電圧降下ＶBE4 は、トランジスタＴ5 のベース・エミッタ間電圧降下ＶBE5 より小さくなり、抵抗Ｒ５で発生する電圧降下は、ＶBE5 とＶBE4 との電位差に相当する。
【０００８】
すると、トランジスタＴ4 のエミッタ電流ＩE4は、トランジスタＴ5 のベース・エミッタ間電圧降下ＶBE5 とトランジスタＴ4 のベース・エミッタ間電圧降下ＶBE4 との差電圧で決定される定電流となる。
【０００９】
トランジスタＴ4 のエミッタ電流ＩE4が定電流となることから、トランジスタＴ1 のベースには定電圧が供給され、トランジスタＴ2 のエミッタ電流からトランジスタＴ4 のエミッタ電流ＩE4及び抵抗Ｒ３に流れる電流を差引いた定電流がベース電流として供給される。
【００１０】
すると、トランジスタＴ1 のコレクタ電流は定電流となり、ノードＮ１で生成されるコモン電圧Ｖrcm は定電圧となる。この結果、トランジスタＴ3 に流れるエミッタ電流ＩE3が定電流となり、出力端子Ｔout から出力される出力電圧Ｖcsは各抵抗の抵抗値で設定される定電圧となる。
【００１１】
電源Ｖccの変動に基づいて、コモン電圧Ｖrcm が上昇しようとすると、トランジスタＴ2 のエミッタ電流が増加する。すると、トランジスタＴ4 のエミッタ電流ＩE4が定電流であることから、トランジスタＴ1 に流れるベース電流が増加し、同トランジスタＴ1 のコレクタ電流が増加する。すると、抵抗Ｒ１で生じる電圧降下が増加し、コモン電圧Ｖrcm の変動が抑制される。
【００１２】
一方、電源Ｖccの変動に基づいて、コモン電圧Ｖrcm が下降しようとすると、トランジスタＴ2 のエミッタ電流が減少する。すると、トランジスタＴ4 のエミッタ電流ＩE4が定電流であることから、トランジスタＴ1 に流れるベース電流が減少し、同トランジスタＴ1 のコレクタ電流が減少する。すると、抵抗Ｒ１で生じる電圧降下が減少し、コモン電圧Ｖrcm の変動が抑制される。従って、基準電圧Ｖcsは、電源Ｖccの変動に関わらず一定となる。
【００１３】
【発明が解決しようとする課題】
上記のようなバンドギャップバイアス回路を正常に動作させるためには、コモン電圧Ｖrcm の電位を、グランドＧＮＤ電位に対し少なくともトランジスタＴ1 ，Ｔ2 のベース・エミッタ間電圧降下ＶBE1 ，ＶBE2 分高い電位、あるいはトランジスタＴ3 ，Ｔ5 のベース・エミッタ間電圧降下ＶBE3 ，ＶBE5 分高い電位に維持する必要がある。抵抗Ｒ４，Ｒ５，Ｒ７での電圧降下を考慮すれば、実際には上記以上の電位を確保する必要がある。
【００１４】
一方、コモン電圧Ｖrcm は、電源Ｖccに対し抵抗Ｒ１での電圧降下分低い電位となる。
すると、このバンドギャップバイアス回路では、高電位側電源である電源Ｖccと低電位側電源であるグランドＧＮＤとの間に１．６Ｖ以上の電位差が必要となるため、電源Ｖccが低電圧化されるにつれて電源マージンが減少し、動作が不安定となるという問題点がある。
【００１５】
この発明の目的は、電源電圧を低電圧化しながら、安定した動作を確保し得る定電圧生成回路を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、前記負帰還回路は、前記動作電流がベースに入力されるｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作するようにした。
【００１７】
請求項２に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、前記負帰還回路は、前記動作電流が抵抗を介してベースに入力される第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタが前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作するようにした。
【００２１】
請求項３に記載の発明では、前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力する。
【００２３】
請求項４に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路は、動作電圧入力端子と低電位側電源との間に、エミッタが抵抗に接続されたｎｐｎトランジスタと、ダイオード接続されたｎｐｎトランジスタを並列に接続するとともに、互いのベースを接続して構成し、前記出力信号を前記ダイオード接続されたｎｐｎトランジスタのコレクタ電流に基づいて出力し、前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力し、前記負帰還回路は、第１ｎｐｎトランジスタのベースを前記エミッタが抵抗に接続されたｎｐｎトランジスタのコレクタに接続し、同第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタがＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作する。
【００２４】
（作用）
請求項１に記載の発明によれば、高電位側電源ＶDDと低電位側電源ＶSSとの間には、バイポーラトランジスタのベース・エミッタ間電圧降下と、ＰチャネルＭＯＳトランジスタ１０２のソース・ドレイン間電圧降下とが直列に介在される。
従って、この定電圧生成回路では、高電位側電源ＶDDが低電位側電源ＶSSに対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号Ｓが出力される。
これに加え、動作電圧が上昇しようとすると、ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００２８】
請求項２に記載の発明によれば、高電位側電源ＶDDと低電位側電源ＶSSとの間には、バイポーラトランジスタのベース・エミッタ間電圧降下と、ＰチャネルＭＯＳトランジスタ１０２のソース・ドレイン間電圧降下とが直列に介在される。
従って、この定電圧生成回路では、高電位側電源ＶDDが低電位側電源ＶSSに対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号Ｓが出力される。
これに加え、動作電圧が上昇しようとすると、第１ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大し、動作電圧の上昇が抑制される。
【００２９】
また、動作電圧が上昇しようとすると、第２ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、第２ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００３０】
請求項３に記載の発明によれば、高電位側電源から動作電圧入力端子に第２ＰチャネルＭＯＳトランジスタを介して定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流が出力される。
【００３３】
請求項４に記載の発明によれば、高電位側電源から動作電圧入力端子に第２ＰチャネルＭＯＳトランジスタを介して定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流が出力される。すると、エミッタが抵抗に接続されたｎｐｎトランジスタと、ダイオード接続されたｎｐｎトランジスタにベース電流が供給され、両トランジスタにエミッタ電流が流れる。このとき、エミッタが抵抗に接続されたｎｐｎトランジスタのエミッタ電流は定電流となる。従って、動作電圧は定電圧となり、ダイオード接続されたｎｐｎトランジスタのコレクタ電流は定電流となる。その結果、出力信号は定電圧となる。
【００３４】
しかも、動作電圧が上昇しようとすると、第１ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大し、動作電圧の上昇が抑制される。
【００３５】
また、動作電圧が上昇しようとすると、第２ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、第２ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００３６】
さらに、高電位側電源と低電位側電源との間には、ｎｐｎトランジスタのベース・エミッタ間電圧降下と、第２ＰチャネルＭＯＳトランジスタのソース・ドレイン間電圧降下とが直列に介在される。従って、この定電圧生成回路では、高電位側電源が低電位側電源に対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号が出力される。
【００３７】
【発明の実施の形態】
図２は、本発明を具体化したバンドギャップバイアス回路の一実施の形態を示す。トランジスタＴ4 ，Ｔ5 及び抵抗Ｒ５，Ｒ７，Ｒ８は、前記従来のバンドギャップバイアス回路と同様の電圧生成回路を構成するため、同一の符号を付して説明する。
【００３８】
ＰチャネルＭＯＳトランジスタＴ6 のソースは、電源Ｖccに接続され、同トランジスタＴ6 のドレインは同トランジスタＴ6 のゲート及びｎｐｎトランジスタＴ7 のコレクタに接続されるとともに、定電流源１を介してグランドＧＮＤに接続されている。
【００３９】
ＰチャネルＭＯＳトランジスタＴ8 のソースは、電源Ｖccに接続され、同トランジスタＴ8 のゲートは前記トランジスタＴ6 のゲートに接続されている。
前記トランジスタＴ7 のエミッタは抵抗Ｒ９を介してグランドＧＮＤに接続され、同トランジスタＴ7 のベース、即ちノードＮ２は前記トランジスタＴ8 のドレインに接続されている。
【００４０】
従って、前記トランジスタＴ6 ，Ｔ8 は電流源回路及びカレントミラー回路を構成し、トランジスタＴ8 には定電流源１に流れる電流Ｉ1 及びトランジスタＴ7 のコレクタ電流の和と同一値のドレイン電流が流れる。
【００４１】
前記ノードＮ２は、ｎｐｎトランジスタＴ9 のコレクタに接続されている。前記トランジスタＴ9 のエミッタは、グランドＧＮＤに接続されている。
前記ノードＮ２は、抵抗Ｒ１０を介して前記トランジスタＴ9 のベース及び前記トランジスタＴ4 のコレクタに接続されている。
【００４２】
前記ノードＮ２は、抵抗Ｒ１１を介して出力端子Ｔout に接続されるとともに、同抵抗Ｒ１１及び抵抗Ｒ７を介して前記トランジスタＴ5 のコレクタ及びベースに接続されている。前記トランジスタＴ5 のベースは抵抗Ｒ８を介して前記トランジスタＴ4 のベースに接続され、同トランジスタＴ5 のエミッタはグランドＧＮＤに接続されている。
【００４３】
前記トランジスタＴ4 は、前記トランジスタＴ5 ，Ｔ7 , Ｔ9 のｎ倍（例えば、３倍）のサイズで形成されている。
次に、上記のように構成されたバンドギャップバイアス回路の動作を説明する。
【００４４】
電源Ｖccの投入に基づいて、定電流源１に流れる電流Ｉ1 に基づく動作電流としての定電流ＩD8がトランジスタＴ8 からノードＮ２に供給される。すると、トランジスタＴ4 ，Ｔ5 にベース電流が供給され、同トランジスタＴ4 ，Ｔ5 にエミッタ電流ＩE4，ＩE5が流れる。
【００４５】
このとき、トランジスタＴ4 に流れるエミッタ電流ＩE4は、前記従来例と同様な動作で、定電流となる。また、トランジスタＴ9 には抵抗Ｒ１０を介して一定のベース電流が供給され、トランジスタＴ7 にはノードＮ２から一定のベース電流が供給される。従って、トランジスタＴ7 ，Ｔ9 には一定のコレクタ電流が流れる。
【００４６】
このような動作により、トランジスタＴ6 ，Ｔ8 のゲート電位及びノードＮ２で生成される動作電圧としてのコモン電圧Ｖrcm は定電圧となり、出力端子Ｔout から出力される出力信号Ｖcsは抵抗Ｒ１１，Ｒ７に流れる定電流に基づいて定電圧となる。
【００４７】
電源Ｖccの電圧変動あるいは周辺温度の変動等により出力電圧Ｖcsが上昇しようとすると、ノードＮ２には定電流ＩD8が供給されていることから、コモン電圧Ｖrcm が上昇しようとする。
【００４８】
すると、トランジスタＴ4 のコレクタ電流が定電流であることから、抵抗Ｒ１０を介してトランジスタＴ9 のベースに供給されるベース電流が増大して、同トランジスタＴ9 のコレクタ電流が増大し、コモン電圧Ｖrcm の上昇が抑制される。即ち、本実施の形態では、トランジスタＴ9 が負帰還回路の第１ｎｐｎトランジスタを構成している。
【００４９】
同時に、コモン電圧Ｖrcm が上昇しようとすると、トランジスタＴ7 のベース電流が増大して、同トランジスタＴ7 のコレクタ電流Ｉc7が増大する。すると、抵抗Ｒ９に流れる電流が増大して、抵抗Ｒ９の両端子間の電位差が増大することから、トランジスタＴ7 のコレクタ電位、すなわちトランジスタＴ8 のゲート電位が上昇する。
【００５０】
この結果、トランジスタＴ8 のドレイン電流が減少して、コモン電圧Ｖrcm の上昇が抑制されて、出力電圧Ｖcsの上昇が抑制される。即ち、本実施の形態では、トランジスタＴ7 が負帰還回路の第２ｎｐｎトランジスタを構成している。
【００５１】
一方、出力電圧Ｖcsが低下しようとすると、ノードＮ２には定電流ＩD8が供給されていることから、コモン電圧Ｖrcm が低下しようとする。
すると、トランジスタＴ4 のコレクタ電流が定電流であることから、抵抗Ｒ１０を介してトランジスタＴ9 のベースに供給されるベース電流が減少して、同トランジスタＴ9 のコレクタ電流が減少し、コモン電圧Ｖrcm の低下が抑制される。
【００５２】
同時に、コモン電圧Ｖrcm が低下しようとすると、トランジスタＴ7 のベース電流が減少して、同トランジスタＴ7 のコレクタ電流Ｉc7が減少する。すると、抵抗Ｒ９に流れる電流が減少して、抵抗Ｒ９の両端子間の電位差が減少することから、トランジスタＴ7 のコレクタ電位、すなわちトランジスタＴ8 のゲート電位が低下する。
【００５３】
この結果、トランジスタＴ8 のドレイン電流が増大して、コモン電圧Ｖrcm の低下が抑制されて、出力電圧Ｖcsの上昇が抑制される。
従って、トランジスタＴ7 , Ｔ9 は出力電圧Ｖcsの変動を抑制する負帰還回路として動作する。
【００５４】
上記のように構成されたバンドギャップバイアス回路では、次に示す作用効果を得ることができる。
（１）電源Ｖccの投入に基づいて、定電圧の出力信号Ｖcsを出力することができる。
（２）負帰還回路の動作により、出力信号Ｖcsの変動が抑制されるため、定電圧の出力信号Ｖcsを安定して出力することができる。
（３）電源ＶccとグランドＧＮＤとの間には、トランジスタＴ4 ，Ｔ5 ，Ｔ7 ，Ｔ9 のいずれか一つのベース・エミッタ間電圧降下と、トランジスタＴ6 ，Ｔ8 のいずれかのソース・ドレイン間電圧降下とを直列に介在させた構成とすることができる。また、トランジスタＴ6 ，Ｔ8 のソース・ドレイン間電圧降下は、トランジスタＴ4 ，Ｔ5 ，Ｔ7 ，Ｔ9 のベース・エミッタ間電圧降下に比して十分に小さな値とすることができる。
（４）従って、このバンドギャップバイアス回路では、前記従来例のバンドギャップバイアス回路を正常に動作させるための最低電源電圧に対し、ほぼｎｐｎトランジスタのベース・エミッタ間電圧降下分低い電源電圧でも安定して動作することが可能となる。
（５）このバンドギャップバイアス回路を搭載した半導体装置の電源電圧を低電圧化することができる。また、当該半導体装置を搭載した電子機器の電源電圧を低電圧化して、消費電力を低減することができる。
【００５５】
【発明の効果】
以上詳述したように、この発明は電源電圧を低電圧化しながら、安定した動作を確保し得る定電圧生成回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態のバンドギャップバイアス回路を示す回路図である。
【図３】従来のバンドギャップバイアス回路を示す回路図である。
【符号の説明】
１００ 電圧生成回路
１０１ 電流源回路
１０２ ＰチャネルＭＯＳトランジスタ
Ｉ 動作電流
Ｖ 動作電圧
Ｓ 出力信号
【発明の属する技術分野】
本発明は、低電源電圧で使用する定電圧生成回路に関するものである。
近年の携帯用電子機器では、低消費電力化を図るために、電源電圧の低電圧化が進められている。従って、このような携帯用電子機器に搭載される半導体装置も低電源電圧化され、当該半導体装置内で所定の基準電圧を生成するための定電圧生成回路においても、低電源電圧で安定して動作することが要求されている。
【０００２】
【従来の技術】
図３は、定電圧を生成するために使用される従来のバンドギャップバイアス回路を示す。ｎｐｎトランジスタＴ1 のコレクタは、抵抗Ｒ２，Ｒ１を介して電源Ｖccに接続され、同トランジスタＴ1 のエミッタはグランドＧＮＤに接続され、同トランジスタＴ1 のベースは抵抗Ｒ３を介してグランドＧＮＤに接続されている。
【０００３】
前記抵抗Ｒ１，Ｒ２間のノードＮ１は２つのｎｐｎトランジスタＴ2 ，Ｔ3 のベースにそれぞれ接続されている。前記トランジスタＴ2 のコレクタは、電源Ｖccに接続され、同トランジスタＴ2 のエミッタは、抵抗Ｒ４を介して前記トランジスタＴ1 のベース及びｎｐｎトランジスタＴ4 のコレクタに接続されている。前記トランジスタＴ4 のエミッタは、抵抗Ｒ５を介してグランドＧＮＤに接続されている。
【０００４】
前記トランジスタＴ3 のコレクタは抵抗Ｒ６を介して電源Ｖccに接続されている。前記トランジスタＴ3 のエミッタは、出力端子Ｔout に接続されるとともに、抵抗Ｒ７を介してｎｐｎトランジスタＴ5 のコレクタ及びベースに接続されている。前記トランジスタＴ5 のベースは抵抗Ｒ８を介して前記トランジスタＴ4 のベースに接続され、同トランジスタＴ5 のエミッタはグランドＧＮＤに接続されている。
【０００５】
前記トランジスタＴ1 〜Ｔ5 は、トランジスタＴ4 を除いて同一サイズで形成され、トランジスタＴ4 は、他のトランジスタのｎ倍（例えば、３倍）のサイズで形成されている。
【０００６】
このように構成されたバンドギャップバイアス回路では、電源Ｖccの投入に基づいて電源Ｖccから抵抗Ｒ１を介してトランジスタＴ2 ，Ｔ3 にベース電流が供給され、同トランジスタＴ2 ，Ｔ3 にエミッタ電流が流れる。
【０００７】
トランジスタＴ3 のエミッタ電流に基づいて、トランジスタＴ4 ，Ｔ5 にベース電流が供給され、同トランジスタＴ4 ，Ｔ5 にエミッタ電流が流れる。
このとき、トランジスタＴ4 ，Ｔ5 のサイズ差に基づいて、トランジスタＴ4 のベース・エミッタ間電圧降下ＶBE4 は、トランジスタＴ5 のベース・エミッタ間電圧降下ＶBE5 より小さくなり、抵抗Ｒ５で発生する電圧降下は、ＶBE5 とＶBE4 との電位差に相当する。
【０００８】
すると、トランジスタＴ4 のエミッタ電流ＩE4は、トランジスタＴ5 のベース・エミッタ間電圧降下ＶBE5 とトランジスタＴ4 のベース・エミッタ間電圧降下ＶBE4 との差電圧で決定される定電流となる。
【０００９】
トランジスタＴ4 のエミッタ電流ＩE4が定電流となることから、トランジスタＴ1 のベースには定電圧が供給され、トランジスタＴ2 のエミッタ電流からトランジスタＴ4 のエミッタ電流ＩE4及び抵抗Ｒ３に流れる電流を差引いた定電流がベース電流として供給される。
【００１０】
すると、トランジスタＴ1 のコレクタ電流は定電流となり、ノードＮ１で生成されるコモン電圧Ｖrcm は定電圧となる。この結果、トランジスタＴ3 に流れるエミッタ電流ＩE3が定電流となり、出力端子Ｔout から出力される出力電圧Ｖcsは各抵抗の抵抗値で設定される定電圧となる。
【００１１】
電源Ｖccの変動に基づいて、コモン電圧Ｖrcm が上昇しようとすると、トランジスタＴ2 のエミッタ電流が増加する。すると、トランジスタＴ4 のエミッタ電流ＩE4が定電流であることから、トランジスタＴ1 に流れるベース電流が増加し、同トランジスタＴ1 のコレクタ電流が増加する。すると、抵抗Ｒ１で生じる電圧降下が増加し、コモン電圧Ｖrcm の変動が抑制される。
【００１２】
一方、電源Ｖccの変動に基づいて、コモン電圧Ｖrcm が下降しようとすると、トランジスタＴ2 のエミッタ電流が減少する。すると、トランジスタＴ4 のエミッタ電流ＩE4が定電流であることから、トランジスタＴ1 に流れるベース電流が減少し、同トランジスタＴ1 のコレクタ電流が減少する。すると、抵抗Ｒ１で生じる電圧降下が減少し、コモン電圧Ｖrcm の変動が抑制される。従って、基準電圧Ｖcsは、電源Ｖccの変動に関わらず一定となる。
【００１３】
【発明が解決しようとする課題】
上記のようなバンドギャップバイアス回路を正常に動作させるためには、コモン電圧Ｖrcm の電位を、グランドＧＮＤ電位に対し少なくともトランジスタＴ1 ，Ｔ2 のベース・エミッタ間電圧降下ＶBE1 ，ＶBE2 分高い電位、あるいはトランジスタＴ3 ，Ｔ5 のベース・エミッタ間電圧降下ＶBE3 ，ＶBE5 分高い電位に維持する必要がある。抵抗Ｒ４，Ｒ５，Ｒ７での電圧降下を考慮すれば、実際には上記以上の電位を確保する必要がある。
【００１４】
一方、コモン電圧Ｖrcm は、電源Ｖccに対し抵抗Ｒ１での電圧降下分低い電位となる。
すると、このバンドギャップバイアス回路では、高電位側電源である電源Ｖccと低電位側電源であるグランドＧＮＤとの間に１．６Ｖ以上の電位差が必要となるため、電源Ｖccが低電圧化されるにつれて電源マージンが減少し、動作が不安定となるという問題点がある。
【００１５】
この発明の目的は、電源電圧を低電圧化しながら、安定した動作を確保し得る定電圧生成回路を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、前記負帰還回路は、前記動作電流がベースに入力されるｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作するようにした。
【００１７】
請求項２に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、前記負帰還回路は、前記動作電流が抵抗を介してベースに入力される第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタが前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作するようにした。
【００２１】
請求項３に記載の発明では、前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力する。
【００２３】
請求項４に記載の発明では、動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路とを備えた定電圧生成回路であって、前記電圧生成回路は、動作電圧入力端子と低電位側電源との間に、エミッタが抵抗に接続されたｎｐｎトランジスタと、ダイオード接続されたｎｐｎトランジスタを並列に接続するとともに、互いのベースを接続して構成し、前記出力信号を前記ダイオード接続されたｎｐｎトランジスタのコレクタ電流に基づいて出力し、前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力し、前記負帰還回路は、第１ｎｐｎトランジスタのベースを前記エミッタが抵抗に接続されたｎｐｎトランジスタのコレクタに接続し、同第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタがＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作する。
【００２４】
（作用）
請求項１に記載の発明によれば、高電位側電源ＶDDと低電位側電源ＶSSとの間には、バイポーラトランジスタのベース・エミッタ間電圧降下と、ＰチャネルＭＯＳトランジスタ１０２のソース・ドレイン間電圧降下とが直列に介在される。
従って、この定電圧生成回路では、高電位側電源ＶDDが低電位側電源ＶSSに対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号Ｓが出力される。
これに加え、動作電圧が上昇しようとすると、ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００２８】
請求項２に記載の発明によれば、高電位側電源ＶDDと低電位側電源ＶSSとの間には、バイポーラトランジスタのベース・エミッタ間電圧降下と、ＰチャネルＭＯＳトランジスタ１０２のソース・ドレイン間電圧降下とが直列に介在される。
従って、この定電圧生成回路では、高電位側電源ＶDDが低電位側電源ＶSSに対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号Ｓが出力される。
これに加え、動作電圧が上昇しようとすると、第１ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大し、動作電圧の上昇が抑制される。
【００２９】
また、動作電圧が上昇しようとすると、第２ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、第２ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００３０】
請求項３に記載の発明によれば、高電位側電源から動作電圧入力端子に第２ＰチャネルＭＯＳトランジスタを介して定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流が出力される。
【００３３】
請求項４に記載の発明によれば、高電位側電源から動作電圧入力端子に第２ＰチャネルＭＯＳトランジスタを介して定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流が出力される。すると、エミッタが抵抗に接続されたｎｐｎトランジスタと、ダイオード接続されたｎｐｎトランジスタにベース電流が供給され、両トランジスタにエミッタ電流が流れる。このとき、エミッタが抵抗に接続されたｎｐｎトランジスタのエミッタ電流は定電流となる。従って、動作電圧は定電圧となり、ダイオード接続されたｎｐｎトランジスタのコレクタ電流は定電流となる。その結果、出力信号は定電圧となる。
【００３４】
しかも、動作電圧が上昇しようとすると、第１ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大し、動作電圧の上昇が抑制される。
【００３５】
また、動作電圧が上昇しようとすると、第２ｎｐｎトランジスタのベースに供給される電流が増大して、同トランジスタのコレクタ電流が増大する。すると、抵抗に流れる電流が増大して、該抵抗の両端子間の電位差が増大することから、第２ｎｐｎトランジスタのコレクタ電位、すなわちＰチャネルＭＯＳトランジスタのゲート電位が上昇する。従って、ＰチャネルＭＯＳトランジスタのドレイン電流、すなわち電流源回路から出力される動作電流が減少され、動作電圧の上昇が抑制される。
【００３６】
さらに、高電位側電源と低電位側電源との間には、ｎｐｎトランジスタのベース・エミッタ間電圧降下と、第２ＰチャネルＭＯＳトランジスタのソース・ドレイン間電圧降下とが直列に介在される。従って、この定電圧生成回路では、高電位側電源が低電位側電源に対してほぼバイポーラトランジスタのベース・エミッタ間電圧降下分高い電位であれば、正常に出力信号が出力される。
【００３７】
【発明の実施の形態】
図２は、本発明を具体化したバンドギャップバイアス回路の一実施の形態を示す。トランジスタＴ4 ，Ｔ5 及び抵抗Ｒ５，Ｒ７，Ｒ８は、前記従来のバンドギャップバイアス回路と同様の電圧生成回路を構成するため、同一の符号を付して説明する。
【００３８】
ＰチャネルＭＯＳトランジスタＴ6 のソースは、電源Ｖccに接続され、同トランジスタＴ6 のドレインは同トランジスタＴ6 のゲート及びｎｐｎトランジスタＴ7 のコレクタに接続されるとともに、定電流源１を介してグランドＧＮＤに接続されている。
【００３９】
ＰチャネルＭＯＳトランジスタＴ8 のソースは、電源Ｖccに接続され、同トランジスタＴ8 のゲートは前記トランジスタＴ6 のゲートに接続されている。
前記トランジスタＴ7 のエミッタは抵抗Ｒ９を介してグランドＧＮＤに接続され、同トランジスタＴ7 のベース、即ちノードＮ２は前記トランジスタＴ8 のドレインに接続されている。
【００４０】
従って、前記トランジスタＴ6 ，Ｔ8 は電流源回路及びカレントミラー回路を構成し、トランジスタＴ8 には定電流源１に流れる電流Ｉ1 及びトランジスタＴ7 のコレクタ電流の和と同一値のドレイン電流が流れる。
【００４１】
前記ノードＮ２は、ｎｐｎトランジスタＴ9 のコレクタに接続されている。前記トランジスタＴ9 のエミッタは、グランドＧＮＤに接続されている。
前記ノードＮ２は、抵抗Ｒ１０を介して前記トランジスタＴ9 のベース及び前記トランジスタＴ4 のコレクタに接続されている。
【００４２】
前記ノードＮ２は、抵抗Ｒ１１を介して出力端子Ｔout に接続されるとともに、同抵抗Ｒ１１及び抵抗Ｒ７を介して前記トランジスタＴ5 のコレクタ及びベースに接続されている。前記トランジスタＴ5 のベースは抵抗Ｒ８を介して前記トランジスタＴ4 のベースに接続され、同トランジスタＴ5 のエミッタはグランドＧＮＤに接続されている。
【００４３】
前記トランジスタＴ4 は、前記トランジスタＴ5 ，Ｔ7 , Ｔ9 のｎ倍（例えば、３倍）のサイズで形成されている。
次に、上記のように構成されたバンドギャップバイアス回路の動作を説明する。
【００４４】
電源Ｖccの投入に基づいて、定電流源１に流れる電流Ｉ1 に基づく動作電流としての定電流ＩD8がトランジスタＴ8 からノードＮ２に供給される。すると、トランジスタＴ4 ，Ｔ5 にベース電流が供給され、同トランジスタＴ4 ，Ｔ5 にエミッタ電流ＩE4，ＩE5が流れる。
【００４５】
このとき、トランジスタＴ4 に流れるエミッタ電流ＩE4は、前記従来例と同様な動作で、定電流となる。また、トランジスタＴ9 には抵抗Ｒ１０を介して一定のベース電流が供給され、トランジスタＴ7 にはノードＮ２から一定のベース電流が供給される。従って、トランジスタＴ7 ，Ｔ9 には一定のコレクタ電流が流れる。
【００４６】
このような動作により、トランジスタＴ6 ，Ｔ8 のゲート電位及びノードＮ２で生成される動作電圧としてのコモン電圧Ｖrcm は定電圧となり、出力端子Ｔout から出力される出力信号Ｖcsは抵抗Ｒ１１，Ｒ７に流れる定電流に基づいて定電圧となる。
【００４７】
電源Ｖccの電圧変動あるいは周辺温度の変動等により出力電圧Ｖcsが上昇しようとすると、ノードＮ２には定電流ＩD8が供給されていることから、コモン電圧Ｖrcm が上昇しようとする。
【００４８】
すると、トランジスタＴ4 のコレクタ電流が定電流であることから、抵抗Ｒ１０を介してトランジスタＴ9 のベースに供給されるベース電流が増大して、同トランジスタＴ9 のコレクタ電流が増大し、コモン電圧Ｖrcm の上昇が抑制される。即ち、本実施の形態では、トランジスタＴ9 が負帰還回路の第１ｎｐｎトランジスタを構成している。
【００４９】
同時に、コモン電圧Ｖrcm が上昇しようとすると、トランジスタＴ7 のベース電流が増大して、同トランジスタＴ7 のコレクタ電流Ｉc7が増大する。すると、抵抗Ｒ９に流れる電流が増大して、抵抗Ｒ９の両端子間の電位差が増大することから、トランジスタＴ7 のコレクタ電位、すなわちトランジスタＴ8 のゲート電位が上昇する。
【００５０】
この結果、トランジスタＴ8 のドレイン電流が減少して、コモン電圧Ｖrcm の上昇が抑制されて、出力電圧Ｖcsの上昇が抑制される。即ち、本実施の形態では、トランジスタＴ7 が負帰還回路の第２ｎｐｎトランジスタを構成している。
【００５１】
一方、出力電圧Ｖcsが低下しようとすると、ノードＮ２には定電流ＩD8が供給されていることから、コモン電圧Ｖrcm が低下しようとする。
すると、トランジスタＴ4 のコレクタ電流が定電流であることから、抵抗Ｒ１０を介してトランジスタＴ9 のベースに供給されるベース電流が減少して、同トランジスタＴ9 のコレクタ電流が減少し、コモン電圧Ｖrcm の低下が抑制される。
【００５２】
同時に、コモン電圧Ｖrcm が低下しようとすると、トランジスタＴ7 のベース電流が減少して、同トランジスタＴ7 のコレクタ電流Ｉc7が減少する。すると、抵抗Ｒ９に流れる電流が減少して、抵抗Ｒ９の両端子間の電位差が減少することから、トランジスタＴ7 のコレクタ電位、すなわちトランジスタＴ8 のゲート電位が低下する。
【００５３】
この結果、トランジスタＴ8 のドレイン電流が増大して、コモン電圧Ｖrcm の低下が抑制されて、出力電圧Ｖcsの上昇が抑制される。
従って、トランジスタＴ7 , Ｔ9 は出力電圧Ｖcsの変動を抑制する負帰還回路として動作する。
【００５４】
上記のように構成されたバンドギャップバイアス回路では、次に示す作用効果を得ることができる。
（１）電源Ｖccの投入に基づいて、定電圧の出力信号Ｖcsを出力することができる。
（２）負帰還回路の動作により、出力信号Ｖcsの変動が抑制されるため、定電圧の出力信号Ｖcsを安定して出力することができる。
（３）電源ＶccとグランドＧＮＤとの間には、トランジスタＴ4 ，Ｔ5 ，Ｔ7 ，Ｔ9 のいずれか一つのベース・エミッタ間電圧降下と、トランジスタＴ6 ，Ｔ8 のいずれかのソース・ドレイン間電圧降下とを直列に介在させた構成とすることができる。また、トランジスタＴ6 ，Ｔ8 のソース・ドレイン間電圧降下は、トランジスタＴ4 ，Ｔ5 ，Ｔ7 ，Ｔ9 のベース・エミッタ間電圧降下に比して十分に小さな値とすることができる。
（４）従って、このバンドギャップバイアス回路では、前記従来例のバンドギャップバイアス回路を正常に動作させるための最低電源電圧に対し、ほぼｎｐｎトランジスタのベース・エミッタ間電圧降下分低い電源電圧でも安定して動作することが可能となる。
（５）このバンドギャップバイアス回路を搭載した半導体装置の電源電圧を低電圧化することができる。また、当該半導体装置を搭載した電子機器の電源電圧を低電圧化して、消費電力を低減することができる。
【００５５】
【発明の効果】
以上詳述したように、この発明は電源電圧を低電圧化しながら、安定した動作を確保し得る定電圧生成回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態のバンドギャップバイアス回路を示す回路図である。
【図３】従来のバンドギャップバイアス回路を示す回路図である。
【符号の説明】
１００ 電圧生成回路
１０１ 電流源回路
１０２ ＰチャネルＭＯＳトランジスタ
Ｉ 動作電流
Ｖ 動作電圧
Ｓ 出力信号
Claims (4)
- 動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、
前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、
前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路と
を備えた定電圧生成回路であって、
前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、
前記負帰還回路は、前記動作電流がベースに入力されるｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、動作電圧の上昇に基づいて前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作することを特徴とする定電圧生成回路。 - 動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、
前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、
前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路と
を備えた定電圧生成回路であって、
前記電圧生成回路及び負帰還回路の動作電圧入力端子と低電位側電源との間には、バイポーラトランジスタのベース・エミッタ間電圧降下を１段のみ介在させ、前記動作電圧入力端子と高電位側電源との間には、前記電流源回路の出力素子としてＰチャネルＭＯＳトランジスタを接続し、
前記負帰還回路は、前記動作電流が抵抗を介してベースに入力される第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、
動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタが前記ＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作することを特徴とする定電圧生成回路。 - 前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力することを特徴とする請求項１又は２に記載の定電圧生成回路。
- 動作電流及び動作電圧の供給に基づいて、バイポーラトランジスタのバンドギャップバイアスに基づく定電圧を出力信号として出力する電圧生成回路と、
前記電圧生成回路に、前記動作電流及び動作電圧を供給する電流源回路と、
前記出力信号の電圧変動に基づく前記動作電圧の変動を検出して、該動作電圧の変動を抑制するように前記動作電流を制御する負帰還回路と
を備えた定電圧生成回路であって、
前記電圧生成回路は、動作電圧入力端子と低電位側電源との間に、エミッタが抵抗に接続されたｎｐｎトランジスタと、ダイオード接続されたｎｐｎトランジスタを並列に接続するとともに、互いのベースを接続して構成し、前記出力信号を前記ダイオード接続されたｎｐｎトランジスタのコレクタ電流に基づいて出力し、
前記電流源回路は、ゲートを互いに接続した一対の第１及び第２ＰチャネルＭＯＳトランジスタのソースを高電位側電源に接続し、前記第１ＰチャネルＭＯＳトランジスタのドレインをゲートに接続するとともに定電流源を介して低電位側電源に接続したカレントミラー回路で構成し、前記第２ＰチャネルＭＯＳトランジスタのドレインから前記定電流源及び第２ｎｐｎトランジスタのコレクタ電流に基づいた動作電流を出力し、
前記負帰還回路は、第１ｎｐｎトランジスタのベースを前記エミッタが抵抗に接続されたｎｐｎトランジスタのコレクタに接続し、同第１ｎｐｎトランジスタのコレクタを前記動作電圧入力端子に接続するとともに、同第１ｎｐｎトランジスタのエミッタを低電位側電源に接続し、
前記動作電流がベースに入力される第２ｎｐｎトランジスタのコレクタを前記ＰチャネルＭＯＳトランジスタのゲートに接続し、同第２ｎｐｎトランジスタのエミッタを抵抗を介して低電位側電源に接続して構成し、
動作電圧の上昇に基づいて、第１ｎｐｎトランジスタが同第１ｎｐｎトランジスタのコレクタ電流を増大させて前記動作電圧を低下させるように動作するとともに、第２ｎｐｎトランジスタがＰチャネルＭＯＳトランジスタのドレイン電流を減少させて前記動作電圧を低下させるように動作することを特徴とする定電圧生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15319498A JP4299381B2 (ja) | 1998-06-02 | 1998-06-02 | 定電圧生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15319498A JP4299381B2 (ja) | 1998-06-02 | 1998-06-02 | 定電圧生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345034A JPH11345034A (ja) | 1999-12-14 |
| JP4299381B2 true JP4299381B2 (ja) | 2009-07-22 |
Family
ID=15557109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15319498A Expired - Fee Related JP4299381B2 (ja) | 1998-06-02 | 1998-06-02 | 定電圧生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4299381B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107272818B (zh) * | 2017-06-27 | 2019-04-02 | 福建省福芯电子科技有限公司 | 一种高压带隙基准电路结构 |
-
1998
- 1998-06-02 JP JP15319498A patent/JP4299381B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345034A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US6661713B1 (en) | Bandgap reference circuit | |
| US5594382A (en) | Constant voltage circuit | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| EP3828662B1 (en) | A bandgap reference circuit, corresponding device and method | |
| US6016050A (en) | Start-up and bias circuit | |
| JP4476323B2 (ja) | 基準電圧発生回路 | |
| US6927622B2 (en) | Current source | |
| US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
| JP4689126B2 (ja) | 電子回路 | |
| US6118263A (en) | Current generator circuitry with zero-current shutdown state | |
| JP4299381B2 (ja) | 定電圧生成回路 | |
| US6285245B1 (en) | Constant voltage generating circuit | |
| US5966006A (en) | Voltage regulator generating a predetermined temperature-stable voltage | |
| JP2009093446A (ja) | 電圧制御回路 | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| JP4852435B2 (ja) | 定電流源 | |
| US6806770B2 (en) | Operational amplifier | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH08185236A (ja) | 基準電圧生成回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| US4374356A (en) | Constant voltage circuit | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JP2022142904A (ja) | 基準電圧発生回路 | |
| JP2003015754A (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |