JPH05173656A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH05173656A JPH05173656A JP33834191A JP33834191A JPH05173656A JP H05173656 A JPH05173656 A JP H05173656A JP 33834191 A JP33834191 A JP 33834191A JP 33834191 A JP33834191 A JP 33834191A JP H05173656 A JPH05173656 A JP H05173656A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- constant current
- transistor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】ＥＣＬ回路の定電流源をなすトランジスタにバ
イアス電圧として基準電圧を供給する場合などに使用さ
れる基準電圧発生回路に関し、温度依存性を小さくし、
温度変化に対して電圧変化の極力小さい基準電圧を得
る。 【構成】ｎＭＯＳトランジスタ３７を抵抗素子として使
用し、温度が上昇した場合、ｎＭＯＳトランジスタ３７
のオン抵抗値が高くなることを利用して基準電圧Ｖref
の電圧変化を極力小さくする。
イアス電圧として基準電圧を供給する場合などに使用さ
れる基準電圧発生回路に関し、温度依存性を小さくし、
温度変化に対して電圧変化の極力小さい基準電圧を得
る。 【構成】ｎＭＯＳトランジスタ３７を抵抗素子として使
用し、温度が上昇した場合、ｎＭＯＳトランジスタ３７
のオン抵抗値が高くなることを利用して基準電圧Ｖref
の電圧変化を極力小さくする。
Description
【０００１】
【産業上の利用分野】本発明はＥＣＬ回路の定電流源を
なすトランジスタにバイアス電圧として基準電圧を供給
する場合などに使用して好適な基準電圧発生回路に関す
る。
なすトランジスタにバイアス電圧として基準電圧を供給
する場合などに使用して好適な基準電圧発生回路に関す
る。
【０００２】
【従来の技術】図８は、ＢiＣＭＯＳメモリの入力回路
を示す回路図であり、定電流源をなすトランジスタにバ
イアス電圧として基準電圧を供給するように構成された
ＥＣＬ回路の一例である。
を示す回路図であり、定電流源をなすトランジスタにバ
イアス電圧として基準電圧を供給するように構成された
ＥＣＬ回路の一例である。
【０００３】図中、１は入力信号ＩＮが入力される入力
端子、２、３は差動対をなすＮＰＮトランジスタ、４は
スレッショルド電圧を決定する参照電圧Ｖrが入力され
る参照電圧入力端子である。
端子、２、３は差動対をなすＮＰＮトランジスタ、４は
スレッショルド電圧を決定する参照電圧Ｖrが入力され
る参照電圧入力端子である。
【０００４】また、５は正の電源電圧ＶPを供給する電
源線、６、７は差動対をなすＮＰＮトランジスタ２、３
の負荷抵抗、８は正相出力信号ＯＵＴが出力される正相
出力端子、９は逆相出力信号ＯＵＴバーが出力される逆
相出力端子、１０は定電流源をなすｎＭＯＳトランジス
タである。
源線、６、７は差動対をなすＮＰＮトランジスタ２、３
の負荷抵抗、８は正相出力信号ＯＵＴが出力される正相
出力端子、９は逆相出力信号ＯＵＴバーが出力される逆
相出力端子、１０は定電流源をなすｎＭＯＳトランジス
タである。
【０００５】また、１１は制御信号ＳCが入力される制
御信号入力端子、１２はｎＭＯＳトランジスタ１０のゲ
ートに印加すべき基準電圧Ｖrefが入力される基準電圧
入力端子、１３はｐＭＯＳトランジスタ、１４はｎＭＯ
Ｓトランジスタである。
御信号入力端子、１２はｎＭＯＳトランジスタ１０のゲ
ートに印加すべき基準電圧Ｖrefが入力される基準電圧
入力端子、１３はｐＭＯＳトランジスタ、１４はｎＭＯ
Ｓトランジスタである。
【０００６】かかるＥＣＬ回路においては、制御信号Ｓ
C＝Ｌレベルの場合、ｐＭＯＳトランジスタ１３＝Ｏ
Ｎ、ｎＭＯＳトランジスタ１４＝ＯＦＦとなり、ｎＭＯ
Ｓトランジスタ１０のゲートに基準電圧Ｖrefが印加さ
れ、ｎＭＯＳトランジスタ１０＝ＯＮとなり、ＮＰＮト
ランジスタ２、３が活性化される。
C＝Ｌレベルの場合、ｐＭＯＳトランジスタ１３＝Ｏ
Ｎ、ｎＭＯＳトランジスタ１４＝ＯＦＦとなり、ｎＭＯ
Ｓトランジスタ１０のゲートに基準電圧Ｖrefが印加さ
れ、ｎＭＯＳトランジスタ１０＝ＯＮとなり、ＮＰＮト
ランジスタ２、３が活性化される。
【０００７】他方、制御信号ＳC＝Ｈレベルの場合、ｐ
ＭＯＳトランジスタ１３＝ＯＦＦ、ｎＭＯＳトランジス
タ１４＝ＯＮとなり、ｎＭＯＳトランジスタ１０のゲー
トはｎＭＯＳトランジスタ１４を介して接地されるの
で、ｎＭＯＳトランジスタ１０＝ＯＦＦとなり、ＮＰＮ
トランジスタ２、３は不活性とされる。
ＭＯＳトランジスタ１３＝ＯＦＦ、ｎＭＯＳトランジス
タ１４＝ＯＮとなり、ｎＭＯＳトランジスタ１０のゲー
トはｎＭＯＳトランジスタ１４を介して接地されるの
で、ｎＭＯＳトランジスタ１０＝ＯＦＦとなり、ＮＰＮ
トランジスタ２、３は不活性とされる。
【０００８】ここに、従来、基準電圧Ｖrefを発生する
基準電圧発生回路として、図９にその回路図を示すよう
なものが使用されていた。図中、１５は定電流源回路、
１６はクランプ回路であり、１７はダイオード接続され
たＮＰＮトランジスタ、１８はダイオード接続されたｎ
ＭＯＳトランジスタである。
基準電圧発生回路として、図９にその回路図を示すよう
なものが使用されていた。図中、１５は定電流源回路、
１６はクランプ回路であり、１７はダイオード接続され
たＮＰＮトランジスタ、１８はダイオード接続されたｎ
ＭＯＳトランジスタである。
【０００９】また、１９は電源電圧ＶPを供給する電源
線、２０はエミッタフォロア回路を構成するＮＰＮトラ
ンジスタ、２１は同じく定電流源、２２は基準電圧Ｖre
fが出力される基準電圧出力端子である。
線、２０はエミッタフォロア回路を構成するＮＰＮトラ
ンジスタ、２１は同じく定電流源、２２は基準電圧Ｖre
fが出力される基準電圧出力端子である。
【００１０】かかる基準電圧発生回路においては、ノー
ド２３の電圧＝ＮＰＮトランジスタ１７のベース・エミ
ッタ間電圧＋ノード２４の電圧となるが、ＮＰＮトラン
ジスタ１７のベース・エミッタ間電圧＝ＮＰＮトランジ
スタ２０のベース・エミッタ間電圧であるから、基準電
圧Ｖref＝ノード２４の電圧となる。
ド２３の電圧＝ＮＰＮトランジスタ１７のベース・エミ
ッタ間電圧＋ノード２４の電圧となるが、ＮＰＮトラン
ジスタ１７のベース・エミッタ間電圧＝ＮＰＮトランジ
スタ２０のベース・エミッタ間電圧であるから、基準電
圧Ｖref＝ノード２４の電圧となる。
【００１１】ここに、定電流源回路１５は、例えば、図
１０にその回路図を示すように構成される。図中、２５
は電源電圧ＶPを供給する電源線、２６〜２８はＮＰＮ
トランジスタ、２９〜３２は抵抗、３３、３４はカレン
トミラー回路をなすｐＭＯＳトランジスタである。
１０にその回路図を示すように構成される。図中、２５
は電源電圧ＶPを供給する電源線、２６〜２８はＮＰＮ
トランジスタ、２９〜３２は抵抗、３３、３４はカレン
トミラー回路をなすｐＭＯＳトランジスタである。
【００１２】かかる定電流源回路１５においては、ノー
ド３５の電圧＝ＮＰＮトランジスタ２６のベース・エミ
ッタ間電圧となるが、このＮＰＮトランジスタ２６のベ
ース・エミッタ間電圧は、電源電圧ＶPが変動したとし
ても、一定値を保持するので、抵抗３１に流れる電流は
定電流となる。即ち、抵抗３０、３１に流れる電流は、
電源電圧ＶPの変動に関わらず、定電流となる。
ド３５の電圧＝ＮＰＮトランジスタ２６のベース・エミ
ッタ間電圧となるが、このＮＰＮトランジスタ２６のベ
ース・エミッタ間電圧は、電源電圧ＶPが変動したとし
ても、一定値を保持するので、抵抗３１に流れる電流は
定電流となる。即ち、抵抗３０、３１に流れる電流は、
電源電圧ＶPの変動に関わらず、定電流となる。
【００１３】この結果、ノード３６の電圧は定電圧とな
り、抵抗３２に流れる電流は定電流となる。即ち、ｐＭ
ＯＳトランジスタ３３のソース・ドレイン間に流れる電
流は定電流となる。
り、抵抗３２に流れる電流は定電流となる。即ち、ｐＭ
ＯＳトランジスタ３３のソース・ドレイン間に流れる電
流は定電流となる。
【００１４】ここに、ｐＭＯＳトランジスタ３３、３４
はカレント・ミラー回路を構成しているので、ｐＭＯＳ
トランジスタ３４のソース・ドレイン間には、ｐＭＯＳ
トランジスタ３３のソース・ドレイン間に流れる電流と
同一値の電流が流れることになる。このようにして、こ
の定電流源回路１５においては、定電流Ｉconstを得る
ことができる。
はカレント・ミラー回路を構成しているので、ｐＭＯＳ
トランジスタ３４のソース・ドレイン間には、ｐＭＯＳ
トランジスタ３３のソース・ドレイン間に流れる電流と
同一値の電流が流れることになる。このようにして、こ
の定電流源回路１５においては、定電流Ｉconstを得る
ことができる。
【００１５】
【発明が解決しようとする課題】しかし、この定電流源
回路１５においては、温度が上昇すると、ＮＰＮトラン
ジスタ２６のベース・エミッタ間電圧は低くなるので、
抵抗３０、３１に流れる電流が小さくなり、ノード３６
の電圧が低下する結果、抵抗３２に流れる電流も小さく
なり、ｐＭＯＳトランジスタ３４に流れる電流Ｉconst
も小さくなる。
回路１５においては、温度が上昇すると、ＮＰＮトラン
ジスタ２６のベース・エミッタ間電圧は低くなるので、
抵抗３０、３１に流れる電流が小さくなり、ノード３６
の電圧が低下する結果、抵抗３２に流れる電流も小さく
なり、ｐＭＯＳトランジスタ３４に流れる電流Ｉconst
も小さくなる。
【００１６】このように、定電流源回路１５から出力さ
れる電流Ｉconstが小さくなると、図９に示す基準電圧
発生回路においては、ノード２３の電圧が下がり、基準
電圧Ｖrefが下がってしまう。
れる電流Ｉconstが小さくなると、図９に示す基準電圧
発生回路においては、ノード２３の電圧が下がり、基準
電圧Ｖrefが下がってしまう。
【００１７】本発明は、かかる点に鑑み、温度依存性を
小さくし、温度変化に対して電圧変化の極力小さい基準
電圧を得ることができるようにした基準電圧発生回路を
提供することを目的とする。
小さくし、温度変化に対して電圧変化の極力小さい基準
電圧を得ることができるようにした基準電圧発生回路を
提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明中、第１の発明に
よる基準電圧発生回路は、温度上昇に対応して電流値が
小さくなる特性を有する定電流源回路の下流側にクラン
プ回路を接続し、前記定電流源回路と前記クランプ回路
との接続点に基準電圧を得るように構成される基準電圧
発生回路を改良するものであって、前記クランプ回路
は、その電流路にＭＯＳトランジスタからなる抵抗素子
を直列に接続して構成するというものである。
よる基準電圧発生回路は、温度上昇に対応して電流値が
小さくなる特性を有する定電流源回路の下流側にクラン
プ回路を接続し、前記定電流源回路と前記クランプ回路
との接続点に基準電圧を得るように構成される基準電圧
発生回路を改良するものであって、前記クランプ回路
は、その電流路にＭＯＳトランジスタからなる抵抗素子
を直列に接続して構成するというものである。
【００１９】また、本発明中、第２の発明による基準電
圧発生回路は、温度上昇に対応して電流値が小さくなる
特性を有する定電流源回路の下流側にクランプ回路を接
続すると共に、前記定電流源回路と前記クランプ回路と
の接続点をエミッタフォロア回路を構成するＮＰＮトラ
ンジスタのベースに接続し、このＮＰＮトランジスタの
エミッタに基準電圧を得るように構成される基準電圧発
生回路を改良するものであって、前記クランプ回路は、
その電流路にＭＯＳトランジスタからなる抵抗素子を直
列に接続して構成するというものである。
圧発生回路は、温度上昇に対応して電流値が小さくなる
特性を有する定電流源回路の下流側にクランプ回路を接
続すると共に、前記定電流源回路と前記クランプ回路と
の接続点をエミッタフォロア回路を構成するＮＰＮトラ
ンジスタのベースに接続し、このＮＰＮトランジスタの
エミッタに基準電圧を得るように構成される基準電圧発
生回路を改良するものであって、前記クランプ回路は、
その電流路にＭＯＳトランジスタからなる抵抗素子を直
列に接続して構成するというものである。
【００２０】また、本発明中、第３の発明による基準電
圧発生回路も、温度上昇に対応して電流値が小さくなる
特性を有する定電流源回路の下流側にクランプ回路を接
続すると共に、前記定電流源回路と前記クランプ回路と
の接続点をエミッタフォロア回路を構成するＮＰＮトラ
ンジスタのベースに接続し、このＮＰＮトランジスタの
エミッタに基準電圧を得るように構成される基準電圧発
生回路を改良するものであって、前記エミッタフォロア
回路は、前記ＮＰＮトランジスタのエミッタ側に第１の
ｎＭＯＳトランジスタを設けて構成し、前記クランプ回
路は、ゲートを前記第１のｎＭＯＳトランジスタのドレ
インに接続し、前記第１のｎＭＯＳトランジスタと共に
カレントミラー回路をなす第２のｎＭＯＳトランジスタ
を設けて構成するというものである。
圧発生回路も、温度上昇に対応して電流値が小さくなる
特性を有する定電流源回路の下流側にクランプ回路を接
続すると共に、前記定電流源回路と前記クランプ回路と
の接続点をエミッタフォロア回路を構成するＮＰＮトラ
ンジスタのベースに接続し、このＮＰＮトランジスタの
エミッタに基準電圧を得るように構成される基準電圧発
生回路を改良するものであって、前記エミッタフォロア
回路は、前記ＮＰＮトランジスタのエミッタ側に第１の
ｎＭＯＳトランジスタを設けて構成し、前記クランプ回
路は、ゲートを前記第１のｎＭＯＳトランジスタのドレ
インに接続し、前記第１のｎＭＯＳトランジスタと共に
カレントミラー回路をなす第２のｎＭＯＳトランジスタ
を設けて構成するというものである。
【００２１】
【作用】本発明中、第１の発明においては、温度が上昇
した場合、抵抗素子をなすＭＯＳトランジスタのオン抵
抗値が高くなる。したがって、温度上昇により定電流源
回路の電流が小さくなった場合であっても、定電流源回
路とクランプ回路との接続点の電圧、即ち、基準電圧の
変化を極力小さくすることができる。
した場合、抵抗素子をなすＭＯＳトランジスタのオン抵
抗値が高くなる。したがって、温度上昇により定電流源
回路の電流が小さくなった場合であっても、定電流源回
路とクランプ回路との接続点の電圧、即ち、基準電圧の
変化を極力小さくすることができる。
【００２２】また、第２の発明においても、温度が上昇
した場合、抵抗素子をなすＭＯＳトランジスタのオン抵
抗値が高くなる。したがって、温度上昇により定電流源
回路の電流が小さくなった場合であっても、定電流源回
路とクランプ回路との接続点の電圧変化を極力小さく抑
え、基準電圧の変化を極力小さくすることができる。
した場合、抵抗素子をなすＭＯＳトランジスタのオン抵
抗値が高くなる。したがって、温度上昇により定電流源
回路の電流が小さくなった場合であっても、定電流源回
路とクランプ回路との接続点の電圧変化を極力小さく抑
え、基準電圧の変化を極力小さくすることができる。
【００２３】また、第３の発明においては、温度が上昇
した場合、第２のｎＭＯＳトランジスタのオン抵抗値が
高くなる。したがって、温度の上昇により定電流源回路
の電流が小さくなった場合であっても、定電流源回路と
クランプ回路との接続点の電圧変化を極力小さく抑え、
基準電圧の変化を極力小さくすることができる。
した場合、第２のｎＭＯＳトランジスタのオン抵抗値が
高くなる。したがって、温度の上昇により定電流源回路
の電流が小さくなった場合であっても、定電流源回路と
クランプ回路との接続点の電圧変化を極力小さく抑え、
基準電圧の変化を極力小さくすることができる。
【００２４】
【実施例】以下、図１〜図７を参照して本発明の第１実
施例〜第７実施例について説明する。なお、図１〜図７
において、図９に対応する部分には同一符号を付し、そ
の重複説明は省略する。
施例〜第７実施例について説明する。なお、図１〜図７
において、図９に対応する部分には同一符号を付し、そ
の重複説明は省略する。
【００２５】第１実施例・・図１ 図１は本発明の第１実施例を示す回路図であり、この第
１実施例は、定電流源回路１５と、ｎＭＯＳトランジス
タ１８、３７と、基準電圧出力端子２２とを設けて構成
されており、ｎＭＯＳトランジスタ１８、３７でクラン
プ回路が構成されている。
１実施例は、定電流源回路１５と、ｎＭＯＳトランジス
タ１８、３７と、基準電圧出力端子２２とを設けて構成
されており、ｎＭＯＳトランジスタ１８、３７でクラン
プ回路が構成されている。
【００２６】ここに、定電流源回路１５は、その出力端
１５Ａを基準電圧出力端子２２及びｎＭＯＳトランジス
タ３７のドレインに接続されており、ｎＭＯＳトランジ
スタ３７は、そのゲートを電源線３８に接続され、その
ソースをｎＭＯＳトランジスタ１８のドレインに接続さ
れている。
１５Ａを基準電圧出力端子２２及びｎＭＯＳトランジス
タ３７のドレインに接続されており、ｎＭＯＳトランジ
スタ３７は、そのゲートを電源線３８に接続され、その
ソースをｎＭＯＳトランジスタ１８のドレインに接続さ
れている。
【００２７】即ち、この第１実施例においては、ｎＭＯ
Ｓトランジスタ３７は、そのオン抵抗を利用した抵抗素
子として使用されている。なお、ｎＭＯＳトランジスタ
１８は、従来例の場合と同様にダイオード接続され、そ
のドレインをそのゲートに接続され、そのソースを接地
されている。
Ｓトランジスタ３７は、そのオン抵抗を利用した抵抗素
子として使用されている。なお、ｎＭＯＳトランジスタ
１８は、従来例の場合と同様にダイオード接続され、そ
のドレインをそのゲートに接続され、そのソースを接地
されている。
【００２８】この第１実施例においては、温度が上昇す
ると、ｎＭＯＳトランジスタ３７のオン抵抗値が高くな
るので、温度上昇により定電流源回路１５から出力され
る定電流が小さくなった場合であっても、基準電圧Ｖre
fの電圧変化を極力小さくすることができる。このよう
に、この第１実施例によれば、温度依存性を小さくし、
温度変化に対して電圧変化の極力小さい基準電圧Ｖref
を得ることができる。
ると、ｎＭＯＳトランジスタ３７のオン抵抗値が高くな
るので、温度上昇により定電流源回路１５から出力され
る定電流が小さくなった場合であっても、基準電圧Ｖre
fの電圧変化を極力小さくすることができる。このよう
に、この第１実施例によれば、温度依存性を小さくし、
温度変化に対して電圧変化の極力小さい基準電圧Ｖref
を得ることができる。
【００２９】第２実施例・・図２ 図２は本発明の第２実施例を示す回路図であり、この第
２実施例は、第１実施例におけるｎＭＯＳトランジスタ
３７の代わりに、ｐＭＯＳトランジスタ３９を設け、こ
のｐＭＯＳトランジスタ３９を抵抗素子としたものであ
り、この例では、ｐＭＯＳトランジスタ３９のゲートは
接地されている。
２実施例は、第１実施例におけるｎＭＯＳトランジスタ
３７の代わりに、ｐＭＯＳトランジスタ３９を設け、こ
のｐＭＯＳトランジスタ３９を抵抗素子としたものであ
り、この例では、ｐＭＯＳトランジスタ３９のゲートは
接地されている。
【００３０】この第２実施例においても、抵抗素子をな
すｐＭＯＳトランジスタ３９によって、第１実施例の場
合と同様の作用効果を得ることができる。
すｐＭＯＳトランジスタ３９によって、第１実施例の場
合と同様の作用効果を得ることができる。
【００３１】第３実施例・・図３ 図３は本発明の第３実施例を示す回路図である。この第
３実施例は、ｎＭＯＳトランジスタ３７に、ゲートを接
地したｐＭＯＳトランジスタ３９を並列に接続し、その
他については、第１実施例と同様に構成したものであ
る。
３実施例は、ｎＭＯＳトランジスタ３７に、ゲートを接
地したｐＭＯＳトランジスタ３９を並列に接続し、その
他については、第１実施例と同様に構成したものであ
る。
【００３２】この第３実施例によれば、ｎＭＯＳトラン
ジスタ３７のオン抵抗の温度特性とｐＭＯＳトランジス
タ３９のオン抵抗の温度特性とが異なることを利用し
て、より精度の高い温度補償を行うことができる。
ジスタ３７のオン抵抗の温度特性とｐＭＯＳトランジス
タ３９のオン抵抗の温度特性とが異なることを利用し
て、より精度の高い温度補償を行うことができる。
【００３３】第４実施例・・図４ 図４は本発明の第４実施例を示す回路図である。この第
４実施例は、第１実施例の基準電圧発生回路に、ＮＰＮ
トランジスタ２０及び定電流源２１からなるエミッタフ
ォロア回路４０を接続したものである。結果的には、図
９に示す従来例を改良するものであり、図９に示すダイ
オードをなすＮＰＮトランジスタ１７の代わりに抵抗素
子をなすｎＭＯＳトランジスタ３７を接続したものであ
る。
４実施例は、第１実施例の基準電圧発生回路に、ＮＰＮ
トランジスタ２０及び定電流源２１からなるエミッタフ
ォロア回路４０を接続したものである。結果的には、図
９に示す従来例を改良するものであり、図９に示すダイ
オードをなすＮＰＮトランジスタ１７の代わりに抵抗素
子をなすｎＭＯＳトランジスタ３７を接続したものであ
る。
【００３４】この第４実施例によれば、抵抗素子をなす
ｎＭＯＳトランジスタ３７によって第１実施例の場合と
同様に温度依存性を小さくし、温度変化に対して電圧変
化の極力小さい基準電圧を得ることができると共に、エ
ミッタフォロア回路４０を設けているので、この基準電
圧発生回路を図８に示すＥＣＬ回路に接続した場合にお
いて、ｐＭＯＳトランジスタ１３及びｎＭＯＳトランジ
スタ１４に貫通電流が流れてしまう場合においても、こ
の貫通電流を定電流源回路１５から供給する必要がない
ので、基準電圧Ｖrefの変動を小さくすることができ
る。
ｎＭＯＳトランジスタ３７によって第１実施例の場合と
同様に温度依存性を小さくし、温度変化に対して電圧変
化の極力小さい基準電圧を得ることができると共に、エ
ミッタフォロア回路４０を設けているので、この基準電
圧発生回路を図８に示すＥＣＬ回路に接続した場合にお
いて、ｐＭＯＳトランジスタ１３及びｎＭＯＳトランジ
スタ１４に貫通電流が流れてしまう場合においても、こ
の貫通電流を定電流源回路１５から供給する必要がない
ので、基準電圧Ｖrefの変動を小さくすることができ
る。
【００３５】第５実施例・・図５ 図５は本発明の第５実施例を示す回路図である。この第
５実施例は、ノード２３とｎＭＯＳトランジスタ３７の
ドレインとの間にＮＰＮトランジスタ１７をダイオード
接続し、その他については、第４実施例と同様に構成し
たものである。
５実施例は、ノード２３とｎＭＯＳトランジスタ３７の
ドレインとの間にＮＰＮトランジスタ１７をダイオード
接続し、その他については、第４実施例と同様に構成し
たものである。
【００３６】この第５実施例によれば、基準電圧Ｖref
としてノード４１の電圧が得られるほか、第４実施例の
場合と同様の作用効果を得ることができる。
としてノード４１の電圧が得られるほか、第４実施例の
場合と同様の作用効果を得ることができる。
【００３７】第６実施例・・図６ 図６は本発明の第６実施例を示す回路図である。この第
６実施例は、ＮＰＮトランジスタ２０のエミッタ側にｎ
ＭＯＳトランジスタ４２、４３を接続し、ｎＭＯＳトラ
ンジスタ４２を抵抗素子、ｎＭＯＳトランジスタ４３を
定電流源素子として使用するものである。
６実施例は、ＮＰＮトランジスタ２０のエミッタ側にｎ
ＭＯＳトランジスタ４２、４３を接続し、ｎＭＯＳトラ
ンジスタ４２を抵抗素子、ｎＭＯＳトランジスタ４３を
定電流源素子として使用するものである。
【００３８】ここに、ｎＭＯＳトランジスタ４２は、そ
のドレインをＮＰＮトランジスタ２０のエミッタに接続
され、そのゲートを電源線３８に接続され、そのソース
をｎＭＯＳトランジスタ４３のドレインに接続されてい
る。
のドレインをＮＰＮトランジスタ２０のエミッタに接続
され、そのゲートを電源線３８に接続され、そのソース
をｎＭＯＳトランジスタ４３のドレインに接続されてい
る。
【００３９】また、ｎＭＯＳトランジスタ４３は、その
ゲートをｎＭＯＳ１８のゲートに接続され、そのソース
を接地されている。即ち、このｎＭＯＳトランジスタ４
３はｎＭＯＳトランジスタ１８と共にカレントミラー回
路を構成している。
ゲートをｎＭＯＳ１８のゲートに接続され、そのソース
を接地されている。即ち、このｎＭＯＳトランジスタ４
３はｎＭＯＳトランジスタ１８と共にカレントミラー回
路を構成している。
【００４０】この第６実施例においても、第５実施例の
場合と同様の作用効果を得ることができる。
場合と同様の作用効果を得ることができる。
【００４１】第７実施例・・図７ 図７は本発明の第７実施例を示す回路図である。この第
７実施例は、図６に示す第６実施例におけるＮＰＮトラ
ンジスタ１７及びｎＭＯＳトランジスタ３７を削除し、
ｎＭＯＳトランジスタ１８のゲートをｎＭＯＳトランジ
スタ４３のドレインに接続したものである。
７実施例は、図６に示す第６実施例におけるＮＰＮトラ
ンジスタ１７及びｎＭＯＳトランジスタ３７を削除し、
ｎＭＯＳトランジスタ１８のゲートをｎＭＯＳトランジ
スタ４３のドレインに接続したものである。
【００４２】この第７実施例においては、温度が上昇し
て定電流源回路１５の電流が小さくなった場合であって
も、ｎＭＯＳトランジスタ１８のオン抵抗値が高くなる
ので、ノード２３の電圧変化を極力小さく抑え、基準電
圧Ｖrefの電圧変化を極力小さくすることができる。
て定電流源回路１５の電流が小さくなった場合であって
も、ｎＭＯＳトランジスタ１８のオン抵抗値が高くなる
ので、ノード２３の電圧変化を極力小さく抑え、基準電
圧Ｖrefの電圧変化を極力小さくすることができる。
【００４３】なお、上述の第４実施例〜第６実施例にお
いては、温度補償を行うための抵抗素子をｎＭＯＳトラ
ンジスタ３７で構成した場合につき説明したが、この代
わりに、ｐＭＯＳトランジスタ又はｐＭＯＳトランジス
タとｎＭＯＳトランジスタとの並列回路あるいはこれら
の直列回路などで構成することもできる。
いては、温度補償を行うための抵抗素子をｎＭＯＳトラ
ンジスタ３７で構成した場合につき説明したが、この代
わりに、ｐＭＯＳトランジスタ又はｐＭＯＳトランジス
タとｎＭＯＳトランジスタとの並列回路あるいはこれら
の直列回路などで構成することもできる。
【００４４】
【発明の効果】本発明中、第１の発明（請求項１記載の
基準電圧発生回路）によれば、温度が上昇した場合、抵
抗素子をなすＭＯＳトランジスタのオン抵抗値が高くな
るので、温度上昇によって定電流源回路の電流が小さく
なった場合であっても、定電流源回路とクランプ回路と
の接続点の電圧、即ち、基準電圧の変化を極力小さくす
ることができる。
基準電圧発生回路）によれば、温度が上昇した場合、抵
抗素子をなすＭＯＳトランジスタのオン抵抗値が高くな
るので、温度上昇によって定電流源回路の電流が小さく
なった場合であっても、定電流源回路とクランプ回路と
の接続点の電圧、即ち、基準電圧の変化を極力小さくす
ることができる。
【００４５】また、第２の発明（請求項２記載の基準電
圧発生回路）によっても、温度が上昇した場合、抵抗素
子をなすＭＯＳトランジスタのオン抵抗値が高くなるの
で、温度上昇によって定電流源回路の電流が小さくなっ
た場合であっても、定電流源回路とクランプ回路との接
続点の電圧変化を極力小さく抑え、基準電圧の変化を極
力小さくすることができる。
圧発生回路）によっても、温度が上昇した場合、抵抗素
子をなすＭＯＳトランジスタのオン抵抗値が高くなるの
で、温度上昇によって定電流源回路の電流が小さくなっ
た場合であっても、定電流源回路とクランプ回路との接
続点の電圧変化を極力小さく抑え、基準電圧の変化を極
力小さくすることができる。
【００４６】また、第３の発明（請求項３記載の基準電
圧発生回路）によれば、温度が上昇した場合、第２のｎ
ＭＯＳトランジスタのオン抵抗値が高くなるので、温度
の上昇によって定電流源回路の電流が小さくなった場合
であっても、定電流源回路とクランプ回路との接続点の
電圧変化を極力小さく抑え、基準電圧の変化を極力小さ
くすることができる。
圧発生回路）によれば、温度が上昇した場合、第２のｎ
ＭＯＳトランジスタのオン抵抗値が高くなるので、温度
の上昇によって定電流源回路の電流が小さくなった場合
であっても、定電流源回路とクランプ回路との接続点の
電圧変化を極力小さく抑え、基準電圧の変化を極力小さ
くすることができる。
【００４７】即ち、第１の発明、第２本発明又は第３の
発明のいずれの発明によっても、温度依存性を小さく
し、温度変化に対して電圧変化の極力小さい基準電圧を
得ることができる。
発明のいずれの発明によっても、温度依存性を小さく
し、温度変化に対して電圧変化の極力小さい基準電圧を
得ることができる。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路図である。
【図３】本発明の第３実施例を示す回路図である。
【図４】本発明の第４実施例を示す回路図である。
【図５】本発明の第５実施例を示す回路図である。
【図６】本発明の第６実施例を示す回路図である。
【図７】本発明の第７実施例を示す回路図である。
【図８】基準電圧を使用する回路の一例を示す回路図で
ある。
ある。
【図９】従来の基準電圧発生回路の一例を示す回路図で
ある。
ある。
【図１０】定電流源回路を示す回路図である。
１５ 定電流源回路 ２２ 基準電圧出力端子
Claims (3)
- 【請求項１】温度上昇に対応して電流値が小さくなる特
性を有する定電流源回路の下流側にクランプ回路を接続
し、前記定電流源回路と前記クランプ回路との接続点に
基準電圧を得るように構成される基準電圧発生回路にお
いて、 前記クランプ回路は、その電流路にＭＯＳトランジスタ
からなる抵抗素子を直列に接続して構成されていること
を特徴とする基準電圧発生回路。 - 【請求項２】温度上昇に対応して電流値が小さくなる特
性を有する定電流源回路の下流側にクランプ回路を接続
すると共に、前記定電流源回路と前記クランプ回路との
接続点をエミッタフォロア回路を構成するＮＰＮトラン
ジスタのベースに接続し、該ＮＰＮトランジスタのエミ
ッタに基準電圧を得るように構成される基準電圧発生回
路において、 前記クランプ回路は、その電流路にＭＯＳトランジスタ
からなる抵抗素子を直列に接続して構成されていること
を特徴とする基準電圧発生回路。 - 【請求項３】温度上昇に対応して電流値が小さくなる特
性を有する定電流源回路の下流側にクランプ回路を接続
すると共に、前記定電流源回路と前記クランプ回路との
接続点をエミッタフォロア回路を構成するＮＰＮトラン
ジスタのベースに接続し、該ＮＰＮトランジスタのエミ
ッタに基準電圧を得るように構成される基準電圧発生回
路において、 前記エミッタフォロア回路は、前記ＮＰＮトランジスタ
のエミッタ側に第１のｎＭＯＳトランジスタを設けて構
成され、前記クランプ回路は、ゲートを前記第１のｎＭ
ＯＳトランジスタのドレインに接続し、前記第１のｎＭ
ＯＳトランジスタと共にカレントミラー回路をなす第２
のｎＭＯＳトランジスタを設けて構成されていることを
特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33834191A JP2729001B2 (ja) | 1991-12-20 | 1991-12-20 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33834191A JP2729001B2 (ja) | 1991-12-20 | 1991-12-20 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173656A true JPH05173656A (ja) | 1993-07-13 |
| JP2729001B2 JP2729001B2 (ja) | 1998-03-18 |
Family
ID=18317246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33834191A Expired - Lifetime JP2729001B2 (ja) | 1991-12-20 | 1991-12-20 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2729001B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007087091A (ja) * | 2005-09-21 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 過電流検出回路及び基準電圧生成回路 |
| JP2011253471A (ja) * | 2010-06-04 | 2011-12-15 | Rohm Co Ltd | 基準電圧生成回路、電源装置、液晶表示装置 |
| CN114020087A (zh) * | 2021-09-17 | 2022-02-08 | 深圳市芯波微电子有限公司 | 抑制电源干扰的偏置电压产生电路 |
-
1991
- 1991-12-20 JP JP33834191A patent/JP2729001B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007087091A (ja) * | 2005-09-21 | 2007-04-05 | Fuji Electric Device Technology Co Ltd | 過電流検出回路及び基準電圧生成回路 |
| JP2011253471A (ja) * | 2010-06-04 | 2011-12-15 | Rohm Co Ltd | 基準電圧生成回路、電源装置、液晶表示装置 |
| CN102354485A (zh) * | 2010-06-04 | 2012-02-15 | 罗姆股份有限公司 | 基准电压生成电路、电源装置、液晶显示装置 |
| CN114020087A (zh) * | 2021-09-17 | 2022-02-08 | 深圳市芯波微电子有限公司 | 抑制电源干扰的偏置电压产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2729001B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173407B2 (en) | Proportional to absolute temperature voltage circuit | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US5982201A (en) | Low voltage current mirror and CTAT current source and method | |
| JPH02183126A (ja) | 温度閾値検知回路 | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| JPH0570326B2 (ja) | ||
| JP3287001B2 (ja) | 定電圧発生回路 | |
| US4475077A (en) | Current control circuit | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| JP2759905B2 (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JP7334081B2 (ja) | 基準電圧回路 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| KR19990007418A (ko) | 정전류 회로 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| US5780921A (en) | Bipolar transistor constant voltage source circuit | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JPH05206799A (ja) | 入力バッファ回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| US9588538B2 (en) | Reference voltage generation circuit | |
| JPS60250417A (ja) | 基準電圧回路 | |
| JP3263434B2 (ja) | 定電圧回路 | |
| JP3437274B2 (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |