JP3136629B2 - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JP3136629B2 JP3136629B2 JP03060110A JP6011091A JP3136629B2 JP 3136629 B2 JP3136629 B2 JP 3136629B2 JP 03060110 A JP03060110 A JP 03060110A JP 6011091 A JP6011091 A JP 6011091A JP 3136629 B2 JP3136629 B2 JP 3136629B2
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- transistor
- operational amplifier
- reference voltage
- voltage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ、Ｂｉ−ＭＯＳ
集積回路上に形成され、ボルテージレギュレータ、ボル
テージディテクタ、ＤＣ−ＤＣコンバータ、ＡＤ／ＤＡ
変換器の基準電圧を作り出す基準電圧回路に関し、特に
高品質で歩留まりのよい基準電圧回路に関する。
集積回路上に形成され、ボルテージレギュレータ、ボル
テージディテクタ、ＤＣ−ＤＣコンバータ、ＡＤ／ＤＡ
変換器の基準電圧を作り出す基準電圧回路に関し、特に
高品質で歩留まりのよい基準電圧回路に関する。
【０００２】
【従来の技術】従来の基準電圧回路は、例えば図２のよ
うに構成されている。図２において、２１はＮチャネル
ディプレッション形トランジスタ、２２はＮチャネルエ
ンハンスメント形トランジスタであり、これらのトラン
ジスタサイズは揃えてある。このような構成により、デ
ィプレッション形トランジスタ２１とエンハンスメント
形トランジスタ２２トのスレッショルド電圧の差が基準
電圧出力として出力され、図３に示すような電流／電圧
特性の関係による。
うに構成されている。図２において、２１はＮチャネル
ディプレッション形トランジスタ、２２はＮチャネルエ
ンハンスメント形トランジスタであり、これらのトラン
ジスタサイズは揃えてある。このような構成により、デ
ィプレッション形トランジスタ２１とエンハンスメント
形トランジスタ２２トのスレッショルド電圧の差が基準
電圧出力として出力され、図３に示すような電流／電圧
特性の関係による。
【０００３】図３において、３１はディプレッション形
トランジスタ２１の電流／電圧特性、３２はエンハンス
トメント形トランジスタ２２の電流／電圧特性、３３は
これら２個のトランジスタに流れる電流ＩDSを示す。こ
の場合、ディプレッション形トランジスタ２１では、ゲ
ート電圧が０のときでもドレイン電流は流れ、エンハン
ストメント形トランジスタ２２では、ゲート電圧を正に
したとき、はじめてドレイン電流が流れる。そして、２
個のトランジスタ２１，２２を流れる電流ＩDSは、ディ
プレッション形トランジスタの電流／電圧特性３１がＶ
＝０の点と交差する点となる。また、電流／電圧特性に
ついては、２個のトランジスタ２１，２２ともにトラン
ジスタサイズが揃っており、それらの電流／電圧特性３
１，３２を示す直線は平行となるため、ほぼ同等にな
る。従って、取り出される基準電圧出力は、ディプレッ
ション形トランジスタ２１のスレッショルド電圧ＶTND
とエンハンストメント形トランジスタ２２のスレッショ
ルド電圧ＶTNEの差、すなわち、ＶTNE＋｜ＶTND｜（Ｖ
TNDはマイナス値）となる。なお、従来の基準電圧回路
に関連するものとしては、例えば「特願平１−３２０２
１０号」等が挙げられる。
トランジスタ２１の電流／電圧特性、３２はエンハンス
トメント形トランジスタ２２の電流／電圧特性、３３は
これら２個のトランジスタに流れる電流ＩDSを示す。こ
の場合、ディプレッション形トランジスタ２１では、ゲ
ート電圧が０のときでもドレイン電流は流れ、エンハン
ストメント形トランジスタ２２では、ゲート電圧を正に
したとき、はじめてドレイン電流が流れる。そして、２
個のトランジスタ２１，２２を流れる電流ＩDSは、ディ
プレッション形トランジスタの電流／電圧特性３１がＶ
＝０の点と交差する点となる。また、電流／電圧特性に
ついては、２個のトランジスタ２１，２２ともにトラン
ジスタサイズが揃っており、それらの電流／電圧特性３
１，３２を示す直線は平行となるため、ほぼ同等にな
る。従って、取り出される基準電圧出力は、ディプレッ
ション形トランジスタ２１のスレッショルド電圧ＶTND
とエンハンストメント形トランジスタ２２のスレッショ
ルド電圧ＶTNEの差、すなわち、ＶTNE＋｜ＶTND｜（Ｖ
TNDはマイナス値）となる。なお、従来の基準電圧回路
に関連するものとしては、例えば「特願平１−３２０２
１０号」等が挙げられる。
【０００４】
【０００５】
【外２】
【０００６】
【外３】 これでは、消費電流のバラツキが大きくなり、また、基
準電圧回路の電源変動に対する応答特性のバラツキの原
因となって、製品の品質に影響する。逆に、品質のバラ
ツキを一定範囲内に抑さえようとすると、製品のテスト
段階でバラツキの大きいものを除外する必要があり、歩
留まりが低下してしまう。本発明の目的は、このような
問題点を改善し、品質のバラツキを一定範囲内に抑さ
え、かつテスト段階での歩留まり低下を防止するのに好
適な基準電圧回路を提供することにある。
準電圧回路の電源変動に対する応答特性のバラツキの原
因となって、製品の品質に影響する。逆に、品質のバラ
ツキを一定範囲内に抑さえようとすると、製品のテスト
段階でバラツキの大きいものを除外する必要があり、歩
留まりが低下してしまう。本発明の目的は、このような
問題点を改善し、品質のバラツキを一定範囲内に抑さ
え、かつテスト段階での歩留まり低下を防止するのに好
適な基準電圧回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の基準電圧回路は、Ｎチャネルディプレッシ
ョン形トランジスタのソースと基板とを独立に構成し、
そこに所定の範囲で調整したバックゲートバイアス電圧
を供給する手段（抵抗、トリミング抵抗部）と、Ｎチャ
ネルディプレッション形トランジスタとＮチャネルエン
ハンスメント形トランジスタとのスレッショルド電圧の
差分をプラス端子に入力するオペアンプと設けて、その
バックゲートバイアス電圧を調整することにより、回路
の動作電流のバラツキを抑えるように制御することに特
徴がある。
め、本発明の基準電圧回路は、Ｎチャネルディプレッシ
ョン形トランジスタのソースと基板とを独立に構成し、
そこに所定の範囲で調整したバックゲートバイアス電圧
を供給する手段（抵抗、トリミング抵抗部）と、Ｎチャ
ネルディプレッション形トランジスタとＮチャネルエン
ハンスメント形トランジスタとのスレッショルド電圧の
差分をプラス端子に入力するオペアンプと設けて、その
バックゲートバイアス電圧を調整することにより、回路
の動作電流のバラツキを抑えるように制御することに特
徴がある。
【０００８】
【作用】本発明においては、Ｎチャネルディプレッショ
ン形トランジスタのソースと基板とを独立に構成し、そ
こにトリミング抵抗部で調整したバックゲートバイアス
電圧を供給する。これにより、Ｎチャネルディプレッシ
ョン形トランジスタのスレッショルド電圧を所定の範囲
で制御することができるので、Ｎチャネルディプレッシ
ョン形トランジスタとＮチャネルエンハンスメント形ト
ランジスタとの間に流れる電流のバラツキを低く抑えら
れる。従って、安定した基準電圧を供給する基準電圧回
路を提供でき、しかも製品のテスト段階での歩留まりを
向上させることが可能である。
ン形トランジスタのソースと基板とを独立に構成し、そ
こにトリミング抵抗部で調整したバックゲートバイアス
電圧を供給する。これにより、Ｎチャネルディプレッシ
ョン形トランジスタのスレッショルド電圧を所定の範囲
で制御することができるので、Ｎチャネルディプレッシ
ョン形トランジスタとＮチャネルエンハンスメント形ト
ランジスタとの間に流れる電流のバラツキを低く抑えら
れる。従って、安定した基準電圧を供給する基準電圧回
路を提供でき、しかも製品のテスト段階での歩留まりを
向上させることが可能である。
【０００９】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の一実施例における基準電圧回路の
構成図、図４は本発明の一実施例におけるトリミング抵
抗部の構成図である。
る。図１は、本発明の一実施例における基準電圧回路の
構成図、図４は本発明の一実施例におけるトリミング抵
抗部の構成図である。
【００１０】
【外４】
【００１１】
【外５】 また、トリミング抵抗部１５の構成は図４に示され、ト
リミング用切断部４１を有する抵抗網を有する。そし
て、トリミング用切断部４１をレーザトリマ等により必
要に応じて切断し、抵抗値をほぼ零から無限大まで変化
させることができる。この場合、トリミング用切断部４
１および配線抵抗があるので、完全に零にはならない
が、抵抗１４に対して無視できる値となる。従って、本
実施例のバックゲート電圧調整範囲は、
リミング用切断部４１を有する抵抗網を有する。そし
て、トリミング用切断部４１をレーザトリマ等により必
要に応じて切断し、抵抗値をほぼ零から無限大まで変化
させることができる。この場合、トリミング用切断部４
１および配線抵抗があるので、完全に零にはならない
が、抵抗１４に対して無視できる値となる。従って、本
実施例のバックゲート電圧調整範囲は、
【００１２】
【外６】
【００１３】
【外７】
【００１４】
【発明の効果】本発明によれば、基準電圧発生部の電流
バラツキを低く抑えることができるので、品質の安定し
た基準電圧を得ることが可能である。また、本発明の基
準電圧回路をボルテージレギュレータ、ボルテージディ
テクタ、ＤＣ−ＤＣコンバータ、ＡＤ−ＡＤ変換器等に
内蔵することにより、高品質の製品を歩留まり良く得る
ことができる。
バラツキを低く抑えることができるので、品質の安定し
た基準電圧を得ることが可能である。また、本発明の基
準電圧回路をボルテージレギュレータ、ボルテージディ
テクタ、ＤＣ−ＤＣコンバータ、ＡＤ−ＡＤ変換器等に
内蔵することにより、高品質の製品を歩留まり良く得る
ことができる。
【００１５】
【図１】本発明の一実施例における基準電圧回路の構成
図である。
図である。
【図２】従来の基準電圧回路の構成図である。
【図３】従来の基準電圧回路で得られる基準電圧の説明
図である。
図である。
【図４】本発明の一実施例におけるトリミング抵抗部の
構成図である。
構成図である。
１１ Ｎチャネルディプレッション形トランジスタ １２ Ｎチャネルエンハンスメント形トランジスタ １３ オペアンプ １４ 抵抗 １５ トリミング抵抗部 ２１ Ｎチャネルディプレッション形トランジスタ ２２ Ｎチャネルエンハンスメント形トランジスタ ３１ Ｎチャネルディプレッション形トランジスタの電
流／電圧特性 ３２ Ｎチャネルエンハンスメント形トランジスタの電
流／電圧特性 ３３ ２個のトランジスタに流れる電流 ４１ トリミング用切断部
流／電圧特性 ３２ Ｎチャネルエンハンスメント形トランジスタの電
流／電圧特性 ３３ ２個のトランジスタに流れる電流 ４１ トリミング用切断部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H01L 27/04
Claims (1)
- 【請求項１】 ディプレッション形トランジスタとエン
ハンスメント形トランジスタとオペアンプならびに直列
接続された抵抗とトリミング抵抗からなる基準電圧回路
であって、前記 ディプレッション形トランジスタのゲートとソース
および前記エンハンスメント形トランジスタのゲートと
ドレインを共通線に接続し、 前記エンハンストメント形トランジスタの基板とソース
とを接続し、 前記共通線を前記オペアンプのプラス端子に接続し、 該オペアンプの出力端子を該オペアンプのマイナス端子
に接続し、 かつ、該オペアンプの出力端子を前記抵抗から前記トリ
ミング抵抗を介して前記エンハンスメント形トランジス
タの基板とソースに接続すると共に、前記抵抗と前記ト
リミング抵抗との接続点を前記ディプレッション形トラ
ンジスタの基板に接続して該ディプレッション形トラン
ジスタの基板に前記オペアンプの出力端子を前記抵抗を
介して接続し 該ディプレッション形トランジスタにバッ
クゲートバイアスをかけ、 前記トリミング抵抗を調整することにより前記ディプレ
ッション形トランジスタの バックゲートバイアスを調整
して該ディプレッション形トランジスタのスレッショル
ド電圧を制御することを特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03060110A JP3136629B2 (ja) | 1991-03-25 | 1991-03-25 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03060110A JP3136629B2 (ja) | 1991-03-25 | 1991-03-25 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04295910A JPH04295910A (ja) | 1992-10-20 |
| JP3136629B2 true JP3136629B2 (ja) | 2001-02-19 |
Family
ID=13132646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03060110A Expired - Fee Related JP3136629B2 (ja) | 1991-03-25 | 1991-03-25 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3136629B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076511B2 (en) | 2013-02-21 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
| KR102142732B1 (ko) * | 2012-04-20 | 2020-08-07 | 닛뽄 케미콘 가부시끼가이샤 | 콘덴서 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4960078B2 (ja) * | 2006-12-22 | 2012-06-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP6038100B2 (ja) * | 2014-11-11 | 2016-12-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
1991
- 1991-03-25 JP JP03060110A patent/JP3136629B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102142732B1 (ko) * | 2012-04-20 | 2020-08-07 | 닛뽄 케미콘 가부시끼가이샤 | 콘덴서 및 그 제조 방법 |
| US9076511B2 (en) | 2013-02-21 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04295910A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531104B2 (ja) | 基準電位発生回路 | |
| US9766646B2 (en) | Constant current source circuit | |
| US5434534A (en) | CMOS voltage reference circuit | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| US5990671A (en) | Constant power voltage generator with current mirror amplifier optimized by level shifters | |
| US6111397A (en) | Temperature-compensated reference voltage generator and method therefor | |
| JPH08328671A (ja) | 安定な負荷極を有する電圧調整器 | |
| JP3731833B2 (ja) | 基準電圧発生回路 | |
| US5635869A (en) | Current reference circuit | |
| EP0488315A2 (en) | A balanced cascode current mirror | |
| US20030021161A1 (en) | Sense amplifier threshold compensation | |
| EP0969594A1 (en) | A common-mode feedback circuit and method | |
| JP3136629B2 (ja) | 基準電圧回路 | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| JP2000114891A (ja) | 電流源回路 | |
| US20020158679A1 (en) | Voltage control circuit | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| FR3104751A1 (fr) | Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant | |
| US6411167B2 (en) | Amplifier output stage | |
| JPH0675648A (ja) | 基準電流発生回路 | |
| US20060267568A1 (en) | Voltage regulating circuit and method thereof | |
| JPH11194841A (ja) | フローティング基準電圧を用いたシャント電圧レギュレータ | |
| US5864230A (en) | Variation-compensated bias current generator | |
| JP3591900B2 (ja) | バイアス電流を発生させるためのデバイス | |
| US6472858B1 (en) | Low voltage, fast settling precision current mirrors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |