JPH11194841A - フローティング基準電圧を用いたシャント電圧レギュレータ - Google Patents
フローティング基準電圧を用いたシャント電圧レギュレータInfo
- Publication number
- JPH11194841A JPH11194841A JP10299749A JP29974998A JPH11194841A JP H11194841 A JPH11194841 A JP H11194841A JP 10299749 A JP10299749 A JP 10299749A JP 29974998 A JP29974998 A JP 29974998A JP H11194841 A JPH11194841 A JP H11194841A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- reference voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 フローティング基準電圧発生器を使用して温
度の影響を受ける無調整の電源から温度の影響を受けな
い調整された出力電圧を提供することである。 【解決手段】 本発明のシャント電圧レギュレータは、
電圧を調整するための調整手段と、調整すべき電圧に関
してフローテイング出力電圧を発生する基準電圧発生器
を備えている。調整すべき電圧は電源として前記基準電
圧発生器と前記調整手段に電気的に接続されている。前
記基準電圧発生器のフローティング出力電圧は調整すべ
き電圧より低い固定電圧である。前記調整手段は調整す
べき電圧を調整するための基準電圧としてフローティン
グ出力電圧を使用するように構成され、配置されてい
る。
度の影響を受ける無調整の電源から温度の影響を受けな
い調整された出力電圧を提供することである。 【解決手段】 本発明のシャント電圧レギュレータは、
電圧を調整するための調整手段と、調整すべき電圧に関
してフローテイング出力電圧を発生する基準電圧発生器
を備えている。調整すべき電圧は電源として前記基準電
圧発生器と前記調整手段に電気的に接続されている。前
記基準電圧発生器のフローティング出力電圧は調整すべ
き電圧より低い固定電圧である。前記調整手段は調整す
べき電圧を調整するための基準電圧としてフローティン
グ出力電圧を使用するように構成され、配置されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、一般には電圧レギュレ
ータ、より詳細には電源の電圧に関してフローティング
出力電圧を発生する基準電圧発生器を使用するシャント
電圧レギュレータに関するものである。
ータ、より詳細には電源の電圧に関してフローティング
出力電圧を発生する基準電圧発生器を使用するシャント
電圧レギュレータに関するものである。
【０００２】
【従来の技術】図１に従来のシャント電圧レギュレータ
１０を示す。図１において、電源Ｖ1はたとえば１５ボ
ルトの電圧を発生する。この電圧は温度または負荷の変
動のためおそらくある程度変動するであろう。定電圧を
生成するには、シャント電圧レギュレータ１０が必要で
ある。この例では、電圧を調整する（定電圧を生成す
る）ほかに、ＣＭＯＳ回路へ５ボルトの定電圧を供給す
るために、出力電圧ＶOUT1もまた５ボルトに下げられ
る。
１０を示す。図１において、電源Ｖ1はたとえば１５ボ
ルトの電圧を発生する。この電圧は温度または負荷の変
動のためおそらくある程度変動するであろう。定電圧を
生成するには、シャント電圧レギュレータ１０が必要で
ある。この例では、電圧を調整する（定電圧を生成す
る）ほかに、ＣＭＯＳ回路へ５ボルトの定電圧を供給す
るために、出力電圧ＶOUT1もまた５ボルトに下げられ
る。
【０００３】シャント電圧レギュレータ１０は基準電圧
発生器１４、演算増幅器１６、ＭＯＳＦＥＴトランジス
タＴ1 、および２つの抵抗器Ｒ2 ，Ｒ3 から成ってい
る。基準電圧発生器１４の負端子はアースされており、
正端子は演算増幅器１６の反転（−）入力に接続されて
いる。演算増幅器１６の出力はトランジスタＴ1 のゲー
トに接続されている。トランジスタＴ1 のソースはアー
スされており、そのドレインは出力ノード１２に接続さ
れている。演算増幅器１６の非反転（＋）入力は抵抗器
Ｒ2 を介して出力ノード１２に接続されているほか、抵
抗器Ｒ3 を介してアースされている。さらに、電源Ｖ1
は抵抗器Ｒ1 を介して出力ノード１２に接続されてい
る。
発生器１４、演算増幅器１６、ＭＯＳＦＥＴトランジス
タＴ1 、および２つの抵抗器Ｒ2 ，Ｒ3 から成ってい
る。基準電圧発生器１４の負端子はアースされており、
正端子は演算増幅器１６の反転（−）入力に接続されて
いる。演算増幅器１６の出力はトランジスタＴ1 のゲー
トに接続されている。トランジスタＴ1 のソースはアー
スされており、そのドレインは出力ノード１２に接続さ
れている。演算増幅器１６の非反転（＋）入力は抵抗器
Ｒ2 を介して出力ノード１２に接続されているほか、抵
抗器Ｒ3 を介してアースされている。さらに、電源Ｖ1
は抵抗器Ｒ1 を介して出力ノード１２に接続されてい
る。
【０００４】図１において、ノード１２の出力電圧Ｖ
OUT1は、 ＶOUT1＝（Ｒ2 ＋Ｒ3 ）Ｉ1 ＝〔（Ｒ2 ＋Ｒ3 ）Ｖ3 ／Ｒ3 〕 ＝（１＋Ｒ2 ／Ｒ3 ）Ｖ3 である。また、演算増幅器１６は線型モードで使用され
るので、その非反転入力の電圧は基準電圧発生器１４の
出力電圧に等しい反転入力の電圧に等しく設定される。
基準電圧発生器１４は１ボルトの基準電圧ＶR を発生す
る。従って、演算増幅器１６の反転入力および非反転入
力の電圧は１ボルトに等しい。従って、 Ｖ3 ＝ＶR であるので、 ＶOUT1＝（１＋Ｒ2 ／Ｒ3 ）Ｖ3 ＝（１＋Ｒ2 ／Ｒ3 ）
ＶR である。
OUT1は、 ＶOUT1＝（Ｒ2 ＋Ｒ3 ）Ｉ1 ＝〔（Ｒ2 ＋Ｒ3 ）Ｖ3 ／Ｒ3 〕 ＝（１＋Ｒ2 ／Ｒ3 ）Ｖ3 である。また、演算増幅器１６は線型モードで使用され
るので、その非反転入力の電圧は基準電圧発生器１４の
出力電圧に等しい反転入力の電圧に等しく設定される。
基準電圧発生器１４は１ボルトの基準電圧ＶR を発生す
る。従って、演算増幅器１６の反転入力および非反転入
力の電圧は１ボルトに等しい。従って、 Ｖ3 ＝ＶR であるので、 ＶOUT1＝（１＋Ｒ2 ／Ｒ3 ）Ｖ3 ＝（１＋Ｒ2 ／Ｒ3 ）
ＶR である。
【０００５】上の関係式は、シャント電圧レギュレータ
１０が入力電圧Ｖ1 から独立した、基準電圧発生器１４
からの基準電圧ＶR に比例する出力電圧ＶOUT1を維持す
ることを示している。シャント電圧レギュレータ１０は
出力電圧ＶOUT1を調整し、かつ電源のどんな電圧変動も
補償する。
１０が入力電圧Ｖ1 から独立した、基準電圧発生器１４
からの基準電圧ＶR に比例する出力電圧ＶOUT1を維持す
ることを示している。シャント電圧レギュレータ１０は
出力電圧ＶOUT1を調整し、かつ電源のどんな電圧変動も
補償する。
【０００６】たとえば、もし電源Ｖ1 が１５ボルトから
１６ボルトへ変化すれば、出力電圧ＶOUT1は増加に傾
く。出力電圧ＶOUT1が一時的に変化すると、演算増幅器
１６の非反転入力の電圧が増加する。演算増幅器１６の
２つの入力間の差はトランジスタＴ1 のゲート電圧を増
加させ、その結果トランジスタＴ1 および抵抗器Ｒ1 か
ら引き出される電流が増加する。トランジスタＴ1 およ
び抵抗器Ｒ1 の電流の増加はノード１２の電圧を低下さ
せるであろう。これは、電圧Ｖ1 、従って出力電圧Ｖ
OUT1が元の値に戻るまで続く。
１６ボルトへ変化すれば、出力電圧ＶOUT1は増加に傾
く。出力電圧ＶOUT1が一時的に変化すると、演算増幅器
１６の非反転入力の電圧が増加する。演算増幅器１６の
２つの入力間の差はトランジスタＴ1 のゲート電圧を増
加させ、その結果トランジスタＴ1 および抵抗器Ｒ1 か
ら引き出される電流が増加する。トランジスタＴ1 およ
び抵抗器Ｒ1 の電流の増加はノード１２の電圧を低下さ
せるであろう。これは、電圧Ｖ1 、従って出力電圧Ｖ
OUT1が元の値に戻るまで続く。
【０００７】適当なＲ2 とＲ3 を選択することによっ
て、所望の出力電圧ＶOUT1を選択することができる。た
とえば、図１では、ノード１２の出力電圧を５ボルトに
設定するようにＲ2 とＲ3 が選択されている。この回路
の場合、基準電圧発生器１４の基準電圧ＶR は温度の影
響を受けないので、出力電圧ＶOUT1もまた温度の影響を
受けない。
て、所望の出力電圧ＶOUT1を選択することができる。た
とえば、図１では、ノード１２の出力電圧を５ボルトに
設定するようにＲ2 とＲ3 が選択されている。この回路
の場合、基準電圧発生器１４の基準電圧ＶR は温度の影
響を受けないので、出力電圧ＶOUT1もまた温度の影響を
受けない。
【０００８】一般に、シャント電圧レギュレータは、基
準電圧発生器を使用して演算増幅器の反転入力と非反転
入力に固定電圧を生成し、出力ノードに固定電圧を発生
する。しかし、ＣＭＯＳ処理、詳細にはＰ型基層ＣＭＯ
Ｓ処理が普及したので、基準電圧発生器はＰ型基層ＣＭ
ＯＳ技術で作られたバイポーラ・トランジスタを使用し
て設計することが望ましい。Ｐ型基層ＣＭＯＳ技術でバ
イポーラ・トランジスタを作る方法はこの分野で周知で
ある。依然として、Ｐ型基層ＣＭＯＳ技術で作られたバ
イポーラ・トランジスタを用いて基準電圧発生器を設計
する方法は電源に関して温度の影響を受けない基準電圧
を生成する。
準電圧発生器を使用して演算増幅器の反転入力と非反転
入力に固定電圧を生成し、出力ノードに固定電圧を発生
する。しかし、ＣＭＯＳ処理、詳細にはＰ型基層ＣＭＯ
Ｓ処理が普及したので、基準電圧発生器はＰ型基層ＣＭ
ＯＳ技術で作られたバイポーラ・トランジスタを使用し
て設計することが望ましい。Ｐ型基層ＣＭＯＳ技術でバ
イポーラ・トランジスタを作る方法はこの分野で周知で
ある。依然として、Ｐ型基層ＣＭＯＳ技術で作られたバ
イポーラ・トランジスタを用いて基準電圧発生器を設計
する方法は電源に関して温度の影響を受けない基準電圧
を生成する。
【０００９】電源電圧の過渡的変動は基準電圧発生器の
出力を変化させる（フローティングさせる）。典型的な
電圧発生器は集積回路のアースに関して基準電圧を発生
するように設計されており、従って電源電圧または温度
が変化しても、その電圧は実質上一定である。
出力を変化させる（フローティングさせる）。典型的な
電圧発生器は集積回路のアースに関して基準電圧を発生
するように設計されており、従って電源電圧または温度
が変化しても、その電圧は実質上一定である。
【００１０】Ｐ型基層ＣＭＯＳ技術で生成された基準電
圧がフローティング電圧である理由は、Ｐ型基層ＣＭＯ
Ｓ技術で作られたバイポーラ・トランジスタがＰＮＰト
ランジスタであるからである。アースに関して基準電圧
を生成するには、Ｎ型基層ＣＭＯＳ技術で容易に作るこ
とができるＮＰＮトランジスタが必要である。
圧がフローティング電圧である理由は、Ｐ型基層ＣＭＯ
Ｓ技術で作られたバイポーラ・トランジスタがＰＮＰト
ランジスタであるからである。アースに関して基準電圧
を生成するには、Ｎ型基層ＣＭＯＳ技術で容易に作るこ
とができるＮＰＮトランジスタが必要である。
【００１１】図２に、Ｐ型基層ＣＭＯＳ技術で作られた
バイポーラ・トランジスタ２０を示す。Ｐ型基層ＣＭＯ
Ｓ技術の場合、基層（Ｐ型基層）は一般にアースに、ま
たは集積回路に使用された最大負電圧に接続されてい
る。従って、Ｐ型基層ＣＭＯＳ技術の場合、バイポーラ
・トランジスタを生成するには、ウェルの中にバイポー
ラ・トランジスタを生成しなければならない。基層がＰ
型基層であるから、ウェルはｎウェルでなければならな
い。それにはバイポーラ・トランジスタがＰＮＰトラン
ジスタでなければならない。この形式の構成では、ｎウ
ェルはバイポーラ・トランジスタ２０のベースＢとして
使用され、一方のｐ＋領域はコレクタＣとして使用さ
れ、他方のｐ＋領域はエミッタＥとして使用される。
バイポーラ・トランジスタ２０を示す。Ｐ型基層ＣＭＯ
Ｓ技術の場合、基層（Ｐ型基層）は一般にアースに、ま
たは集積回路に使用された最大負電圧に接続されてい
る。従って、Ｐ型基層ＣＭＯＳ技術の場合、バイポーラ
・トランジスタを生成するには、ウェルの中にバイポー
ラ・トランジスタを生成しなければならない。基層がＰ
型基層であるから、ウェルはｎウェルでなければならな
い。それにはバイポーラ・トランジスタがＰＮＰトラン
ジスタでなければならない。この形式の構成では、ｎウ
ェルはバイポーラ・トランジスタ２０のベースＢとして
使用され、一方のｐ＋領域はコレクタＣとして使用さ
れ、他方のｐ＋領域はエミッタＥとして使用される。
【００１２】図２において、層２２は絶縁体であり、層
２４はＰ型基層ＣＭＯＳトランジスタのゲートＧとして
使用される物質（たとえばアルミニウム）である。トラ
ンジスタ２０はバイポーラ・トランジスタとして使用さ
れるので、ゲートＧはバイポーラ・トランジスタ２０の
機能に影響を及ぼさない５ボルト以上の電圧に接続され
ている。
２４はＰ型基層ＣＭＯＳトランジスタのゲートＧとして
使用される物質（たとえばアルミニウム）である。トラ
ンジスタ２０はバイポーラ・トランジスタとして使用さ
れるので、ゲートＧはバイポーラ・トランジスタ２０の
機能に影響を及ぼさない５ボルト以上の電圧に接続され
ている。
【００１３】図３に、ＮＰＮトランジスタで作られた、
１ボルトの固定基準電圧を発生する基準電圧発生器３０
のブロック図を示す。基準電圧１ボルトはアースに関し
て生成される。アースの電圧は零に指定されているの
で、基準電圧発生器３０の出力電圧ＶR1は固定の１ボル
トである。
１ボルトの固定基準電圧を発生する基準電圧発生器３０
のブロック図を示す。基準電圧１ボルトはアースに関し
て生成される。アースの電圧は零に指定されているの
で、基準電圧発生器３０の出力電圧ＶR1は固定の１ボル
トである。
【００１４】図４に、ＰＮＰトランジスタで作られた、
１ボルトを発生する基準電圧発生器４０のブロック図を
示す。基準電圧発生器４０は電源Ｖ2 に関して固定の１
ボルトの基準電圧を発生する。電源Ｖ2 の電圧は一般に
５ボルトであるから、基準電圧発生器４０の出力電圧Ｖ
R2は５−１＝４ボルトである。電源の過渡的変化によっ
て出力電圧ＶR2が変化するので、基準電圧発生器４０の
出力電圧はフローティング電圧である。たとえば、もし
電源の電圧が５．２ボルトへ変化すれば、出力電圧ＶR2
は５．２−１＝４．２ボルトである。
１ボルトを発生する基準電圧発生器４０のブロック図を
示す。基準電圧発生器４０は電源Ｖ2 に関して固定の１
ボルトの基準電圧を発生する。電源Ｖ2 の電圧は一般に
５ボルトであるから、基準電圧発生器４０の出力電圧Ｖ
R2は５−１＝４ボルトである。電源の過渡的変化によっ
て出力電圧ＶR2が変化するので、基準電圧発生器４０の
出力電圧はフローティング電圧である。たとえば、もし
電源の電圧が５．２ボルトへ変化すれば、出力電圧ＶR2
は５．２−１＝４．２ボルトである。
【００１５】従って、本明細書において、用語「フロー
ティング電圧」は、電源の電圧より低い固定電圧であ
り、従って電源の過渡的変化に追従する電圧を意味す
る。また本仕様書において、「フローティング基準電圧
発生器」は、電源の電圧とフローティング出力電圧との
差が温度変動の影響を受けない固定電圧であるようなフ
ローティング出力電圧を発生する基準電圧発生器を意味
する。
ティング電圧」は、電源の電圧より低い固定電圧であ
り、従って電源の過渡的変化に追従する電圧を意味す
る。また本仕様書において、「フローティング基準電圧
発生器」は、電源の電圧とフローティング出力電圧との
差が温度変動の影響を受けない固定電圧であるようなフ
ローティング出力電圧を発生する基準電圧発生器を意味
する。
【００１６】
【発明が解決しようとする課題】本発明の目的は、フロ
ーティング基準電圧を使用するシャント電圧レギュレー
タを提供することである。
ーティング基準電圧を使用するシャント電圧レギュレー
タを提供することである。
【００１７】
【課題を解決するための手段】本発明は、調整すべき電
圧に関してフローティング出力電圧を発生する基準電圧
発生器を使用するシャント電圧レギュレータを開示す
る。フローティング出力電圧は調整すべき電圧より低い
固定電圧である。本発明のシャント電圧レギュレータ
は、調整すべき電圧を基準電圧発生器およびシャント電
圧レギュレータに対する電源として使用しながら、調整
すべき電圧を調整する。
圧に関してフローティング出力電圧を発生する基準電圧
発生器を使用するシャント電圧レギュレータを開示す
る。フローティング出力電圧は調整すべき電圧より低い
固定電圧である。本発明のシャント電圧レギュレータ
は、調整すべき電圧を基準電圧発生器およびシャント電
圧レギュレータに対する電源として使用しながら、調整
すべき電圧を調整する。
【００１８】
【実施例】図５は、Ｐ型基層ＣＭＯＳ技術で作られ、フ
ローティング基準電圧発生器を使用するシャント電圧レ
ギュレータを設計する本発明の最初のアプローチの回路
図５０を示す。
ローティング基準電圧発生器を使用するシャント電圧レ
ギュレータを設計する本発明の最初のアプローチの回路
図５０を示す。
【００１９】本発明は、電圧（たとえば１５ボルト）を
発生する電源ＶP から電圧ＶDD（たとえば５ボルト）を
発生し、調整する目的で設計される。ノード５２の電圧
ＶDDは集積回路（マイクロチップ）の全回路のための５
ボルト電源として使用される。電圧ＶDDは全マイクロチ
ップのための電源として使用されるので、基準電圧発生
器のパワー入力にも接続されている。もしシャント電圧
レギュレータ５０が存在しなければ、電源ＶP のどんな
電圧変動も電圧ＶDDを変動させるので、基準電圧発生器
を含む全マイクロチップに供給される電力も同様に変動
するであろう。従って、シャント電圧レギュレータ５０
は基準電圧発生器への電力である電圧Ｖ DDを調整しなけ
ればならない。
発生する電源ＶP から電圧ＶDD（たとえば５ボルト）を
発生し、調整する目的で設計される。ノード５２の電圧
ＶDDは集積回路（マイクロチップ）の全回路のための５
ボルト電源として使用される。電圧ＶDDは全マイクロチ
ップのための電源として使用されるので、基準電圧発生
器のパワー入力にも接続されている。もしシャント電圧
レギュレータ５０が存在しなければ、電源ＶP のどんな
電圧変動も電圧ＶDDを変動させるので、基準電圧発生器
を含む全マイクロチップに供給される電力も同様に変動
するであろう。従って、シャント電圧レギュレータ５０
は基準電圧発生器への電力である電圧Ｖ DDを調整しなけ
ればならない。
【００２０】以下、ＶDDはシャント電圧レギュレータが
調整しようとしている電圧であるので、「出力電圧
ＶDD」と呼ぶことにする。また、ノード５２は出力電圧
ＶDDを与えるノードであるので、「出力ノード」と呼ぶ
ことにする。
調整しようとしている電圧であるので、「出力電圧
ＶDD」と呼ぶことにする。また、ノード５２は出力電圧
ＶDDを与えるノードであるので、「出力ノード」と呼ぶ
ことにする。
【００２１】シャント電圧レギュレータ５０は、演算増
幅器５４、ＭＯＳＦＥＴトランジスタＴ2 、２つの抵抗
器Ｒ4 ，Ｒ5 、およびフローティング基準電圧発生器５
６から成っている。演算増幅器５４の非反転入力は抵抗
器Ｒ4 を介して出力ノード５２に接続されており、さら
に抵抗器Ｒ5 を介してアースに接続されている。演算増
幅器５４の出力はトランジスタＴ2 のゲートに接続され
ている。トランジスタＴ2 のドレインは出力ノード５２
に接続されており、そのソースはアースに接続されてい
る。基準電圧発生器５６のフローティング電圧ＶFRは演
算増幅器５４の反転入力に接続されている。さらに、電
力を供給するため、出力ノード５２は基準電圧発生器５
６のパワー入力ＰIN1 と、演算増幅器５４のパワー入力
ＰIN2 に接続されている。
幅器５４、ＭＯＳＦＥＴトランジスタＴ2 、２つの抵抗
器Ｒ4 ，Ｒ5 、およびフローティング基準電圧発生器５
６から成っている。演算増幅器５４の非反転入力は抵抗
器Ｒ4 を介して出力ノード５２に接続されており、さら
に抵抗器Ｒ5 を介してアースに接続されている。演算増
幅器５４の出力はトランジスタＴ2 のゲートに接続され
ている。トランジスタＴ2 のドレインは出力ノード５２
に接続されており、そのソースはアースに接続されてい
る。基準電圧発生器５６のフローティング電圧ＶFRは演
算増幅器５４の反転入力に接続されている。さらに、電
力を供給するため、出力ノード５２は基準電圧発生器５
６のパワー入力ＰIN1 と、演算増幅器５４のパワー入力
ＰIN2 に接続されている。
【００２２】一般に、基準電圧発生器の電源は調整する
必要がある電圧（ＶDD）から独立している。しかし、本
発明においては、フローテイング基準電圧発生器５６の
性質のために、以下の理由で、シャント電圧レギュレー
タ５０の出力電圧ＶDDを基準電圧発生器５６の電源とし
て使用する必要がある。
必要がある電圧（ＶDD）から独立している。しかし、本
発明においては、フローテイング基準電圧発生器５６の
性質のために、以下の理由で、シャント電圧レギュレー
タ５０の出力電圧ＶDDを基準電圧発生器５６の電源とし
て使用する必要がある。
【００２３】ノード５８の電圧は出力電圧ＶDDの値を決
定する上で重要である。ノード５８に加わる固定電圧に
よって、抵抗器Ｒ4 とＲ5 を通って流れる固定電流Ｉ2
の量が決まる。ノード５９は出力ノード５２に直接接続
されているので、固定電流Ｉ 2 は抵抗器Ｒ4 およびＲ5
の端子間に固定電圧降下を生じさせ、この電圧降下がノ
ード５２における出力電圧ＶDDを決定する。
定する上で重要である。ノード５８に加わる固定電圧に
よって、抵抗器Ｒ4 とＲ5 を通って流れる固定電流Ｉ2
の量が決まる。ノード５９は出力ノード５２に直接接続
されているので、固定電流Ｉ 2 は抵抗器Ｒ4 およびＲ5
の端子間に固定電圧降下を生じさせ、この電圧降下がノ
ード５２における出力電圧ＶDDを決定する。
【００２４】一般に、ノード５８に固定電圧を加えるた
め固定基準電圧が使用されるが、基準電圧発生器５６は
Ｐ型基層ＣＭＯＳ技術で作られているので、そのパワー
入力ＰIN1 とそのフローティング電圧ＶFRの間に固定の
フローティング基準電圧を発生する。演算増幅器５４は
線型モードで動作する。従ってその非反転入力はその反
転入力と同じ電圧を有する。その結果、非反転入力はＶ
FRに等しい電圧を有する。ＶFRはフローティング電圧で
あるので、ノード５８の電圧は固定電圧でない。そのた
め抵抗器の端子間の電圧降下が変動する。抵抗器Ｒ4 の
端子間に固定電圧を与える解決策は、ノード５９を基準
電圧発生器５６のパワー入力ＰIN1 に接続することであ
る。出力電圧ＶDDを調整するために、ノード５２をノー
ド５９に接続しなければならないので、その解決策は出
力電圧ＶDDを電源として基準電圧発生器５６のパワー入
力ＰIN1 に接続することである。
め固定基準電圧が使用されるが、基準電圧発生器５６は
Ｐ型基層ＣＭＯＳ技術で作られているので、そのパワー
入力ＰIN1 とそのフローティング電圧ＶFRの間に固定の
フローティング基準電圧を発生する。演算増幅器５４は
線型モードで動作する。従ってその非反転入力はその反
転入力と同じ電圧を有する。その結果、非反転入力はＶ
FRに等しい電圧を有する。ＶFRはフローティング電圧で
あるので、ノード５８の電圧は固定電圧でない。そのた
め抵抗器の端子間の電圧降下が変動する。抵抗器Ｒ4 の
端子間に固定電圧を与える解決策は、ノード５９を基準
電圧発生器５６のパワー入力ＰIN1 に接続することであ
る。出力電圧ＶDDを調整するために、ノード５２をノー
ド５９に接続しなければならないので、その解決策は出
力電圧ＶDDを電源として基準電圧発生器５６のパワー入
力ＰIN1 に接続することである。
【００２５】フローティング基準電圧発生器５６はその
パワー入力ＰIN1 とそのフローティング電圧ＶFRの間に
以下の固定電圧ＶREF を発生する。 ＶREF ＝ＶDD−ＶFR ＶREF は、温度変動や、電源およびフローティング基準
電圧の変動に関係のない、固定電圧である。この回路で
は、固定電圧ＶREF は抵抗器Ｒ4 の端子間に伝えられ
る。演算増幅器５４の反転入力と非反転入力は等しい電
圧であるので、ノード５８の電圧はＶREF に等しい。ノ
ード５９はノード５２に接続されているので、ノード５
９の電圧は出力電圧ＶDDに等しい。その結果、抵抗器Ｒ
4 の端子間の電圧ＶR4は出力電圧ＶDDとフローティング
電圧ＶFRとの差である。すなわち、 ＶR4＝ＶDD−ＶFR＝ＶREF 従って、抵抗器Ｒ4 の端子間の電圧ＶR4は固定電圧であ
る。
パワー入力ＰIN1 とそのフローティング電圧ＶFRの間に
以下の固定電圧ＶREF を発生する。 ＶREF ＝ＶDD−ＶFR ＶREF は、温度変動や、電源およびフローティング基準
電圧の変動に関係のない、固定電圧である。この回路で
は、固定電圧ＶREF は抵抗器Ｒ4 の端子間に伝えられ
る。演算増幅器５４の反転入力と非反転入力は等しい電
圧であるので、ノード５８の電圧はＶREF に等しい。ノ
ード５９はノード５２に接続されているので、ノード５
９の電圧は出力電圧ＶDDに等しい。その結果、抵抗器Ｒ
4 の端子間の電圧ＶR4は出力電圧ＶDDとフローティング
電圧ＶFRとの差である。すなわち、 ＶR4＝ＶDD−ＶFR＝ＶREF 従って、抵抗器Ｒ4 の端子間の電圧ＶR4は固定電圧であ
る。
【００２６】抵抗器Ｒ4 の端子間の固定電圧ＶREF は固
定電流Ｉ2 を発生する。この固定電流Ｉ2 は２つの抵抗
器Ｒ4 とＲ5 の端子間に固定電圧降下を生じさせる。こ
の電圧降下によって出力電圧ＶDDが決まる。もし電源Ｖ
P の電圧が変動すれば、電源ＶP の電圧変動によって生
じた過剰電流はトランジスタＴ2 を通って流れる。トラ
ンジスタＴ2 の機能については図６の説明の際により詳
しく説明する。
定電流Ｉ2 を発生する。この固定電流Ｉ2 は２つの抵抗
器Ｒ4 とＲ5 の端子間に固定電圧降下を生じさせる。こ
の電圧降下によって出力電圧ＶDDが決まる。もし電源Ｖ
P の電圧が変動すれば、電源ＶP の電圧変動によって生
じた過剰電流はトランジスタＴ2 を通って流れる。トラ
ンジスタＴ2 の機能については図６の説明の際により詳
しく説明する。
【００２７】しかし、図５の回路５０は本来の解決策で
はない。一般に、フローティング基準電圧発生器５４の
出力電圧ＶFRは約４ボルトである。演算増幅器の入力共
通モード範囲限界のために、４ボルトの電圧を演算増幅
器５４のどちらの入力にも接続することができない。
はない。一般に、フローティング基準電圧発生器５４の
出力電圧ＶFRは約４ボルトである。演算増幅器の入力共
通モード範囲限界のために、４ボルトの電圧を演算増幅
器５４のどちらの入力にも接続することができない。
【００２８】図６に、図５の回路５０を改良した回路６
０を示す。図６において、図５の回路５０の要素と同一
で、かつ同一目的を果たすすべての要素は同じ参照番号
で示してある。
０を示す。図６において、図５の回路５０の要素と同一
で、かつ同一目的を果たすすべての要素は同じ参照番号
で示してある。
【００２９】図６において、基準電圧発生器５６からの
出力電圧ＶFRはｎチャンネルＭＯＳＦＥＴ（ＮＭＯＳ）
トランジスタＴ3 を介して演算増幅器５４の非反転入力
に接続されている。トランジスタＴ3 はＶFRを下げて演
算増幅器５４の入力要求に一致させるためレベルシフタ
ーとして使用される。電圧ＶFRはトランジスタＴ3 のゲ
ートに接続されており、トランジスタＴ3 のソースは演
算増幅器５４の非反転入力に接続されており、トランジ
スタＴ3 のドレインは出力電圧ＶDDに接続されている。
出力電圧ＶFRはｎチャンネルＭＯＳＦＥＴ（ＮＭＯＳ）
トランジスタＴ3 を介して演算増幅器５４の非反転入力
に接続されている。トランジスタＴ3 はＶFRを下げて演
算増幅器５４の入力要求に一致させるためレベルシフタ
ーとして使用される。電圧ＶFRはトランジスタＴ3 のゲ
ートに接続されており、トランジスタＴ3 のソースは演
算増幅器５４の非反転入力に接続されており、トランジ
スタＴ3 のドレインは出力電圧ＶDDに接続されている。
【００３０】トランジスタＴ3 はそのゲート電圧ＶG3を
ゲートとソース間電圧ＶGS3 だけシフトダウンしてソー
ス電圧ＶS3にする。従って、ソース電圧ＶS3すなわちシ
フトダウンされた電圧は、 ＶS3＝ＶFR(shift down)＝ＶG3−ＶGS3 である。ＶG3＝ＶREF であるから、 ＶS3＝Ｖ(-) ＝ＶFR(shift down)＝ＶFR−ＶGS3 である。
ゲートとソース間電圧ＶGS3 だけシフトダウンしてソー
ス電圧ＶS3にする。従って、ソース電圧ＶS3すなわちシ
フトダウンされた電圧は、 ＶS3＝ＶFR(shift down)＝ＶG3−ＶGS3 である。ＶG3＝ＶREF であるから、 ＶS3＝Ｖ(-) ＝ＶFR(shift down)＝ＶFR−ＶGS3 である。
【００３１】演算増幅器５４は負帰還のため線型モード
で動作するので、演算増幅器５４の反転入力と非反転入
力は等しい電圧を有する。従って、演算増幅器５４の非
反転入力の電圧Ｖ(+) は、 ＶS3＝Ｖ(+) ＝ＶFR(shift down)＝ＶFR−ＶGS3 である。
で動作するので、演算増幅器５４の反転入力と非反転入
力は等しい電圧を有する。従って、演算増幅器５４の非
反転入力の電圧Ｖ(+) は、 ＶS3＝Ｖ(+) ＝ＶFR(shift down)＝ＶFR−ＶGS3 である。
【００３２】図５の回路５０の場合、ノード５８はＶFR
に等しい電圧をもつ必要がある。同じ理由で、ノード６
２の電圧はＶFRに等しくなければならない。従って、ノ
ード６２に接続する前に、演算増幅器５４の非反転入力
の電圧をＶFRの元の値までシフトアップしなければなら
ない。しかし、ＶFRの値を実質上元に戻すため、レベル
シフト操作は非常に正確でなければならない。
に等しい電圧をもつ必要がある。同じ理由で、ノード６
２の電圧はＶFRに等しくなければならない。従って、ノ
ード６２に接続する前に、演算増幅器５４の非反転入力
の電圧をＶFRの元の値までシフトアップしなければなら
ない。しかし、ＶFRの値を実質上元に戻すため、レベル
シフト操作は非常に正確でなければならない。
【００３３】正確なレベルシフトアップを行うために、
演算増幅器５４の反転入力にＮＭＯＳトランジスタＴ4
が接続されており、そのゲートがノード６２に接続され
ており、そのドレインが出力電圧ＶDDに接続されてい
る。トランジスタＴ4 のゲートの電圧は、 ＶG4＝ＶS4＋ＶGS4 である。トランジスタＴ4 のソースの電圧は演算増幅器
５４の反転入力の電圧に等しく、その反転入力の電圧
は、シフトダウン電圧ＶFR(shift down)に等しいので、 ＶG4＝ＶFR(shift down)＋ＶGS4 である。ＶFR−ＶGS3 をＶFR(shift down)に代入する
と、 ＶG4＝ＶFR−ＶGS3 ＋ＶGS4 である。
演算増幅器５４の反転入力にＮＭＯＳトランジスタＴ4
が接続されており、そのゲートがノード６２に接続され
ており、そのドレインが出力電圧ＶDDに接続されてい
る。トランジスタＴ4 のゲートの電圧は、 ＶG4＝ＶS4＋ＶGS4 である。トランジスタＴ4 のソースの電圧は演算増幅器
５４の反転入力の電圧に等しく、その反転入力の電圧
は、シフトダウン電圧ＶFR(shift down)に等しいので、 ＶG4＝ＶFR(shift down)＋ＶGS4 である。ＶFR−ＶGS3 をＶFR(shift down)に代入する
と、 ＶG4＝ＶFR−ＶGS3 ＋ＶGS4 である。
【００３４】正確なシフトアップを行うために、ＶGS3
とＶGS4 は互いに相殺するように実質上等しくなければ
ならない。等しいＶGS3 とＶGS4 を得るために、２つの
トランジスタＴ3 とＴ4 はＮＭＯＳが同じ性質を持つよ
うに選択され、かつ同じ処理を受けるように集積回路の
レイアウト上に互いに接近して置かれている。さらに、
トランジスタＴ3 とＴ4 を通って流れる電流は同一でな
ければならない。従って、トランジスタＴ3 とＴ4 に同
一電流を与えるため電流ミラー６４が使用されている。
とＶGS4 は互いに相殺するように実質上等しくなければ
ならない。等しいＶGS3 とＶGS4 を得るために、２つの
トランジスタＴ3 とＴ4 はＮＭＯＳが同じ性質を持つよ
うに選択され、かつ同じ処理を受けるように集積回路の
レイアウト上に互いに接近して置かれている。さらに、
トランジスタＴ3 とＴ4 を通って流れる電流は同一でな
ければならない。従って、トランジスタＴ3 とＴ4 に同
一電流を与えるため電流ミラー６４が使用されている。
【００３５】電流ミラー６４は３つのＭＯＳＦＥＴトラ
ンジスタＴ5 ，Ｔ6 ，Ｔ7 を有する。トランジスタ
Ｔ5 ，Ｔ6 ，Ｔ7 のゲートは相互に接続されており、ト
ランジスタＴ5 ，Ｔ6 ，Ｔ7 のソースはアースされてい
る。トランジスタＴ5 のドレインはトランジスタＴ4 の
ソースに接続されており、トランジスタＴ6 のドレイン
はトランジスタＴ3 のソースに説ぞされている。トラン
ジスタＴ7 のドレインはそのゲートのほかに、抵抗Ｒ7
を介して出力電圧ＶDDに接続されている。電流ミラー６
４においては、トランジスタＴ5 のドレインの電流Ｉ5
とトランジスタＴ6のドレインの電流Ｉ6 は、トランジ
スタＴ7 のドレインの電流Ｉ7 と同一である。従って、
２つのトランジスタＴ4 とＴ3 を通って流れる電流Ｉ5
とＩ6 は等しい。
ンジスタＴ5 ，Ｔ6 ，Ｔ7 を有する。トランジスタ
Ｔ5 ，Ｔ6 ，Ｔ7 のゲートは相互に接続されており、ト
ランジスタＴ5 ，Ｔ6 ，Ｔ7 のソースはアースされてい
る。トランジスタＴ5 のドレインはトランジスタＴ4 の
ソースに接続されており、トランジスタＴ6 のドレイン
はトランジスタＴ3 のソースに説ぞされている。トラン
ジスタＴ7 のドレインはそのゲートのほかに、抵抗Ｒ7
を介して出力電圧ＶDDに接続されている。電流ミラー６
４においては、トランジスタＴ5 のドレインの電流Ｉ5
とトランジスタＴ6のドレインの電流Ｉ6 は、トランジ
スタＴ7 のドレインの電流Ｉ7 と同一である。従って、
２つのトランジスタＴ4 とＴ3 を通って流れる電流Ｉ5
とＩ6 は等しい。
【００３６】２つのトランジスタＴ3 とＴ4 を同一設計
にし、かつそれらの電流を同一に維持すれば、ゲートソ
ース間の電圧ＶGS3 ，ＶGS4 は実質上同じになるであろ
う。その結果、トランジスタＴ4 のゲートのシフトアッ
プされた電圧ＶFR′はＶFRに実質上等しくなるであろ
う。これにより、抵抗器Ｒ4 の端子間の電圧は一定に維
持される。すなわち、 ＶDD＝ＶFR′＝ＶDD−ＶFR＝ＶREF （固定電圧） である。従って出力電圧ＶDDは次式のように固定電圧に
設定されるであろう。 ＶDD＝（Ｒ4 ＋Ｒ5 ）Ｉ2 ここで、 Ｉ2 ＝（ＶDD−ＶFR′）／Ｒ4 ＝ＶREF ／Ｒ4 である。従って、 ＶDD＝（Ｒ4 ＋Ｒ5 ）ＶREF ／Ｒ4 ＝（１＋Ｒ5 ／
Ｒ4 ）ＶREF である。この回路の場合、ＶREF は一般に約１ボルトで
あるので、ＶDDの所望の値を生成するには、２つの抵抗
器Ｒ4 とＲ5 の比は次式と等しくなければならない。 Ｒ5 ／Ｒ4 ＝ＶDDの所望の値−１ たとえば、もしＶDDが５ボルトにする必要があれば、Ｒ
5 とＲ4 の比は、 ５−１＝４ にしなければならない。従って、Ｒ4 より４倍大きいＲ
5 を選択すれば、５ボルトのＶDDを発生することができ
る。すなわち、 ＶDD＝（１＋４）ＶREF ＝５（ＶREF ＝１ボルトの場
合） である。
にし、かつそれらの電流を同一に維持すれば、ゲートソ
ース間の電圧ＶGS3 ，ＶGS4 は実質上同じになるであろ
う。その結果、トランジスタＴ4 のゲートのシフトアッ
プされた電圧ＶFR′はＶFRに実質上等しくなるであろ
う。これにより、抵抗器Ｒ4 の端子間の電圧は一定に維
持される。すなわち、 ＶDD＝ＶFR′＝ＶDD−ＶFR＝ＶREF （固定電圧） である。従って出力電圧ＶDDは次式のように固定電圧に
設定されるであろう。 ＶDD＝（Ｒ4 ＋Ｒ5 ）Ｉ2 ここで、 Ｉ2 ＝（ＶDD−ＶFR′）／Ｒ4 ＝ＶREF ／Ｒ4 である。従って、 ＶDD＝（Ｒ4 ＋Ｒ5 ）ＶREF ／Ｒ4 ＝（１＋Ｒ5 ／
Ｒ4 ）ＶREF である。この回路の場合、ＶREF は一般に約１ボルトで
あるので、ＶDDの所望の値を生成するには、２つの抵抗
器Ｒ4 とＲ5 の比は次式と等しくなければならない。 Ｒ5 ／Ｒ4 ＝ＶDDの所望の値−１ たとえば、もしＶDDが５ボルトにする必要があれば、Ｒ
5 とＲ4 の比は、 ５−１＝４ にしなければならない。従って、Ｒ4 より４倍大きいＲ
5 を選択すれば、５ボルトのＶDDを発生することができ
る。すなわち、 ＶDD＝（１＋４）ＶREF ＝５（ＶREF ＝１ボルトの場
合） である。
【００３７】そのほかに、電源ＶP の電圧の変動によっ
て、あるいは負荷電流（ＶDDに接続された回路によって
引き出される電流）の変動によって発生した過剰電流を
補償するため、トランジスタＴ2 は十分な大きさのもの
が選択される。
て、あるいは負荷電流（ＶDDに接続された回路によって
引き出される電流）の変動によって発生した過剰電流を
補償するため、トランジスタＴ2 は十分な大きさのもの
が選択される。
【００３８】動作中、もし電源ＶP の電圧がたとえば１
５ボルトから１６ボルトへ増加すれば、ＶDDの電圧もま
た一時的にたとえば５ボルトから５．２ボルトへ増加す
る。回路６０は、ＶDDの電圧が実質上５ボルトであると
き、ノード６２の電圧が実質上ＶFRに等しいように設計
されている。しかし、ＶDDが増加すると、Ｒ4 ／Ｒ5の
比によって、ノード６２の電圧はＶFRより少し低くな
る。このＶFRとノード６２の電圧との差は演算増幅器５
４の入力に送られ、演算増幅器５４の出力電圧を増加さ
せるので、トランジスタＴ2 の電流と抵抗器Ｒ6 の電流
が増加する。抵抗器Ｒ6 のより大きな電流はＶDDの電圧
を低下させる。この傾向は、ＶDDの電圧が元の値（所望
の値）に戻る（演算増幅器５４の反転入力の電圧がその
非反転入力の電圧に等しくなる）まで続く。
５ボルトから１６ボルトへ増加すれば、ＶDDの電圧もま
た一時的にたとえば５ボルトから５．２ボルトへ増加す
る。回路６０は、ＶDDの電圧が実質上５ボルトであると
き、ノード６２の電圧が実質上ＶFRに等しいように設計
されている。しかし、ＶDDが増加すると、Ｒ4 ／Ｒ5の
比によって、ノード６２の電圧はＶFRより少し低くな
る。このＶFRとノード６２の電圧との差は演算増幅器５
４の入力に送られ、演算増幅器５４の出力電圧を増加さ
せるので、トランジスタＴ2 の電流と抵抗器Ｒ6 の電流
が増加する。抵抗器Ｒ6 のより大きな電流はＶDDの電圧
を低下させる。この傾向は、ＶDDの電圧が元の値（所望
の値）に戻る（演算増幅器５４の反転入力の電圧がその
非反転入力の電圧に等しくなる）まで続く。
【００３９】同様に、もし電源ＶP の電圧が低下すれ
ば、または負荷電流（ＶDDに接続された回路によって引
き出される電流）が変化すれば、シャント電圧レギュレ
ータ６０は一時的に変化したＶDDをその元の値（所望の
値）に戻す。従って、本発明のシャント電圧レギュレー
タ６０は、電源の電圧または負荷電流の変動に起因する
ＶDDの電圧変化を調整する。従って、出力電圧は電源の
電圧の変動に関係なく一定のままである。
ば、または負荷電流（ＶDDに接続された回路によって引
き出される電流）が変化すれば、シャント電圧レギュレ
ータ６０は一時的に変化したＶDDをその元の値（所望の
値）に戻す。従って、本発明のシャント電圧レギュレー
タ６０は、電源の電圧または負荷電流の変動に起因する
ＶDDの電圧変化を調整する。従って、出力電圧は電源の
電圧の変動に関係なく一定のままである。
【００４０】さらに、出力電圧ＶDDは（１＋Ｒ5 ／
Ｒ4 ）ＶREF に等しく、かつＶREF は温度の影響を受け
ないので、出力電圧ＶDDもまた温度の影響を受けない。
Ｒ4 ）ＶREF に等しく、かつＶREF は温度の影響を受け
ないので、出力電圧ＶDDもまた温度の影響を受けない。
【００４１】結論として、本発明の開示した実施例は、
温度の影響を受けないフローティング基準電圧発生器を
使用して、温度の影響を受ける無調整の電源から温度の
影響を受けない調整された出力電圧ＶDDを提供する。
温度の影響を受けないフローティング基準電圧発生器を
使用して、温度の影響を受ける無調整の電源から温度の
影響を受けない調整された出力電圧ＶDDを提供する。
【００４２】回路５０と６０は、フローティング基準電
圧発生器と一緒に使用するため独立型回路として作るこ
ともできるし、あるいは共通基層上のフローティング基
準電圧発生器と一緒に集積積回路として作ることもでき
ることに注目されたい。
圧発生器と一緒に使用するため独立型回路として作るこ
ともできるし、あるいは共通基層上のフローティング基
準電圧発生器と一緒に集積積回路として作ることもでき
ることに注目されたい。
【００４３】また、特許請求の範囲に記載した発明の真
の精神および範囲の範囲の中で、数多くの構造細部の変
更や要素の組合せや配置の変更を行うことができること
に留意されたい。
の精神および範囲の範囲の中で、数多くの構造細部の変
更や要素の組合せや配置の変更を行うことができること
に留意されたい。
【図１】従来のシャント電圧レギュレータを示す図であ
る。
る。
【図２】Ｐ型基層ＣＭＯＳ技術で作られたバイポーラト
ランジスタを示す図である。
ランジスタを示す図である。
【図３】アースに関して電圧を発生するＮＰＮトランジ
スタで作られた基準電圧発生器のブロック図である。
スタで作られた基準電圧発生器のブロック図である。
【図４】電源に関してフローティング電圧を発生するＰ
ＮＰトランジスタで作られた基準電圧発生器のブロック
図である。
ＮＰトランジスタで作られた基準電圧発生器のブロック
図である。
【図５】フローティング基準電圧発生器を使用するシャ
ント電圧レギュレータを設計する場合の本発明の最初の
アプローチの回路図である。
ント電圧レギュレータを設計する場合の本発明の最初の
アプローチの回路図である。
【図６】フローティング基準電圧発生器を使用する本発
明のシャント電圧レギュレータの好ましい実施例の回路
図である。
明のシャント電圧レギュレータの好ましい実施例の回路
図である。
１０ シャント電圧レギュレータ １２ 出力ノード １４ 基準電圧発生器 １６ 演算増幅器 ２０ バイポーラ・トランジスタ ２２ 絶縁層 ２４ 金属層 ３０ ＮＰＮトランジスタで作られた基準電圧発生器 ４０ ＰＮＰトランジスタで作られた基準電圧発生器 ５０ 本発明のシャント電圧レギュレータの最初のアプ
ローチの回路 ５２ ノード ５４ 演算増幅器 ５６ フローティング基準電圧発生器 ５８ ノード ５９ ノード ６０ 本発明のシャント電圧レギュレータの好ましい実
施例の回路 ６２ ノード ６４ 電流ミラー
ローチの回路 ５２ ノード ５４ 演算増幅器 ５６ フローティング基準電圧発生器 ５８ ノード ５９ ノード ６０ 本発明のシャント電圧レギュレータの好ましい実
施例の回路 ６２ ノード ６４ 電流ミラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハリー ジェイ マッキンタイアー アメリカ合衆国 カリフォルニア州 90034−4014 ロサンゼルス カーディフ アベニュー 3720
Claims (1)
- 【請求項１】 シャント電圧レギュレータであって、 電圧を調整するための調整手段と、調整すべき前記電圧
に対するフローティング出力電圧を発生する基準電圧発
生器とを備え、 前記調整すべき電圧は、電源として前記調整手段および
前記基準電圧発生器に電気的に接続されており、 前記基準電圧発生器のフローティング出力電圧は、前記
調整すべき電圧より低い固定の電圧であり、 前記調整手段は、前記調整すべき電圧を調整するための
基準電圧として前記フローティング出力電圧を使用する
ように構成されて配置されていることを特徴とするシャ
ント電圧レギュレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/960783 | 1997-10-30 | ||
| US08/960,783 US5894215A (en) | 1997-10-30 | 1997-10-30 | Shunt voltage regulator utilizing a floating reference voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11194841A true JPH11194841A (ja) | 1999-07-21 |
Family
ID=25503620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10299749A Abandoned JPH11194841A (ja) | 1997-10-30 | 1998-10-21 | フローティング基準電圧を用いたシャント電圧レギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5894215A (ja) |
| EP (1) | EP0913756B1 (ja) |
| JP (1) | JPH11194841A (ja) |
| BR (1) | BR9804328A (ja) |
| DE (1) | DE69820970T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348784B1 (en) | 2001-02-13 | 2002-02-19 | Coltene/Whaledent Inc. | Switching power supply |
| CN100412753C (zh) * | 2004-11-20 | 2008-08-20 | 鸿富锦精密工业（深圳）有限公司 | 主机板芯片组工作电压产生电路 |
| US8861229B2 (en) * | 2007-06-25 | 2014-10-14 | Silicon Laboratories Inc. | Isolator circuit including a voltage regulator |
| US7675272B2 (en) * | 2007-08-08 | 2010-03-09 | Texas Instruments Incoporated | Output impedance compensation for linear voltage regulators |
| US9128501B2 (en) | 2013-09-11 | 2015-09-08 | Altera Corporation | Regulator circuitry capable of tracking reference voltages |
| US9513646B2 (en) * | 2014-11-26 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company | Low dropout regulator |
| US9531376B2 (en) | 2015-05-29 | 2016-12-27 | Silicon Laboratories Inc. | Solid state relay using capacitive isolation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4260946A (en) * | 1979-03-22 | 1981-04-07 | Rca Corporation | Reference voltage circuit using nested diode means |
| US4924113A (en) * | 1988-07-18 | 1990-05-08 | Harris Semiconductor Patents, Inc. | Transistor base current compensation circuitry |
| ATE93634T1 (de) * | 1988-09-26 | 1993-09-15 | Siemens Ag | Cmos-spannungsreferenz. |
| US4928056A (en) * | 1988-10-06 | 1990-05-22 | National Semiconductor Corporation | Stabilized low dropout voltage regulator circuit |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| US5066901A (en) * | 1990-09-18 | 1991-11-19 | National Semiconductor Corporation | Transient protected isolator output stage |
| US5570004A (en) * | 1994-01-03 | 1996-10-29 | Seiko Instruments Inc. | Supply voltage regulator and an electronic apparatus |
| US5559424A (en) * | 1994-10-20 | 1996-09-24 | Siliconix Incorporated | Voltage regulator having improved stability |
| US5596534A (en) * | 1995-06-27 | 1997-01-21 | Micron Technology, Inc. | Circuit including DRAM and voltage regulator, and method of increasing speed of operation of a DRAM |
-
1997
- 1997-10-30 US US08/960,783 patent/US5894215A/en not_active Expired - Fee Related
-
1998
- 1998-10-20 DE DE69820970T patent/DE69820970T2/de not_active Expired - Fee Related
- 1998-10-20 EP EP98308573A patent/EP0913756B1/en not_active Expired - Lifetime
- 1998-10-21 JP JP10299749A patent/JPH11194841A/ja not_active Abandoned
- 1998-10-30 BR BR9804328-5A patent/BR9804328A/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| BR9804328A (pt) | 1999-11-16 |
| DE69820970T2 (de) | 2004-12-09 |
| EP0913756B1 (en) | 2004-01-07 |
| DE69820970D1 (de) | 2004-02-12 |
| US5894215A (en) | 1999-04-13 |
| EP0913756A2 (en) | 1999-05-06 |
| EP0913756A3 (en) | 1999-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| US6407622B1 (en) | Low-voltage bandgap reference circuit | |
| JP3304539B2 (ja) | 基準電圧発生回路 | |
| EP0573240A2 (en) | Reference voltage generator | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US4419594A (en) | Temperature compensated reference circuit | |
| JPH07249949A (ja) | バンドギャップ電圧発生器、およびその感度を低減する方法 | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| US5635869A (en) | Current reference circuit | |
| US5045773A (en) | Current source circuit with constant output | |
| US7157893B2 (en) | Temperature independent reference voltage generator | |
| EP0039178A1 (en) | Integrated circuit for generating a reference voltage | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| JPH083767B2 (ja) | 基準電圧発生回路 | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
| JPH11194841A (ja) | フローティング基準電圧を用いたシャント電圧レギュレータ | |
| US4683416A (en) | Voltage regulator | |
| US6225856B1 (en) | Low power bandgap circuit | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| JP2000114891A (ja) | 電流源回路 | |
| JPH0675648A (ja) | 基準電流発生回路 | |
| GB2265478A (en) | Reference voltage generating circuit | |
| JPS6398159A (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| US5808459A (en) | Design technique for converting a floating band-gap reference voltage to a fixed and buffered reference voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051020 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060421 |