JP3731833B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP3731833B2 JP3731833B2 JP10008696A JP10008696A JP3731833B2 JP 3731833 B2 JP3731833 B2 JP 3731833B2 JP 10008696 A JP10008696 A JP 10008696A JP 10008696 A JP10008696 A JP 10008696A JP 3731833 B2 JP3731833 B2 JP 3731833B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- pmos transistor
- output terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の基準電圧発生回路に係り、特に工程変化、温度変化及び外部電源電圧の変動に係わらず一定なレベルの基準電圧を発生させることができる基準電圧発生回路に関する。
【0002】
【従来の技術】
最近の半導体製造技術の極微細化及び高集積化の傾向に伴う半導体装置の信頼性と電力消耗量を考慮するとき、半導体装置に印加される電圧は低いものが望ましい。しかしながら、一般の半導体装置の外部回路としては5Vの電源電圧を用い、その内部回路としては3.3V程度の低い電圧を用いる。大容量の半導体装置においては、前記低電圧の内部回路に所定の低い電圧を供給するために外部電源電圧を立下げる内部電源電圧発生回路を採用している。
【0003】
一般に内部電源電圧発生回路は基準電圧発生回路と内部電源電圧駆動回路よりなり、基準電圧発生回路は内部電源電圧の基準となる電圧を発生させ、内部電源電圧駆動回路は基準電圧発生回路からの出力に基づいて内部電源電圧を一定に保つ。
【0004】
このような内部電源電圧発生回路は半導体素子の信頼性を確保するためには外部電源電圧の変化、温度変化及び工程変化に係わらず一定な電圧を保たなければならない。一方、内部電源電圧発生回路から発生される電圧のレベルは基準電圧発生回路の出力により決められるので、各種の変数の変化にも係わらず一定な電圧レベルを保つ基準電圧発生回路が内部電源電圧発生回路では必要である。
【0005】
しかしながら、MOSトランジスタを用いる従来の基準電圧発生回路で電圧を一定に保つためのクランプ用トランジスタとして主に用いられるPMOSトランジスタは工程変化及び温度変化によりその特性が敏感に変わる。よって、基準電圧を一定に保つためには、この特性を補償する方法が求められる。
【0006】
【発明が解決しようとする課題】
本発明の目的はかかる従来の問題を解決するために、外部電源電圧の変動だけでなく工程変化及び温度変化にも係わらず一定なレベルの基準電圧を発生することができる基準電圧発生回路を提供するにある。
【0007】
【課題を解決するための手段】
前記目的を達成する本発明は、入力された外部電源電圧を立下げてその立下り電圧を基準電圧として基準電圧出力端子に発生する分配手段と、一端が前記基準電圧の出力端子に連結され、他端が接地と連結されて前記基準電圧を所定の電圧レベルでクランピングするためのPMOSトランジスタと、前記基準電圧のレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタの基板電圧を調節するための補償手段とを備えた基準電圧発生回路において、前記補償手段は、前記基準電圧を分配して所定の分配電圧を発生する分配器と、前記分配電圧と前記PMOSトランジスタのゲート電圧を差動増幅し、その結果を前記PMOSトランジスタの基板電圧として提供する差動増幅器とを備えることを特徴とする基準電圧発生回路を提供する。
【0009】
前記差動増幅器は、前記基準電圧に基づき内部電源電圧の参照レベルとして用いられる所定の内部基準電圧を発生する内部基準電圧発生手段と、一端が前記内部基準電圧発生手段の出力端子と第1ドレイン負荷を通して連結され、他端が共通ソースノードに連結され、ゲートに前記PMOSトランジスタのゲート電圧が供給される第1NMOSトランジスタと、一端が前記内部基準電圧発生手段の出力端子と第2ドレイン負荷を通して連結され、他端が前記共通ソースノードに連結され、ゲートに前記分配電圧が供給される第2NMOSトランジスタと、前記共通ソースノードと接地との間に電流通路を形成し、ゲートに前記内部基準電圧が印加される電流シンクトランジスタと、前記第2NMOSトランジスタのドレイン出力を前記PMOSトランジスタの基板電圧として提供する出力端子とを備える。
【0010】
また、本発明は、入力された外部電源電圧を立下げてその立下り電圧を基準電圧として基準電圧出力端子に発生する分配手段と、一端が前記基準電圧の出力端子に連結され、他端が接地と連結されて前記基準電圧を所定の電圧レベルでクランピングするためのPMOSトランジスタと、前記基準電圧のレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタの基板電圧を調節するための補償手段とを備えた基準電圧発生回路において、前記補償手段は、前記基準電圧に基づき内部電源電圧の参照レベルとして用いられる所定の内部基準電圧を発生する内部基準電圧発生手段と、前記内部基準電圧を分配して所定の分配電圧を発生する分配器と、前記分配電圧と前記PMOSトランジスタのゲート電圧を差動増幅してその結果を前記PMOSトランジスタの基板電圧として提供する差動増幅器とを備える。この構成において、前記差動増幅器は、一端が前記内部基準電圧の出力端子と第2ドレイン負荷を通して連結され、他端が共通ソースノードに連結され、ゲートに前記PMOSトランジスタのゲート電圧が供給される第1NMOSトランジスタと、一端が前記内部基準電圧の出力端子と第2ドレイン負荷を通して連結され、他端が前記共通ソースノードに連結され、ゲートに前記分配電圧が供給される第2NMOSトランジスタと、前記共通ソースノードと接地との間に電流通路を形成し、ゲートに前記内部基準電圧が印加される電流シンクトランジスタと、前記第2NMOSトランジスタのドレイン出力を前記PMOSトランジスタの基板電圧として提供する出力端子とを備える。
【0011】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
本発明の説明に先立ち従来の基準電圧発生回路を詳細に調べると次の通りである。図1はMOSトランジスタを用いる従来の基準電圧発生回路を示す。図1において基準電圧発生回路は、外部電圧源Vccと基準電圧の出力端子10との間に連結される抵抗R1と、基準電圧の出力端子10と第1ノード12との間に連結される抵抗R2と、第1ノード12と接地Vssとの間に電流チャンネルが直列に連結されるNMOSトランジスタNM1,NM2と、抵抗R2の両端にソース及びゲートが連結されドレインが接地されたクランプPMOSトランジスタPM1とを含む。NM1のゲートには基準電圧出力端子10が連結され、NM2のゲートには外部電源電圧Vccが印加される。PM1のウェルには基準電圧Vrefが印加される。図1において基準電圧はPMOSトランジスタのスレショルド電圧VtpとNMOSトランジスタのドレイン電圧Vn1との和であり、よって、基準電圧は次の式1のようになる。
【0012】
前記の式1でRtrはNMOSトランジスタの等価抵抗の和である。
【0013】
前記の式1によれば、基準電圧発生回路は外部電源電圧に無関係である。この場合、スレショルド電圧Vtpは温度に反比例し、トランジスタの等価抵抗の和は温度に比例するので、温度の変化が基準電圧に及ぼす影響は少なくなる。
【0014】
しかしながら、工程の変化によりPMOSトランジスタのスレショルド電圧が変わる場合に基準電圧発生回路は一定なレベルの基準電圧を保つことができない。
【0015】
図2は本発明による基準電圧発生回路の一実施例の回路図であり、図3は本発明による基準電圧発生回路の他の実施例の回路図であり、図4は図2及び図3の電圧分配器及び作動増幅器の詳細回路図である。前述した図1と同一な部分には同一の符号を付ける。
【0016】
図2を参照すれば、基準電圧発生回路は、外部電源電圧Vccを立下げて基準電圧の出力端子10に基準電圧Vrefを発生する分配手段11と、基準電圧の出力端子10と接地Vssとの間に連結されて基準電圧Vrefを所定の電圧レベルでクランピングするためのPMOSトランジスタPM1と、基準電圧Vrefのレベル変動に応答してそのレベルの変動を補償する方向にPMOSトランジスタPM1の基板電圧Vbpを調整する補償手段17とを含む。補償手段17は基準電圧Vrefを分配して所定の分配電圧Vn2を発生する分配器16と、分配電圧Vn2とPMOSトランジスタPM1のゲート電圧Vn1を差動増幅してその結果をPMOSトランジスタPM1の基板電圧Vbpとして提供する差動増幅器18とを含む。PMOSトランジスタがN型の不純物のドーピングされたウェル内に形成されれば、基板電圧はウェル電圧となる。
【0017】
図3の他の実施例は内部基準電圧発生手段14から得た内部基準電圧Vrefpを基準電圧Vrefの代わりに用いることを除いては図2の前記一実施例と同様である。よって、本発明の他の実施例による前記補償手段17は、分配器16、差動増幅器18及び内部基準電圧発生手段14を含む。
【0018】
ここで、前記内部基準電圧発生手段14は基準電圧Vrefに基づいて内部基準電圧Vrefpを発生させ、これは内部電源電圧発生部100の出力である内部電圧IVCの参照レベルとなる。
【0019】
図4を参照すれば、一実施例の分配器16は基準電圧端子Vrefと接地Vssとの間に直列に連結された二つの抵抗R3,R4より構成されてR4の両端に分配された分配電圧Vn2を発生する。差動増幅器18は、一端が内部基準電圧Vrefpが印加される端子20と第1ドレイン負荷R5を通して連結され、他端が共通ソースノード21と連結され、PMOSトランジスタPM1のゲート電圧Vn1が供給される端子22にゲートの連結された第1NMOSトランジスタNM3と、一端が共通ソースノード21に連結され他端が第2ドレイン負荷R6を通して端子22に連結され、ゲートに分配電圧Vn2が供給される第2NMOSトランジスタNM4と、ゲートに内部基準電圧Vrefpが印加され共通ソースノード21と接地との間に電流通路を形成する電流シンクトランジスタNM5と、第2NMOSトラシンズタNM4のドレイン出力をPMOSトランジスタPM1の基板電圧及びウェル電圧Vbpとして提供する出力端子24を含む。
【0020】
他の実施例の分配器16及び差動増幅器18は前述した一実施例と同一の構成を有するが、分配器16の入力として基準電圧Vrefの代わりに内部基準電圧Vrefpを用いることのみが異なる。
【0021】
【発明の効果】
以上のように構成された本発明の効果は次の通りである。
本発明の基準電圧発生回路は、基準電圧が電圧クランプ用PMOSトランジスタPM1のスレショルド電圧Vtpの変化や温度変化などの特性変化により立上がるとウェル電圧Vbpを立下げ、立下がるとウェル電圧Vbpを立上げることにより、基準電圧レベルを一定に保つ。この場合、ウェル電圧Vbpは差動増幅器により発生され、この差動増幅器の一つの入力としてPMOSトランジスタのゲート電圧を用い、もう一つの入力としては基準電圧Vrefや内部基準電圧Vrefpが電圧分配器により分配された電圧を用いる。電圧分配器を用いる二つの目的は二つの入力の動作電圧をほぼ同一に保つためである。
【0022】
即ち、基準電圧発生回路で工程変化や温度変化によりスレショルド電圧Vtpが立上がると、PMOSトランジスタPM1のゲート電圧Vn1は立下がることにより分配電圧Vn2は立上がり、これにより差動増幅器の出力であるウェル電圧Vbpが減る。一方、基準電圧発生回路で工程変化や温度変化によりスレショルド電圧Vtpが立下がるとPMOSトランジスタPM1のゲート電圧Vn1は立上がり分配電圧Vn2は立下がることにより、差動増幅器の出力であるウェル電圧Vbpは増える。よって、ウェル電圧Vbpを基準電圧や内部電源電圧のレベルに応じて調整することによりトランジスタの特性変化を補償する。
【図面の簡単な説明】
【図1】 従来の基準電圧発生回路を示した回路図である。
【図2】 本発明による基準電圧発生回路の望ましい一実施例の回路図である。
【図3】 本発明による基準電圧発生回路の望ましい他の実施例の回路図である。
【図4】 図2及び図3の電圧分配器及び差動増幅器の詳細回路図である。
【符号の説明】
10 出力端子、11 分配手段、12 第1ノード、14 内部基準電圧発生手段、16 分配器、17 補償手段、18 差動増幅器、20 端子、21 共通ソースノード、22 端子、24 出力端子
Claims (4)
- 入力された外部電源電圧を立下げてその立下り電圧を基準電圧として基準電圧出力端子に発生する分配手段と、
一端が前記基準電圧の出力端子に連結され、他端が接地と連結されて前記基準電圧を所定の電圧レベルでクランピングするためのPMOSトランジスタと、 前記基準電圧のレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタの基板電圧を調節するための補償手段とを備えた基準電圧発生回路において、
前記補償手段は、
前記基準電圧を分配して所定の分配電圧を発生する分配器と、
前記分配電圧と前記PMOSトランジスタのゲート電圧を差動増幅し、その結果を前記PMOSトランジスタの基板電圧として提供する差動増幅器とを備えることを特徴とする基準電圧発生回路。 - 前記差動増幅器は、
前記基準電圧に基づき内部電源電圧の参照レベルとして用いられる所定の内部基準電圧を発生する内部基準電圧発生手段と、
一端が前記内部基準電圧発生手段の出力端子と第1ドレイン負荷を通して連結され、他端が共通ソースノードに連結され、ゲートに前記PMOSトランジスタのゲート電圧が供給される第1NMOSトランジスタと、
一端が前記内部基準電圧発生の出力端子と第2ドレイン負荷を通して連結され、他端が前記共通ソースノードに連結され、ゲートに前記分配電圧が供給される第2NMOSトランジスタと、
前記共通ソースノードと接地との間に電流通路を形成し、ゲートに前記内部基準電圧が印加される電流シンクトランジスタと、
前記第2NMOSトランジスタのドレイン出力を前記PMOSトランジスタの基板電圧として提供する出力端子とを備えることを特徴とする請求項1に記載の基準電圧発生回路。 - 入力された外部電源電圧を立下げてその立下り電圧を基準電圧として基準電圧出力端子に発生する分配手段と、
一端が前記基準電圧の出力端子に連結され、他端が接地と連結されて前記基準電圧を所定の電圧レベルでクランピングするためのPMOSトランジスタと、 前記基準電圧のレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタの基板電圧を調節するための補償手段とを備えた基準電圧発生回路において、
前記補償手段は、前記基準電圧に基づき内部電源電圧の参照レベルとして用いられる所定の内部基準電圧を発生する内部基準電圧発生手段と、
前記内部基準電圧を分配して所定の分配電圧を発生する分配器と、
前記分配電圧と前記PMOSトランジスタのゲート電圧を差動増幅してその結果を前記PMOSトランジスタの基板電圧として提供する差動増幅器とを備えることを特徴とする基準電圧発生回路。 - 前記差動増幅器は、
一端が前記内部基準電圧の出力端子と第2ドレイン負荷を通して連結され、他端が共通ソースノードに連結され、ゲートに前記PMOSトランジスタのゲート電圧が供給される第1NMOSトランジスタと、
一端が前記内部基準電圧の出力端子と第2ドレイン負荷を通して連結され、他端が前記共通ソースノードに連結され、ゲートに前記分配電圧が供給される第2NMOSトランジスタと、
前記共通ソースノードと接地との間に電流通路を形成し、ゲートに前記内部基準電圧が印加される電流シンクトランジスタと、
前記第2NMOSトランジスタのドレイン出力を前記PMOSトランジスタの基板電圧として提供する出力端子とを備えることを特徴とする請求項3に記載の基準電圧発生回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009640A KR0141157B1 (ko) | 1995-04-24 | 1995-04-24 | 기준전압발생회로 |
KR1995-P-009640 | 1995-04-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08305454A JPH08305454A (ja) | 1996-11-22 |
JP3731833B2 true JP3731833B2 (ja) | 2006-01-05 |
Family
ID=19412802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10008696A Expired - Fee Related JP3731833B2 (ja) | 1995-04-24 | 1996-04-22 | 基準電圧発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5783935A (ja) |
JP (1) | JP3731833B2 (ja) |
KR (1) | KR0141157B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2772155B1 (fr) * | 1997-12-10 | 2000-02-11 | Matra Mhs | Dispositif de generation d'une tension continue de reference |
KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
KR20000056765A (ko) | 1999-02-25 | 2000-09-15 | 김영환 | 온도변화에 무관한 전압조정회로 |
KR100607164B1 (ko) * | 1999-09-08 | 2006-08-01 | 삼성전자주식회사 | 기준 전압 발생 회로 |
US6515534B2 (en) * | 1999-12-30 | 2003-02-04 | Intel Corporation | Enhanced conductivity body biased PMOS driver |
JP3868756B2 (ja) * | 2001-04-10 | 2007-01-17 | シャープ株式会社 | 半導体装置の内部電源電圧発生回路 |
JP3575453B2 (ja) * | 2001-09-14 | 2004-10-13 | ソニー株式会社 | 基準電圧発生回路 |
US6593726B1 (en) * | 2002-02-15 | 2003-07-15 | Micron Technology, Inc. | Voltage converter system and method having a stable output voltage |
US6894473B1 (en) * | 2003-03-05 | 2005-05-17 | Advanced Micro Devices, Inc. | Fast bandgap reference circuit for use in a low power supply A/D booster |
JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
JP2005038482A (ja) * | 2003-07-17 | 2005-02-10 | Toshiba Microelectronics Corp | 半導体装置 |
JP4162092B2 (ja) * | 2004-08-31 | 2008-10-08 | シャープ株式会社 | バスドライバ装置および半導体集積回路 |
US7453251B1 (en) * | 2005-01-18 | 2008-11-18 | Intersil Americas Inc. | Voltage tracking reference for a power regulator |
US7283010B2 (en) * | 2005-10-20 | 2007-10-16 | Honeywell International Inc. | Power supply compensated voltage and current supply |
KR100675016B1 (ko) * | 2006-02-25 | 2007-01-29 | 삼성전자주식회사 | 온도 의존성이 낮은 기준전압 발생회로 |
JP2013074749A (ja) * | 2011-09-28 | 2013-04-22 | Seiko Instruments Inc | 過充電防止回路及び半導体装置 |
KR20130098041A (ko) * | 2012-02-27 | 2013-09-04 | 삼성전자주식회사 | 낮은 외부 전원 전압에 적합한 전압 발생부들 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
US4368420A (en) * | 1981-04-14 | 1983-01-11 | Fairchild Camera And Instrument Corp. | Supply voltage sense amplifier |
-
1995
- 1995-04-24 KR KR1019950009640A patent/KR0141157B1/ko not_active IP Right Cessation
-
1996
- 1996-04-22 US US08/636,116 patent/US5783935A/en not_active Expired - Fee Related
- 1996-04-22 JP JP10008696A patent/JP3731833B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960038542A (ko) | 1996-11-21 |
JPH08305454A (ja) | 1996-11-22 |
KR0141157B1 (ko) | 1998-07-15 |
US5783935A (en) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3731833B2 (ja) | 基準電圧発生回路 | |
US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
JP2596697B2 (ja) | Cmosトランジスタ回路を使用する基準電圧発生回路 | |
KR940003406B1 (ko) | 내부 전원전압 발생회로 | |
US6005378A (en) | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors | |
JP3097899B2 (ja) | Cmos電流源回路 | |
JP5074542B2 (ja) | 内部電圧発生回路 | |
US4987379A (en) | Operational amplifier circuit | |
JP2531104B2 (ja) | 基準電位発生回路 | |
US4716307A (en) | Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply | |
EP0714055A1 (en) | Proportional to absolute temperature current source | |
US20030011351A1 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
US6940338B2 (en) | Semiconductor integrated circuit | |
JP2684600B2 (ja) | 温度に対して安定な電流源 | |
JP3531129B2 (ja) | 電源回路 | |
JPH0675648A (ja) | 基準電流発生回路 | |
JP3024645B1 (ja) | 定電圧発生回路 | |
JPH03102412A (ja) | Mos集積回路 | |
JP2550871B2 (ja) | Cmos定電流源回路 | |
US6731159B2 (en) | Mirroring circuit for operation at high frequencies | |
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
US5998983A (en) | Device for generating a DC reference voltage | |
JPH11312930A (ja) | 差動増幅器 | |
KR19980065847A (ko) | 정전류 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |