JP2013074749A - 過充電防止回路及び半導体装置 - Google Patents

過充電防止回路及び半導体装置 Download PDF

Info

Publication number
JP2013074749A
JP2013074749A JP2011213020A JP2011213020A JP2013074749A JP 2013074749 A JP2013074749 A JP 2013074749A JP 2011213020 A JP2011213020 A JP 2011213020A JP 2011213020 A JP2011213020 A JP 2011213020A JP 2013074749 A JP2013074749 A JP 2013074749A
Authority
JP
Japan
Prior art keywords
terminal
overcharge
circuit
overcharge prevention
vbat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011213020A
Other languages
English (en)
Inventor
Makoto Mitani
真 見谷
Kotaro Watanabe
考太郎 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011213020A priority Critical patent/JP2013074749A/ja
Priority to US13/612,130 priority patent/US8988840B2/en
Priority to CN201210350311.1A priority patent/CN103036266B/zh
Priority to KR1020120105727A priority patent/KR20130034602A/ko
Priority to TW101135094A priority patent/TWI558065B/zh
Publication of JP2013074749A publication Critical patent/JP2013074749A/ja
Priority to HK13106815.5A priority patent/HK1179767A1/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/35—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering with light sensitive cells
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

【課題】過充電状態における発電手段の電圧値を一定にクランプする過充電防止回路において、素子数の少なく、かつ余分に電力を消費することの無い過充電防止回路を提供する。
【解決手段】逆流防止ダイオードのカソードにゲートを接続され、アノードにソースを接続され、過充電防止スイッチにドレインを接続されたクランプトランジスタを設け、過充電検出時にクランプトランジスタと過充電防止スイッチを介して電流を放電させることにより、発電手段の電位を略蓄電手段の電圧にクランプする。
【選択図】図１

Description

本発明は、発電手段の発電電力を蓄電手段へ充電し、また発電電力ないし蓄電電力で駆動回路を駆動する半導体装置に関し、より詳しくは、蓄電手段への過充電を防止する過充電防止回路に関する。
図３は、従来の過充電防止回路を備えた半導体装置を示した回路図である。発電手段として太陽電池３１と、蓄電手段として二次電池３２と、逆流防止回路としてダイオード３３と、過充電検出回路３４と、過充電防止スイッチとしてＮＭＯＳトランジスタ３５を備えている。
太陽電池３１の負極端子は低電位側電源ＶＳＳ、太陽電池３１の正極端子は発電電源ＶＳＯＬに接続される。二次電池３２の負極端子は低電位側電源ＶＳＳ、二次電池３２の正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード３３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路３４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ３５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子は過充電検出回路３４の出力端子に接続される。
次に、従来の過充電防止回路を備えた半導体装置の動作を説明する。図４は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード３３の順方向電圧をＶＦとする。
ｔ０〜ｔ１の期間は、太陽電池３１の発電が無い、或いは太陽電池３１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
ｔ１〜ｔ２の期間は、太陽電池３１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路３４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ３５がオンする(過充電状態)。このとき、太陽電池３１の発電電流はＮＭＯＳトランジスタ３５を介してＶＳＳへ放電され、ＶＢＡＴ電位はほぼＶＳＳに等しくなる。
この状態では、太陽電池３１が発電の有無に関わらず、ＶＢＡＴ≒ＶＳＳのため、太陽電池の発電を検出することができず、明暗判定を行なうことができないという問題があった。
この問題点に鑑みてなされた発明として特開２００２−１０５１８が知られており、図５に概略図を示す。
図５に示す従来の過充電防止回路を備えた半導体装置は、発電手段として太陽電池５１と、蓄電手段として二次電池５２と、逆流防止回路としてダイオード５３と、過充電検出回路５４と、過充電防止スイッチとしてＮＭＯＳトランジスタ５５と、基準電圧発生回路５６と、コンパレータ回路５７を備えている。太陽電池５１の負極端子は低電位側電源ＶＳＳ、太陽電池５１の正極端子は発電電源ＶＳＯＬに接続される。二次電池５２の負極端子は低電位側電源ＶＳＳ、二次電池５２の正極端子は蓄電電源ＶＢＡＴに接続される。
ダイオード５３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路５４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ５５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子はコンパレータ回路の出力ノードＶＧＮに接続される。基準電圧発生回路５６は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、一定電圧ＶＲＥＦを出力する。コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動される。コンパレータ回路５７のプラス側入力端子には発電電源ＶＳＯＬ、マイナス側入力端子には基準電圧発生回路５６の出力ノードＶＲＥＦが接続され、コンパレータ回路５７の出力ノードＶＧＮは、ＶＳＯＬ＞ＶＲＥＦの時、Ｈｉｇｈ(ＶＢＡＴ)、ＶＳＯＬ＜ＶＲＥＦの時、Ｌｏｗ(ＶＳＳ)レベルを出力する。コンパレータ回路５７のイネーブル端子には過充電検出回路５４の出力ＶＤＥＴが接続され、コンパレータ回路５７はＶＤＥＴがＨｉｇｈの時、動作状態にあり、ＶＤＥＴがＬｏｗの時、非動作状態にある。
次に、図５に示す従来の過充電防止回路を備えた半導体装置の動作について説明する。 図６は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード５３の順方向電圧をＶＦとする。
ｔ０〜ｔ１の期間である非充電状態と、ｔ１〜ｔ２の期間である充電状態における動作は図４と同じである。
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路５４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、コンパレータ回路５７が動作状態になる(過充電状態)。コンパレータ回路５７とＮＭＯＳトランジスタ５５の負帰還動作により、ＶＳＯＬはＶＲＥＦ電位と等しくなる。
このとき、太陽電池５１は発電量に応じて、ＶＳＳ電位からＶＲＥＦ電位までを出力することができ、明暗判定も容易に行なうことができる。
特開２００２−１０５１８号公報
しかしながら、図５に示す過充電防止回路を備えた半導体装置では、図３に示す過充電防止回路を備えた半導体装置に対して、クランプ機能を追加するために基準電圧回路５６と、コンパレータ回路５７が別途必要となるため、回路を構成する素子数が多くなり、チップ面積が大きくなるという問題がある。
さらに、基準電圧回路５６と、コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動されており、せっかく充電した蓄電電源ＶＢＡＴの電力を、基準電圧回路５６と、コンパレータ回路５７で消費してしまうという問題がある。
本発明は、これらの問題点に鑑みてなされたものであり、過充電状態における発電手段の電圧値を一定にクランプする過充電防止回路において素子数の少ない、かつ余分に電力を消費することの無い過充電防止回路を備えた半導体装置を提供する。
従来の課題を解決するために、本発明の過充電防止回路を備えた半導体装置は以下のような構成とした。
蓄電手段の正極端子と負極端子に接続され、蓄電手段の電圧を検出する過充電検出回路と、ゲート端子が過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、ゲート端子が蓄電手段の正極端子に接続され、ドレイン端子が過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が発電手段の正極端子が接続されたクランプトランジスタと、を備えたことを特徴とする過充電防止回路、及び該過充電防止回路を備えた半導体装置。
本発明の過充電防止回路によれば、少ない素子数で、余分な電力を消費することの無いクランプ機能を有する過充電防止回路、及びそれを備えた半導体装置を提供することが出来る。
本実施形態の過充電防止回路を備えた半導体装置を示す図である。 本実施形態の過充電防止回路を備えた半導体装置の動作を示す図である。 従来の過充電防止回路を備えた半導体装置を示す図である。 従来の過充電防止回路を備えた半導体装置の動作を示す図である。 従来の過充電防止回路を備えた半導体装置の他の例を示す図である。 従来の他の例の過充電防止回路を備えた半導体装置の動作を示す図である。
図１は、本実施形態の過充電防止回路を備えた半導体装置を示した回路図である。
本実施形態の過充電防止回路を備えた半導体装置は、発電手段として太陽電池１１と、蓄電手段として二次電池１２と、逆流防止回路としてダイオード１３と、過充電検出回路１４と、過充電防止スイッチとしてＮＭＯＳトランジスタ１５と、クランプトランジスタとしてＰＭＯＳトランジスタ１６を備えている。
太陽電池１１の負極端子は低電位側電源ＶＳＳに接続され、正極端子は発電電源ＶＳＯＬに接続される。二次電池１２の負極端子は低電位側電源ＶＳＳに接続され、正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード１３のアノード端子は発電電源ＶＳＯＬに接続され、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路１４の入力端子は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳに接続され、出力端子はＮＭＯＳトランジスタ１５のゲート端子に接続される。ＮＭＯＳトランジスタ１５のソース端子及びバックゲート端子は低電位側電源ＶＳＳに接続され、ゲート端子は過充電検出回路１４の出力端子に接続される。ＰＭＯＳトランジスタ１６のゲート端子は蓄電電源ＶＢＡＴとダイオード１３のカソード端子に接続され、ソース端子及びバックゲート端子は発電電源ＶＳＯＬとダイオード１３のアノード端子に接続され、ドレイン端子はＮＭＯＳトランジスタ１５のドレイン端子に接続される。
過充電検出回路１４は、蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。
次に、本実施形態の過充電防止回路を備えた半導体装置の動作について説明する。図２は、本実施形態の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード１３の順方向電圧をＶＦとする。
ｔ０〜ｔ１の期間は、太陽電池１１の発電が無い、或いは太陽電池１１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
ｔ１〜ｔ２の期間は、太陽電池１１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路１４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ１５がオンする(過充電状態)。このとき、太陽電池１１の発電電流はＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１５を介してＶＳＳへ放電される。
しかし、ＰＭＯＳトランジスタ１６のゲート端子はＶＢＡＴが印加されているため、ＰＭＯＳトランジスタ１６のソース端子であるＶＳＯＬの電位は、ＰＭＯＳトランジスタ１６のゲートとソース間の電位差をＶＧＳＰとすると、ＶＣＬＡ＝ＶＢＡＴ＋ＶＧＳＰで表される電圧にクランプされる。
このとき、太陽電池１１は発電量に応じて、ＶＳＳ電位からＶＣＬＡ電位までを出力することができ、明暗判定も容易に行なうことができる。ここで、ＶＧＳＰはＶＧＳＰ＜ＶＦの関係を満たすように設定する必要がある。
以上のように、本実施形態の過充電防止回路によれば、クランプトランジスタを１つ追加するのみであるため、チップ面積の増大も最小限に抑えることができ、さらに余分な消費電流が増えることのない、過充電状態における発電電圧のクランプを実現することができる。
なお、本実施形態の過充電防止回路において、クランプトランジスタであるＰＭＯＳトランジスタ１６の閾値電圧を通常のトランジスタより低くすることにより、過充電状態にてＶＧＳＰ＜ＶＦの関係をより確実に満たすことができる。従って、より安全な過充電防止回路を備えた半導体装置を提供することができる。
また、本実施形態の過充電防止回路を備えた半導体装置では、発電手段として太陽電池を、蓄電手段として二次電池を、逆流防止回路としてダイオードを、用いて説明を行なったが、それに限定されるものではない。
また、接地電圧を最も低い電圧ＶＳＳとして説明を行なったが、接地電圧を最も高い電圧（例えばＶＤＤとする）とし、発電電圧ＶＳＯＬと蓄電電圧ＶＢＡＴが負電圧を出力する場合も、本発明の範囲である。
１１、３１、５１ 太陽電池
１２、３２、５２ 二次電池
１３、３３、５３ ダイオード
１４、３４、５４ 過充電検出回路
１５、３５、５５ ＮＭＯＳトランジスタ
１６ ＰＭＯＳトランジスタ
５６ 基準電圧発生回路
５７ コンパレータ回路

Claims (2)

  1. 発電手段により充電される蓄電手段を電源とする半導体装置の、前記蓄電手段の過充電を防止する過充電防止回路であって、
    前記蓄電手段の正極端子と負極端子に接続され、前記蓄電手段の電圧を検出する過充電検出回路と、
    ゲート端子が前記過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、
    ゲート端子が前記蓄電手段の正極端子に接続され、ドレイン端子が前記過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が前記発電手段の正極端子が接続されたクランプトランジスタと、
    を備えたことを特徴とする過充電防止回路。
  2. 発電手段と、
    蓄電手段と、
    前記蓄電手段から前記発電手段への逆流を防止する逆流防止回路と、
    請求項１記載の過充電防止回路と、
    を備えた半導体装置。
JP2011213020A 2011-09-28 2011-09-28 過充電防止回路及び半導体装置 Withdrawn JP2013074749A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011213020A JP2013074749A (ja) 2011-09-28 2011-09-28 過充電防止回路及び半導体装置
US13/612,130 US8988840B2 (en) 2011-09-28 2012-09-12 Overcharge prevention circuit and semiconductor device
CN201210350311.1A CN103036266B (zh) 2011-09-28 2012-09-19 过充电防止电路和半导体装置
KR1020120105727A KR20130034602A (ko) 2011-09-28 2012-09-24 과충전 방지 회로 및 반도체 장치
TW101135094A TWI558065B (zh) 2011-09-28 2012-09-25 Overcharge prevention circuit and semiconductor device
HK13106815.5A HK1179767A1 (zh) 2011-09-28 2013-06-09 過充電防止電路和半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011213020A JP2013074749A (ja) 2011-09-28 2011-09-28 過充電防止回路及び半導体装置

Publications (1)

Publication Number Publication Date
JP2013074749A true JP2013074749A (ja) 2013-04-22

Family

ID=47911042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011213020A Withdrawn JP2013074749A (ja) 2011-09-28 2011-09-28 過充電防止回路及び半導体装置

Country Status (6)

Country Link
US (1) US8988840B2 (ja)
JP (1) JP2013074749A (ja)
KR (1) KR20130034602A (ja)
CN (1) CN103036266B (ja)
HK (1) HK1179767A1 (ja)
TW (1) TWI558065B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015677A1 (ja) * 2013-07-31 2015-02-05 パナソニックＩｐマネジメント株式会社 複合電池を備えた集積回路、データ送信装置及び乾電池代替電源

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056928A (ja) * 2013-09-10 2015-03-23 株式会社東芝 過充電保護装置
CN104901347B (zh) * 2014-03-07 2017-09-01 晶豪科技股份有限公司 对电池充放电的芯片及免于过度充放电伤害的保护电路
US11600986B2 (en) * 2020-08-07 2023-03-07 Delta Electronics, Inc. Safety shutdown apparatus with self-driven control, power supply system, and method of controlling the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111740A (ja) * 1993-10-12 1995-04-25 Seiwa Denki Kk 太陽電池用蓄電池の過充電防止回路
JPH08305454A (ja) * 1995-04-24 1996-11-22 Samsung Electron Co Ltd 基準電圧発生回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344845A (en) * 1976-10-05 1978-04-22 Suwa Seikosha Kk Electronic watch
US5585991A (en) * 1994-10-19 1996-12-17 Siliconix Incorporated Protective circuit for protecting load against excessive input voltage
JP3368124B2 (ja) * 1995-10-26 2003-01-20 キヤノン株式会社 過充電防止回路
JPH10271691A (ja) * 1997-03-25 1998-10-09 Shin Kobe Electric Mach Co Ltd 二次電池の過充電及び過放電防止装置
JP3982078B2 (ja) * 1998-08-26 2007-09-26 ソニー株式会社 電池保護回路及び電子装置
JP4491917B2 (ja) * 2000-06-02 2010-06-30 ソニー株式会社 バッテリパック
JP2002010518A (ja) 2000-06-28 2002-01-11 Nec Corp 過充電防止装置
JP4059838B2 (ja) * 2003-11-14 2008-03-12 ソニー株式会社 バッテリパック、バッテリ保護処理装置、およびバッテリ保護処理装置の制御方法
JP2007329998A (ja) * 2006-06-06 2007-12-20 Ricoh Co Ltd 過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置
US7751157B2 (en) * 2006-11-21 2010-07-06 Semiconductor Components Industries, Llc Protection circuit and method therefor
CN101404406B (zh) * 2008-07-15 2011-08-03 无锡华润上华科技有限公司 一种锂电池保护电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111740A (ja) * 1993-10-12 1995-04-25 Seiwa Denki Kk 太陽電池用蓄電池の過充電防止回路
JPH08305454A (ja) * 1995-04-24 1996-11-22 Samsung Electron Co Ltd 基準電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015677A1 (ja) * 2013-07-31 2015-02-05 パナソニックＩｐマネジメント株式会社 複合電池を備えた集積回路、データ送信装置及び乾電池代替電源

Also Published As

Publication number Publication date
HK1179767A1 (zh) 2013-10-04
KR20130034602A (ko) 2013-04-05
US20130077203A1 (en) 2013-03-28
US8988840B2 (en) 2015-03-24
TW201318312A (zh) 2013-05-01
TWI558065B (zh) 2016-11-11
CN103036266A (zh) 2013-04-10
CN103036266B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US8115461B2 (en) Power supply circuit and battery device
US9906059B2 (en) Charge and discharge management system and movable power source using the same
JP4777920B2 (ja) 充放電制御回路及び充電式電源装置
JP6041031B1 (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
JP4965496B2 (ja) 充放電制御回路及びバッテリ装置
JP5682423B2 (ja) 電池保護回路及び電池保護装置、並びに電池パック
US20120161712A1 (en) Protective circuit and charging device
GB2543949A (en) Charge/discharge switch control circuits for batteries
JP2013055759A (ja) 半導体集積回路、保護回路及び電池パック
JP2013059212A (ja) 電池保護回路及び電池保護装置、並びに電池パック
JP2013051757A (ja) 半導体集積回路、保護回路及び電池パック
JP2009219176A5 (ja)
JP2013074749A (ja) 過充電防止回路及び半導体装置
TWI578663B (zh) A semiconductor device having a charging system
KR20140104378A (ko) 스위치 회로, 반도체 장치 및 배터리 장치
JP4479008B2 (ja) 電池パック及び充電器
JP2013153545A (ja) 電池並列処理回路及び電池システム
KR102042392B1 (ko) 에너지 저장 시스템 및 이를 포함하는 전자 시스템
JP2011139550A (ja) 保護回路、電池保護装置及び電池パック、並びにモード切替方法
KR101892950B1 (ko) 전지 보호 회로 및 전지 보호 장치 및 전지 팩
JP2009183050A (ja) 電池パック
JP2017070204A (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
JP2011061920A (ja) キャパシタセルの電圧均等化用回路
KR101888286B1 (ko) 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩
JP2011030283A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150401