TW201318312A - 過充電防止電路及半導體裝置 - Google Patents

Abstract

〔課題〕提供一種過充電防止電路，其係在將過充電狀態下的發電手段的電壓值箝制為一定的過充電防止電路中，元件數少且不會有多餘消耗電力的情形。〔解決手段〕設置閘極被連接在逆流防止二極體的陰極、源極被連接在陽極、汲極被連接在過充電防止開關的箝位電晶體，在過充電檢測時，透過箝位電晶體與過充電防止開關而使電流放電，藉此將發電手段的電壓大致箝制成蓄電手段的電壓。

Description

過充電防止電路及半導體裝置

本發明係關於將發電手段的發電電力對蓄電手段進行充電，而且以發電電力或蓄電電力來驅動驅動電路的半導體裝置，更詳言之，關於防止對蓄電手段過充電的過充電防止電路。

圖3係顯示具備有習知之過充電防止電路的半導體裝置的電路圖。具備有：作為發電手段的太陽電池31、作為蓄電手段的二次電池32、作為逆流防止電路的二極體33、過充電檢測電路34、及作為過充電防止開關的NMOS電晶體35。

太陽電池31的負極端子係連接於低電位側電源VSS，太陽電池31的正極端子係連接於發電電源VSOL。二次電池32的負極端子係連接於低電位側電源VSS，二次電池32的正極端子係連接於蓄電電源VBAT。二極體33的陽極端子係連接於發電電源VSOL，陰極端子係連接於蓄電電源VBAT。過充電檢測電路34係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動，輸出節點VDET係若蓄電電源VBAT為預定電壓VLIM以上，即輸出High(VBAT)，若未達預定電壓VLIM，則輸出Low(VSS)位準。NMOS電晶體35的汲極端子係連接於發電電源VSOL，源極端子及背閘極端子係連接於低電位側 電源VSS，閘極端子係連接於過充電檢測電路34的輸出端子。

接著，說明具備有習知之過充電防止電路的半導體裝置的動作。圖4係具備有習知之過充電防止電路的半導體裝置的動作說明圖。將二極體33的順向電壓設為VF。

t0~t1的期間係表示沒有太陽電池31的發電、或太陽電池31的發電量較少之時，成立VSOL<VBAT+VF的關係。此時，二極體33以逆向予以偏壓，並不會流通由蓄電電源VBAT對發電電源VSOL的逆流電流(非充電狀態)。

t1~t2的期間係表示太陽電池31的發電量多且發電電源VSOL的電壓充分上升之時，成立VSOL>VBAT+VF的關係。此時，二極體33以順向予以偏壓，進行由發電電源VSOL對蓄電電源VBAT的充電(充電狀態)。

t2以後的期間係表示蓄電電源VBAT超過預定電壓VLIM之時，過充電檢測電路34的輸出VDET成為High位準(VBAT)，NMOS電晶體35呈ON(過充電狀態)。此時，太陽電池31的發電電流係透過NMOS電晶體35而被放電至VSS，蓄電電源VBAT的電壓係大致與VSS相等。

在該狀態下，太陽電池31無關於有無發電，由於VBAT≒VSS，會有無法檢測太陽電池的發電，而無法進行明暗判定的問題。

以鑑於該問題所研創的發明而言，已知有日本特開2002-10518，在圖5顯示概略圖。

圖5所示之具備有習知之過充電防止電路的半導體裝置係具備有：作為發電手段的太陽電池51；作為蓄電手段的二次電池52；作為逆流防止電路的二極體53；過充電檢測電路54；作為過充電防止開關的NMOS電晶體55；基準電壓發生電路56；及比較器電路57。太陽電池51的負極端子係連接於低電位側電源VSS，太陽電池51的正極端子係連接於發電電源VSOL。二次電池52的負極端子係連接於低電位側電源VSS，二次電池52的正極端子係連接於蓄電電源VBAT。

二極體53的陽極端子係連接於發電電源VSOL，陰極端子係連接於蓄電電源VBAT。過充電檢測電路54係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動，輸出節點VDET係若蓄電電源VBAT為預定電壓VLIM以上，則輸出High(VBAT)，若未達預定電壓VLIM，則輸出Low(VSS)位準。NMOS電晶體55的汲極端子係連接於發電電源VSOL，源極端子及背閘極端子係連接於低電位側電源VSS，閘極端子係連接於比較器電路的輸出節點VGN。基準電壓發生電路56係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動，且輸出一定電壓VREF。比較器電路57係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動。在比較器電路57的正側輸入端子係連接有發電電源VSOL，在負側輸入端子係連接有基準電壓發生電路56的輸出節點VREF，比較器電路57的輸出節點VGN係當VSOL>VREF之時、 High(VBAT)、VSOL<VREF之時，輸出Low(VSS)位準。在比較器電路57的賦能端子係連接有過充電檢測電路54的輸出VDET，比較器電路57係當VDET為High時，處於動作狀態，當VDET為Low時，處於非動作狀態。

接著，說明圖5所示之具備有習知之過充電防止電路的半導體裝置的動作。

圖6係具備有習知之過充電防止電路的半導體裝置的動作說明圖。將二極體53的順向電壓設為VF。

t0~t1的期間亦即非充電狀態、與t1~t2的期間亦即充電狀態下的動作係與圖4相同。

t2以後的期間係表示蓄電電源VBAT超過預定電壓VLIM之時，過充電檢測電路54的輸出VDET成為High位準(VBAT)，比較器電路57成為動作狀態(過充電狀態)。藉由比較器電路57與NMOS電晶體55的負反饋動作，發電電源VSOL的電壓係變得與電壓VREF相等。

此時，太陽電池51係可按照發電量，由電壓VSS輸出至電壓VREF，亦可輕易地進行明暗判定。

〔先前技術文獻〕 〔專利文獻〕

〔專利文獻1〕日本特開2002-10518號公報

但是，在具備有圖5所示之過充電防止電路的半導體 裝置中，相對於具備有圖3所示之過充電防止電路的半導體裝置，由於追加箝制功能，因此必須另外設置基準電壓發生電路56及比較器電路57，因此會有構成電路的元件數變多且晶片面積變大的問題。

再者，基準電壓發生電路56與比較器電路57係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動，會有在基準電壓發生電路56與比較器電路57消耗好不容易充好電的蓄電電源VBAT的電力的問題。

本發明係鑑於該等問題而研創者，提供一種具備有過充電防止電路的半導體裝置，該過充電防止電路係在將過充電狀態下的發電手段的電壓值箝制為一定的過充電防止電路中，元件數少且不會有多餘消耗電力的情形的過充電防止電路。

為解決習知之課題，具備有本發明之過充電防止電路的半導體裝置係構成如下。

本發明係一種過充電防止電路、及具備有該過充電防止電路的半導體裝置，該過充電防止電路之特徵為具備有：過充電檢測電路，其係被連接於蓄電手段的正極端子與負極端子，檢測蓄電手段的電壓；過充電防止電晶體，其係閘極端子被連接於過充電檢測電路的輸出端子，源極端子與背閘極端子被連接於接地端子；及箝位電晶體，其係閘極端子被連接於蓄電手段的正極端子，汲極端子被連 接於過充電防止電晶體的汲極端子，源極端子與背閘極端子被連接於發電手段的正極端子。

藉由本發明之過充電防止電路，可提供為較少的元件數、不會有消耗多餘電力之情形之具有箝制功能的過充電防止電路、及具備此之半導體裝置。

圖1係顯示具備有本實施形態之過充電防止電路的半導體裝置的電路圖。

具備有本實施形態之過充電防止電路的半導體裝置係具備有：作為發電手段的太陽電池11；作為蓄電手段的二次電池12；作為逆流防止電路的二極體13；過充電檢測電路14；作為過充電防止開關的NMOS電晶體15；及作為箝位電晶體的PMOS電晶體16。

太陽電池11的負極端子係連接於低電位側電源VSS，正極端子係連接於發電電源VSOL。二次電池12的負極端子係連接於低電位側電源VSS，正極端子係連接於蓄電電源VBAT。二極體13的陽極端子係連接於發電電源VSOL，陰極端子係連接於蓄電電源VBAT。過充電檢測電路14的輸入端子係連接於蓄電電源VBAT與低電位側電源VSS，輸出端子係連接於NMOS電晶體15的閘極端子。NMOS電晶體15的源極端子及背閘極端子係連接於 低電位側電源VSS，閘極端子係連接於過充電檢測電路14的輸出端子。PMOS電晶體16的閘極端子係連接於蓄電電源VBAT與二極體13的陰極端子，源極端子及背閘極端子係連接於發電電源VSOL與二極體13的陽極端子，汲極端子係連接於NMOS電晶體15的汲極端子。

過充電檢測電路14係在蓄電電源VBAT的電壓與低電位側電源VSS之間予以驅動，輸出節點VDET係若蓄電電源VBAT為預定電壓VLIM以上，則輸出High(VBAT)，若未達預定電壓VLIM，則輸出Low(VSS)位準。

接著，說明具備有本實施形態之過充電防止電路的半導體裝置的動作。圖2係具備有本實施形態之過充電防止電路的半導體裝置的動作說明圖。將二極體13的順向電壓設為VF。

t0~t1的期間係表示沒有太陽電池11的發電、或太陽電池11的發電量較少之時，成立VSOL<VBAT+VF的關係。此時，二極體13以逆向予以偏壓，並不流通由蓄電電源VBAT對發電電源VSOL的逆流電流(非充電狀態)。

t1~t2的期間係表示太陽電池11的發電量多且發電電源VSOL的電壓充分上升之時，成立VSOL>VBAT+VF的關係。此時，二極體13以順向予以偏壓，進行由發電電源VSOL對蓄電電源VBAT的充電(充電狀態)。

t2以後的期間係表示蓄電電源VBAT超過預定電壓 VLIM之時，過充電檢測電路14的輸出VDET成為High位準(VBAT)，NMOS電晶體15呈ON(過充電狀態)。此時，太陽電池11的發電電流係透過PMOS電晶體16與NMOS電晶體15而被放電至VSS。

但是，PMOS電晶體16的閘極端子係被施加電壓VBAT，因此PMOS電晶體16的源極端子亦即發電電源VSOL的電壓係若將PMOS電晶體16的閘極與源極間的電壓差設為VGSP時，即被箝制為以VCLA=VBAT+VGSP表示的電壓。

此時，太陽電池11係可按照發電量，由電壓VSS輸出至電壓VCLA為止，亦可輕易進行明暗判定。在此，VGSP係必須以滿足VGSP<VF的關係的方式進行設定。

如以上所示，藉由本實施形態之過充電防止電路，由於僅追加1個箝位電晶體，因此亦可將晶片面積的增大抑制為最小限度，此外不會有多餘的消耗電流增加的情形，可實現過充電狀態下的發電電壓的箝制。

其中，在本實施形態之過充電防止電路中，藉由使作為箝位電晶體的PMOS電晶體16的臨限值電壓低於平常的電晶體，可在過充電狀態下更加確實滿足VGSP<VF的關係。因此，可提供具備有更為安全的過充電防止電路的半導體裝置。

此外，在具備有本實施形態之過充電防止電路的半導體裝置中，使用太陽電池作為發電手段、使用二次電池作為蓄電手段、使用二極體作為逆流防止電路來進行說明， 但是並非限定於此。

此外，係將接地電壓作為最低的電壓VSS來進行說明，但是將接地電壓設為最高的電壓(例如設為VDD)，發電電源VSOL與蓄電電源VBAT輸出負電壓的情形亦為本發明之範圍。

11、31、51‧‧‧太陽電池

12、32、52‧‧‧二次電池

13、33、53‧‧‧二極體

14、34、54‧‧‧過充電檢測電路

15、35、55‧‧‧NMOS電晶體

16‧‧‧PMOS電晶體

56‧‧‧基準電壓發生電路

57‧‧‧比較器電路

圖1係顯示具備有本實施形態之過充電防止電路的半導體裝置的圖。

圖2係顯示具備有本實施形態之過充電防止電路的半導體裝置的動作的圖。

圖3係顯示具備有習知之過充電防止電路的半導體裝置的圖。

圖4係顯示具備有習知之過充電防止電路的半導體裝置的動作的圖。

圖5係顯示具備有習知之過充電防止電路的半導體裝置之其他例的圖。

圖6係顯示具備有習知之其他例之過充電防止電路的半導體裝置的動作的圖。

11‧‧‧太陽電池

12‧‧‧二次電池

13‧‧‧二極體

14‧‧‧過充電檢測電路

15‧‧‧NMOS電晶體

16‧‧‧PMOS電晶體

Claims (2)

1. 一種過充電防止電路，其係將藉由發電手段所被充電的蓄電手段作為電源之半導體裝置之防止前述蓄電手段過充電的過充電防止電路，其特徵為具備有：過充電檢測電路，其係被連接於前述蓄電手段的正極端子與負極端子，檢測前述蓄電手段的電壓；過充電防止電晶體，其係閘極端子被連接於前述過充電檢測電路的輸出端子，源極端子與背閘極端子被連接於接地端子；及箝位電晶體，其係閘極端子被連接於前述蓄電手段的正極端子，汲極端子被連接於前述過充電防止電晶體的汲極端子，源極端子與背閘極端子被連接於前述發電手段的正極端子。
2. 一種半導體裝置，其特徵為具備有：發電手段；蓄電手段；防止由前述蓄電手段對前述發電手段逆流的逆流防止電路；及如申請專利範圍第1項之過充電防止電路。