JP2013153545A - 電池並列処理回路及び電池システム - Google Patents

Abstract

【課題】電池ユニット間における出力電圧の不均一を安全に解消する。
【解決手段】電池ユニットＢＴ［１］〜ＢＴ［３］は、充電電流の供給源に接続された充電ラインＬＡを介して並列接続されていると共に、負荷に接続された放電ラインＬＢを介しても並列接続されている。電池ユニットＢＴ［ｉ］及び充電ラインＬＡ間には寄生ダイオードが付加されたＦＥＴ２１［ｉ］が直列に介在し、電池ユニットＢＴ［ｉ］及び放電ラインＬＢ間には寄生ダイオードが付加されたＦＥＴ３１［ｉ］が直列に介在している。ダイオードの働きにより、出力電圧が最も低い電池ユニットが優先的に充電され且つ出力電圧が最も高い電池ユニットから優先的に放電が成される。
【選択図】図１０

Description

本発明は、複数の電池ユニットを並列接続するために用いられる電池並列処理回路に関する。また、本発明は、電池並列処理回路を利用した電池システムに関する。

各々が１以上の二次電池から成る電池ユニットを複数個用意し、複数の電池ユニットを並列接続して利用するシステムも多い（例えば、下記特許文献１参照）。並列接続された複数の電池ユニットを利用する装置９００が、図１７に示されている。装置９００においては、電池ユニット９０１〜９０３が並列接続されており、装置９００内の負荷９１０が電池ユニット９０１〜９０３の出力により駆動されると共に、装置９００内の充電回路９１１により電池ユニット９０１〜９０３の充電が成される。

二次電池は充電及び放電の繰り返しによって特性が劣化していくため、電池ユニット９０１〜９０３を利用する装置９００においては、各電池ユニットが交換可能となっていることが多い。例えば、装置９００の利用者は、必要に応じて電池ユニット９０１のみを交換するといったことが可能である。

特開２００２−１４２３５３号公報

電池ユニットの交換が一切成されない場合、各電池ユニットでは均等に放電又は充電が成されるので、各電池ユニットの特性は概ね均一である。しかしながら、電池ユニット９０１のみを装置９００から取り外し、新たな電池ユニットを電池ユニット９０１として取り付けると、装置９００内の各電池ユニットの特性は不均一となりうる。例えば、交換されない電池ユニット９０２及び９０３の開放出力電圧よりも、電池ユニット９０１として新たに取り付けられるべき電池ユニットの開放出力電圧がずいぶん大きいこともある。このような状況において、電池ユニット９０１の交換を行うと、新たな電池ユニット９０１から電池ユニット９０２及び９０３へ比較的大きな電流が流れうる。

内部抵抗値の比較的大きな二次電池（例えば、鉛蓄電池）を用いて電池ユニット９０１〜９０３を形成した場合には、上記のような電池ユニット交換を行っても電池ユニットの劣化や破損等を招くような大電流は流れにくい。しかしながら、近年、盛んに研究されている内部抵抗値の比較的小さな二次電池（例えば、リチウムイオン電池、ニッケル水素電池）を用いて電池ユニットを形成した場合において、上記のような電池ユニット交換を行うと、電池ユニット間に大電流が流れて電池ユニットの劣化や破損等を招きやすくなる。

そこで本発明は、充電又は放電の対象となる複数の電池ユニットを安全に並列接続することのできる電池並列処理回路及び電池システムを提供することを目的とする。

本発明に係る電池並列処理回路は、複数の電池ユニットに対する充電電流を流すための充電ラインを備え、前記充電ラインを介して前記複数の電池ユニットを並列接続する電池並列処理回路であって、前記電池ユニットごとに、前記充電ラインと当該電池ユニットとを接続する配線上に、前記充電ラインから当該電池ユニットへと向かう前記充電電流の流れを許可する一方で当該電池ユニットから前記充電ラインへと向かう逆電流の流れを抑制する充電用逆流抑制回路を設けたことを特徴とする。

充電用逆流抑制回路の働きにより、電池ユニット交換等によって電池ユニット間で出力電圧が不均一になった場合でも電池ユニット間に大電流が流れることが抑制され、安全性が確保される。

本発明に係る他の電池並列処理回路は、複数の電池ユニットからの放電電流を流すための放電ラインを備え、前記放電ラインを介して前記複数の電池ユニットを並列接続する電池並列処理回路であって、前記電池ユニットごとに、前記放電ラインと当該電池ユニットとを接続する配線上に、当該電池ユニットから前記放電ラインへと向かう前記放電電流の流れを許可する一方で前記放電ラインから当該電池ユニットへと向かう逆電流の流れを抑制する放電用逆流抑制回路を設けたことを特徴とする。

放電用逆流抑制回路の働きにより、電池ユニット交換等によって電池ユニット間で出力電圧が不均一になった場合でも電池ユニット間に大電流が流れることが抑制され、安全性が確保される。

本発明に係る電池システムは、上記の何れかに記載の電池並列処理回路と、複数の電池ユニットと、を備えたことを特徴とする。

本発明によれば、充電又は放電の対象となる複数の電池ユニットを安全に並列接続することのできる電池並列処理回路及び電池システムを提供することが可能となる。

本発明の実施形態に係る電池システムの概略的な全体回路図である。 １つの電池ユニットの内部構成例を示す図である。 電池システムを利用した装置の概略構成図である。 本発明の第１実施例に係る並列接続回路の回路図である。 本発明の第１実施例に係る駆動回路の内部回路及び周辺回路の回路図である。 本発明の第１実施例の並列接続回路における通常充電動作を説明するための図である。 本発明の第１実施例の並列接続回路における不均一充電動作を説明するための図である。 本発明の第１実施例の並列接続回路における通常放電動作を説明するための図である。 本発明の第１実施例の並列接続回路における不均一放電動作を説明するための図である。 本発明の第１実施例の並列接続回路における不均一充電動作及び不均一放電動作を説明するための図である。 本発明の第１実施例に係る並列接続回路の変形例を表す回路図である。 本発明の第２実施例に係る並列接続回路の回路図である。 本発明の第４実施例に係る並列接続回路の回路図である。 本発明の第５実施例に係る並列接続回路の回路図である。 本発明の第５実施例に係る並列接続回路の動作を説明するための図である。 本発明の第５実施例に係る並列接続回路の変形回路図である。 従来技術に係り、複数の電池ユニットを利用する装置を示す図である。 本発明の第６実施例に係り、シミュレーションで用いた回路図である。 本発明の第６実施例に係り、シミュレーションで用いたＰＴＣサーミスタの特性を示す図である。 本発明の第６実施例に係り、第１シミュレーションの結果を示すグラフである。 本発明の第６実施例に係り、第２シミュレーションの結果を示すグラフである。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。本明細書において、配線及びラインとは抵抗値が十分に小さい導体を指し、配線及びラインにおける抵抗値は無視する。一方、抵抗素子とは、導体上に挿入された無視できない抵抗値を有する素子を指す。後に第１〜第６実施例を説明するが、まず、各実施例に共通する事項又は各実施例にて参照される事項について説明する。

図１に、本発明の実施形態に係る電池システムの概略的な全体回路図を示す。演算処理装置等から成る制御ユニット１は、被制御ユニット２の状態を監視すると共に被制御ユニット２内の各部位の動作を制御する。被制御ユニット２には、スイッチユニット３と、電力変換回路４と、複数の電池ユニットと、複数の電池ユニットに対応する複数のブレーカと、が備えられる。スイッチユニット３には、並列接続回路５と、スイッチング素子６〜８が備えられる。また、被制御ユニット２に対して、太陽電池９と、ダイオード１０と、交流電圧源１１と、負荷１２と、が接続されている。本実施形態における各ダイオードとして、例えば、ＰＮ接合型ダイオードを用いることができる。

被制御ユニット２に設けられる複数の電池ユニットは複数のブレーカを介して並列接続回路５に接続され、該複数の電池ユニットは並列接続回路５を介して並列接続される。並列接続回路５を介して並列接続されるべき電池ユニットの個数は２以上であれば幾つでも良いが、本実施形態では、特に断りなき限り、その個数が３であるとし、３つの電池ユニットを符号ＢＴ［１］〜ＢＴ［３］にて表す。また、電池ユニットＢＴ［ｉ］に対応するブレーカを符号ＢＲ［ｉ］によって表す。ｉは任意の整数である。

電池ユニットＢＴ［１］〜ＢＴ［３］の構造は共通であるため、代表して、電池ユニットＢＴ［１］の構造を説明する。電池ユニットＢＴ［１］は、内部抵抗値がかなり小さな１又は複数の二次電池から成る。電池ユニットＢＴ［１］が複数の二次電池から形成される場合、その複数の二次電池は、図２（ａ）に示すような二次電池の直列接続回路、図２（ｂ）に示すような二次電池の並列接続回路、又は、図２（ｃ）に示すようなそれらの組み合わせ回路から成る。内部抵抗値がかなり小さな二次電池の例として、リチウムイオン電池、ニッケル水素電池が挙げられる。電池ユニットＢＴ［１］は、負出力端子及び正出力端子を備え、負出力端子の電位を基準として、正出力端子から正の電圧を出力する。本実施形態にて述べる任意の電圧は、基準電位点における電位を基準とした電圧を指す。

電池ユニットＢＴ［ｉ］の正出力端子は、ブレーカＢＲ［ｉ］を介して分岐点１５［ｉ］に接続され、分岐点１５［ｉ］は充電用逆流抑制回路２０［ｉ］を介して充電ラインＬＡに接続される一方で放電用逆流抑制回路３０［ｉ］を介して放電ラインＬＢに接続される（ｉは、１、２又は３）。従って、電池ユニットＢＴ［１］〜ＢＴ［３］は、充電ラインＬＡを介して並列接続され、且つ、放電ラインＬＢを介しても並列接続されることとなる。

充電ラインＬＡは、太陽電池９からの充電電流又は電力変換回路４からの充電電流が流れる配線であって、充電ラインＬＡ上に流れる充電電流が電池ユニットＢＴ［ｉ］に流入することによって電池ユニットＢＴ［ｉ］が充電される。放電ラインＬＢは、電池ユニットＢＴ［ｉ］から負荷１２に供給される電流（即ち電池ユニットＢＴ［ｉ］の放電電流）が流れる配線である。尚、当然であるが、電池ユニットＢＴ［ｉ］の充電とは、電池ユニットＢＴ［ｉ］を形成する二次電池の充電を意味し、電池ユニットＢＴ［ｉ］の放電とは、電池ユニットＢＴ［ｉ］を形成する二次電池の放電を意味する。

充電ラインＬＡは、スイッチング素子６及び７を介して電力変換回路４の出力端子に接続されていると共に、スイッチング素子６を介してダイオード１０のカソードに接続されている。放電ラインＬＢは、スイッチング素子８を介して負荷１２に接続されている。電池システム内の各スイッチング素子として、任意の半導体スイッチや機械式スイッチを用いることができるが、ここでは、電界効果トランジスタの一種であるｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が電池システム内の各スイッチング素子として用いられるものとし、ｎチャネル型ＭＯＳＦＥＴとしてのスイッチング素子をＦＥＴと記す。

ＦＥＴ６〜８の導通状態は、制御ユニット１によって制御される。周知の如く、ＦＥＴがオンになっている状態は当該ＦＥＴのドレイン及びソース間が導通している状態に相当し、ＦＥＴがオフになっている状態は当該ＦＥＴのドレイン及びソース間が遮断されている状態に相当する。また、各ＦＥＴには寄生ダイオードが付与されている。ＦＥＴそのものに寄生ダイオードが内蔵されていると考えることもできるが、本実施形態では、便宜上、寄生ダイオードがＦＥＴに並列接続された回路素子であると捉える。ＦＥＴ６の寄生ダイオードは、ＦＥＴ６のソースからドレインに向かう方向を順方向として、ＦＥＴ６に対して並列接続される。ＦＥＴ７及び８の寄生ダイオードも同様である。

充電用逆流抑制回路２０［１］〜２０［３］（以下、回路２０［１］〜２０［３］と略記することがある）と充電ラインＬＡとの接続点は、充電ラインＬＡを介してＦＥＴ６のソースに接続され、ＦＥＴ６及び７のドレイン同士は接続点１６にて接続されている。ＦＥＴ７のソースは電力変換回路４の出力端子に接続されている。ＦＥＴ７は、接続点１６側から電力変換回路４側へ電流が逆流するのを防止するために設けられている。ＦＥＴ７が存在しない場合、太陽電池９の出力によって電力変換回路４に過電圧が加わり電力変換回路４が破損することがある。ＦＥＴ７を設けることで、電力変換回路４に過電圧が加わることによる電力変換回路４の破損が回避される。また、ＦＥＴ７を設けることで、電力変換回路４内での電力消費の抑制効果も期待される。接続点１６は、ダイオード１０のカソードに接続され、ダイオード１０のアノードは太陽電池９の出力端子に接続されている。

電力変換回路４は、制御ユニット１の制御の下で、交流電圧源１１からの交流電力を直流電力に変換し、得られた直流電力による直流電圧及び直流電流を自身の出力端子から出力する。太陽電池９は、太陽光などの光を直流電力に変換し、得られた直流電力よる直流電圧及び直流電流を自身の出力端子から出力する。

制御ユニット１は、電池ユニットＢＴ［ｉ］の充電が必要なときには、ＦＥＴ６及び７を共にオンにすることで、太陽電池９の出力電流又は電力変換回路４の出力電流を電池ユニットＢＴ［ｉ］への充電電流として充電ラインＬＡに供給する。或いは、ＦＥＴ６及び７の内、ＦＥＴ６のみをオンにすることで、太陽電池９の出力電流を電池ユニットＢＴ［ｉ］への充電電流として充電ラインＬＡに供給することもできる。以下の説明では、電池ユニットＢＴ［ｉ］の充電が必要なときには、特に記述なき限り、ＦＥＴ６及び７が共にオンされるものとする。但し、ＦＥＴ７をオンすることは必須ではない。ＦＥＴ６及び７の内、ＦＥＴ６のみをオンにしたとしても、ＦＥＴ６及び７を共にオンとしたときと同様の動作が実現されるが、ＦＥＴ６のみをオンにすると消費電力の増大を招く。故に、電池ユニットＢＴ［ｉ］の充電が必要なときには、ＦＥＴ６及び７を共にオンにした方が望ましい。太陽電池９の開放出力電圧及び電力変換回路４の開放出力電圧は、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧以上であるとし、説明の簡略化上、特に必要のない限り電池ユニットＢＴ［１］〜ＢＴ［３］の内部抵抗値はゼロであると仮定する。制御ユニット１は、電池ユニットＢＴ［ｉ］の充電が不要であると判断されるとき、或いは、電池ユニットＢＴ［ｉ］の充電を禁止したいとき、ＦＥＴ６及び７をオフとする。例えば、電池ユニットＢＴ［ｉ］が何らかの異常状態（過充電状態を含む）にあるとき、電池ユニットＢＴ［ｉ］の充電が禁止される。

尚、太陽電池９によって形成される第１電力源と、交流電圧源１１及び電力変換回路４によって形成される第２電力源の内、何れか一方の電力源を割愛することも可能である。

放電用逆流抑制回路３０［１］〜３０［３］（以下、回路３０［１］〜３０［３］と略記することがある）と放電ラインＬＢとの接続点は、放電ラインＬＢを介してＦＥＴ８のドレインに接続され、ＦＥＴ８のソースは負荷１２にて接続されている。

制御ユニット１は、電池ユニットＢＴ［ｉ］の放電が必要なときには、換言すれば負荷１２に電力を供給する必要があるときには、ＦＥＴ８をオンにすることで、電池ユニットＢＴ［ｉ］の放電電流を、回路３０［ｉ］、放電ラインＬＢ及びＦＥＴ８を介して負荷１２に供給する。電池ユニットＢＴ［ｉ］の放電が不要であると判断されるとき、或いは、電池ユニットＢＴ［ｉ］の放電を禁止したいとき、制御ユニット１は、ＦＥＴ８をオフとする。例えば、電池ユニットＢＴ［ｉ］が何らかの異常状態（過放電状態を含む）にあるとき又はＦＥＴ８を通過する電流が異常に大きいとき、電池ユニットＢＴ［ｉ］の放電が禁止される。

制御ユニット１は、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値に応じて、ＦＥＴ６〜８の導通状態を制御することができる。制御ユニット１は、電池ユニットＢＴ［ｉ］の出力電圧値を、周期的に又は任意にタイミングに、電圧検出センサ（不図示）を用いて検出することができる。

ブレーカＢＲ［ｉ］は、電池ユニットＢＴ［ｉ］及び分岐点１５［ｉ］間に直列に介在する機械式リレー等から成り、必要なときに、電池ユニットＢＴ［ｉ］及び分岐点１５［ｉ］間の接続を遮断する。例えば、電池ユニットＢＴ［ｉ］の充電電流又は放電電流が異常に大きい場合、電池ユニットＢＴ［ｉ］から何らかの異常信号が発せられた場合、又は、制御ユニット１から所定の遮断信号が供給された場合、ブレーカＢＲ［ｉ］は、電池ユニットＢＴ［ｉ］及び分岐点１５［ｉ］間の接続を遮断する。

図１の電池システムの構成要素に制御ユニット１及び被制御ユニット２が含まれる、と考えることができる。図３に示す如く、図１の電池システムとしての電池システムＢＳは、負荷１２を内包する装置ＡＰに組み込まれうる。装置ＡＰは、電池システムＢＳ内の二次電池の出力電力を用いて駆動する任意の装置であり、例えば、電動車両、電動工具、パーソナルコンピュータ、携帯電話機又は情報端末である。

電池ユニットＢＴ［１］〜ＢＴ［３］の夫々は個別に装置ＡＰに対して着脱可能となっており、各電池ユニットは古いものから新しいものへ交換可能となっている。即ち、装置ＡＰのユーザは、現時点において装置ＡＰに装着されている電池ユニットＢＴ［１］を装置ＡＰから取り外し、他の電池ユニットを新たな電池ユニットＢＴ［１］として装置ＡＰに取り付けることができる（電池ユニットＢＴ［２］及びＢＴ［３］についても同様）。装置ＡＰから電池ユニットＢＴ［１］を取り外すと、電池ユニットＢＴ［１］と電池システムＢＳとの電気的接続は完全に絶たれ、他の電池ユニットを新たな電池ユニットＢＴ［１］として装置ＡＰに取り付けると、新たな電池ユニットＢＴ［１］と電池システムＢＳとの間で上述した電気的接続が成される（電池ユニットＢＴ［２］及びＢＴ［３］についても同様）。装置ＡＰから電池ユニットＢＴ［ｉ］を取り外した後、他の電池ユニットを新たな電池ユニットＢＴ［ｉ］として装置ＡＰに取り付けることを電池ユニット交換と呼ぶ。

電池ユニット交換が成されない場合、電池ユニットＢＴ［１］〜ＢＴ［３］は均等に充電又は放電され、充電又は放電の過程において電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧は自然と均一化される。しかしながら、電池ユニット交換が行われると、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が不均一となることがある。例えば、電池ユニット交換後、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が、夫々、５５Ｖ、５０Ｖ、５０Ｖとなることがある。５５Ｖ及び５０Ｖという表記は夫々５５ボルト及び５０ボルトを表している（後述の１２Ｖ及び０．７Ｖ等も同様）。この場合において、仮に電池ユニットＢＴ［１］〜ＢＴ［３］の正出力端子同士が何らかのラインを介して直結されているとしたならば、電池ユニットＢＴ［１］から電池ユニットＢＴ［２］及びＢＴ［３］に過大な電流が流れて、各電池ユニットの劣化や破損等を招くことがある。内部抵抗値の比較的大きな二次電池（例えば、鉛蓄電池）を用いて電池ユニットを形成した場合には、上記不均一が生じても問題が生じにくいが、内部抵抗値の比較的小さな二次電池（例えば、リチウムイオン電池、ニッケル水素電池）を用いて電池ユニットを形成した場合には、大電流が流れることによる二次電池の劣化や破損が問題となりうる。これを考慮し、図１の構成では、並列接続回路５に充電用逆流抑制回路２０［ｉ］及び放電用逆流抑制回路３０［ｉ］を設けている。

回路２０［ｉ］は、充電ラインＬＡと分岐点１５［ｉ］とを接続する配線上に直列に設けられ、充電ラインＬＡから電池ユニットＢＴ［ｉ］へと向かう充電電流の流れを許可する一方で電池ユニットＢＴ［ｉ］から充電ラインＬＡへと向かう逆電流の流れを抑制するように作用する。回路３０［ｉ］は、放電ラインＬＢと分岐点１５［ｉ］とを接続する配線上に直列に設けられ、電池ユニットＢＴ［ｉ］から放電ラインＬＢへと向かう放電電流の流れを許可する一方で放電ラインＬＢから電池ユニットＢＴ［ｉ］へと向かう逆電流の流れを抑制するように作用する。回路２０［ｉ］及び３０［ｉ］の内部構成例については、後に詳説される。尚、以下の説明では、便宜上、ＦＥＴ６及び７を充電元ＦＥＴと呼ぶことがあり、ＦＥＴ８を放電元ＦＥＴ８と呼ぶことがある。

以下、上述の構成を基本とした電池システムの構成及び動作等の具体例を、第１〜第６実施例として示す。

＜＜第１実施例＞＞
第１実施例を説明する。図４には、第１実施例に係る並列接続回路５の内部回路が示されている。第１実施例では、図１の回路２０［ｉ］として回路２０_Ａ［ｉ］が用いられ、図１の回路３０［ｉ］として回路３０_Ａ［ｉ］が用いられる。

回路２０_Ａ［１］〜２０_Ａ［３］は互いに同じ構成を有し、回路３０_Ａ［１］〜３０_Ａ［３］は互いに同じ構成を有する。回路２０_Ａ［ｉ］は、充電元ＦＥＴ６と同じスイッチング素子であるＦＥＴ２１［ｉ］を有し、回路３０_Ｂ［ｉ］は、充電元ＦＥＴ６と同じスイッチング素子であるＦＥＴ３１［ｉ］を有する。従って、ＦＥＴ６と同様、ＦＥＴ２１［ｉ］には寄生ダイオードが付与されており、ＦＥＴ２１［ｉ］の寄生ダイオードは、ＦＥＴ２１［ｉ］のソースからドレインに向かう方向を順方向として、ＦＥＴ２１［ｉ］に対して並列接続される。同様に、ＦＥＴ３１［ｉ］には寄生ダイオードが付与されており、ＦＥＴ３１［ｉ］の寄生ダイオードは、ＦＥＴ３１［ｉ］のソースからドレインに向かう方向を順方向として、ＦＥＴ３１［ｉ］に対して並列接続される。上述したように、寄生ダイオードがＦＥＴに並列接続された回路素子であると捉えると、ＦＥＴ２１［ｉ］とＦＥＴ２１［ｉ］の寄生ダイオードは並列回路を形成し、ＦＥＴ３１［ｉ］とＦＥＴ３１［ｉ］の寄生ダイオードも並列回路を形成する。

ＦＥＴ２１［ｉ］のドレインは分岐点１５［ｉ］に接続され、ＦＥＴ２１［ｉ］のソースは充電ラインＬＡに接続されている。従って、充電元ＦＥＴ６及び７がオンであるときにＦＥＴ２１［ｉ］がオンとされると、ＦＥＴ２１［ｉ］は充電ラインＬＡから電池ユニットＢＴ［ｉ］に向かう充電電流の流路を形成する。但し、充電ラインＬＡから電池ユニットＢＴ［ｉ］に向かう充電電流の流路は、ＦＥＴ２１［ｉ］がオフであったとしても、ＦＥＴ２１［ｉ］の寄生ダイオードの存在により確保されている。ＦＥＴ３１［ｉ］のソースは分岐点１５［ｉ］に接続され、ＦＥＴ３１［ｉ］のドレインは放電ラインＬＢに接続されている。従って、放電元ＦＥＴ８がオンであるときにＦＥＴ３１［ｉ］がオンとされると、ＦＥＴ３１［ｉ］は電池ユニットＢＴ［ｉ］から放電ラインＬＢに向かう放電電流の流路を形成する。但し、電池ユニットＢＴ［ｉ］から放電ラインＬＢに向かう放電電流の流路は、ＦＥＴ３１［ｉ］がオフであったとしても、ＦＥＴ３１［ｉ］の寄生ダイオードの存在により確保されている。

充電用逆流抑制回路２０_Ａ［ｉ］には、ＦＥＴ２１［ｉ］のオン及びオフを制御するための駆動回路（充電用駆動回路）が設けられており、放電用逆流抑制回路３０_Ａ［ｉ］には、ＦＥＴ３１［ｉ］のオン及びオフを制御するための駆動回路（放電用駆動回路）が設けられている。図５に、１つの駆動回路の内部回路及び周辺回路を示す。図５において、ＦＥＴ４０は、充電用逆流抑制回路におけるＦＥＴ又は放電用逆流抑制回路におけるＦＥＴである。即ち、図５に示す駆動回路５０が回路２０_Ａ［ｉ］内の駆動回路であるならばＦＥＴ４０はＦＥＴ２１［ｉ］であり、図５に示す駆動回路５０が回路３０_Ａ［ｉ］内の駆動回路であるならばＦＥＴ４０はＦＥＴ３１［ｉ］である。

ＦＥＴ４０のソースは接続点４１に接続され、ＦＥＴ４０のドレインは接続点４２に接続されている。図５に示す駆動回路５０が回路２０_Ａ［ｉ］内の駆動回路であるならば、接続点４１は充電ラインＬＡに接続され且つ接続点４２は分岐点１５［ｉ］に接続される。図５に示す駆動回路５０が回路３０_Ａ［ｉ］内の駆動回路であるならば、接続点４１は分岐点１５［ｉ］に接続され且つ接続点４２は放電ラインＬＢに接続される。

駆動回路５０は、ｎ型バイポーラトランジスタであるトランジスタ５１と、ダイオード５２と、抵抗素子５３〜５６と、を備える。トランジスタ５１において、エミッタは接続点４１に接続され、ベースは抵抗素子５３を介してダイオード５２のアノードに接続され、コレクタは抵抗素子５４を介してＦＥＴ４０のゲートに接続されていると共に抵抗素子５５及び５６をこの順番で介してダイオード５２のアノードに接続されている。ダイオード５２のカソードは接続点４２に接続されている。

接続点４１及び４２の電圧を夫々Ｖｉ及びＶｏによって表し、ＦＥＴ４０のゲート電圧、ソース電圧及びドレイン電圧を夫々Ｖ_Ｇ、Ｖ_Ｓ及びＶ_Ｄによって表し、トランジスタ５１のベース電圧、エミッタ電圧及びコレクタ電圧を夫々Ｖ_Ｂ、Ｖ_Ｅ及びＶ_Ｃによって表し、ダイオード５２の順方向電圧降下をＶｆにて表す。Ｖｆは約０．７Ｖである。以下では、Ｖｆ＝０．７Ｖであるとする。トランジスタ５１がオンするためには、トランジスタ５１のエミッタから見て電圧Ｖ_ＢＥＯ分だけ高い電圧、即ち電圧（Ｖｉ＋Ｖ_ＢＥＯ）をトランジスタ５１のベースに印加する必要がある。電圧Ｖ_ＢＥＯは約０．７Ｖであり、以下、Ｖ_ＢＥＯ＝０．７Ｖであるとする。また、ダイオード５２のアノードの電圧と一致する、抵抗素子５３及び５６間の接続点の電圧をＶ１にて表す。また、抵抗素子５５及び５６間の接続点の電圧をＶｘにて表す。制御ユニット１又は被制御ユニット２は、定電圧発生回路（不図示）などを用いて、電圧ＶｉよりもＶ_ＵＰだけ高い電圧（Ｖｉ＋Ｖ_ＵＰ）を常に抵抗素子５５及び５６間の接続点に印加している。Ｖ_ＵＰは、正の電圧であり、ここでは１２Ｖであるとする。

駆動回路５０は、トランジスタ５１がオンのときにＦＥＴ４０をオフさせるように且つトランジスタ５１がオフのときにＦＥＴ４０をオンさせるように作用する。
具体的には、トランジスタ５１がオンのとき、Ｖ_Ｃ≒Ｖｉとなる（厳密には、コレクタ電圧Ｖ_Ｃは電圧Ｖｉより若干高い電圧となる）。一方で、Ｖ_Ｃ＝Ｖ_Ｇであって且つＶｉ＝Ｖ_Ｓであるから、Ｖ_Ｃ＝Ｖ_Ｇ≒Ｖｉ＝Ｖ_ＳよりＦＥＴ４０はオフとなる（ゲートの漏れ電流は完全にゼロであると仮定）。換言すれば、トランジスタ５１がオンとなって“Ｖ_Ｃ≒Ｖ_Ｇ≒Ｖｉ＝Ｖ_Ｓ”が成立するときにソース及びドレイン間が非導通となるような特性をＦＥＴ４０は有する。
逆に、トランジスタ５１がオフのとき、“Ｖ_Ｃ＝Ｖｘ＝Ｖｉ＋Ｖ_ＵＰ”である（但し、トランジスタ５１のオフ時におけるコレクタ電流は完全にゼロであると仮定）。一方で、Ｖ_Ｃ＝Ｖ_Ｇであって且つＶｉ＝Ｖ_Ｓであるから、“Ｖ_Ｃ＝Ｖ_Ｇ＝Ｖｉ＋Ｖ_ＵＰ＞Ｖｉ＝Ｖ_Ｓ”よりＦＥＴ４０はオンとなる。換言すれば、トランジスタ５１がオフとなって“Ｖ_Ｃ＝Ｖ_Ｇ＝Ｖｉ＋Ｖ_ＵＰ＞Ｖｉ＝Ｖ_Ｓ”が成立するときにソース及びドレイン間が導通するような特性をＦＥＴ４０は有する。

ＦＥＴ４０に対して逆方向電圧が印加されたときの動作、即ち、“Ｖｏ＜Ｖｉ”であるときの回路動作は以下のようになる。
“Ｖｘ＝Ｖｉ＋Ｖ_ＵＰ”であるから、“Ｖｏ＜Ｖｉ”であるとき、抵抗素子５５及び５６間の接続点から抵抗素子５６及びダイオード５２を介して接続点４２へと向かう電流の流路が形成されてダイオード５２がオンとなり、結果、ベース電圧Ｖ_Ｂが低下する。ダイオード５２がオンであるとき“Ｖ１＝Ｖｏ＋Ｖｆ＝Ｖｏ＋０．７Ｖ”である。そうすると、“Ｖｏ＜Ｖｉ”より、トランジスタ５１をオンさせるために必要な電圧“Ｖｉ＋Ｖ_ＢＥＯ＝Ｖｉ＋０．７Ｖ”がトランジスタ５１のベースに印加されず、トランジスタ５１がオフとなる。結果、トランジスタ５１のコレクタの電位が上昇し、ＦＥＴ４０はオンとなる。

以下のように考えることもできる。ダイオード５２のオンとオフの境界となる、Ｖ１の電圧は“Ｖｏ＋Ｖｆ＝Ｖｏ＋０．７Ｖ”である。トランジスタ５１のオンとオフの境界となる、Ｖ_Ｂの電圧は“Ｖｉ＋Ｖ_ＢＥＯ＝Ｖｉ＋０．７Ｖ”である。抵抗素子５３での電圧降下が微小であるとすると、Ｖ１≒Ｖ_Ｂである。従って、“Ｖｏ＜Ｖｉ”であるときには、抵抗素子５３及び５６間の接続点からダイオード５２側に電流が引き込まれ、結果、上述の如くダイオード５２はオンとなる一方でトランジスタ５１はオフとなる。逆に、ＦＥＴ４０に対して順方向電圧が印加されたとき、即ち“Ｖｏ＞Ｖｉ”であるときには、抵抗素子５３及び５６間の接続点からトランジスタ５１のベース側に電流が引き込まれ、ダイオード５２はオフとなる一方でトランジスタ５１はオンとなる。トランジスタ５１はオンとなると、“Ｖｃ≒Ｖｉ”となるため、ＦＥＴ４０はオフとなる。

尚、電圧Ｖｏが電圧Ｖｉよりも大きいものの、電圧差（Ｖｏ−Ｖｉ）が比較的小さい場合には、上述した、“Ｖｏ＜Ｖｉ”成立時の回路動作と“Ｖｏ＞Ｖｉ”成立時の回路動作の中間的な動作が実現され、ＦＥＴ４０の状態がオンとオフの中間的な状態になることもある。

このように、充電用逆流抑制回路２０_Ａ［ｉ］内の駆動回路５０は、充電ラインＬＡの電圧値が電池ユニットＢＴ［ｉ］の出力電圧値よりも高い場合においてＦＥＴ２１［ｉ］をオンとし、且つ、充電ラインＬＡの電圧値が電池ユニットＢＴ［ｉ］の出力電圧値よりも低い場合においてＦＥＴ２１［ｉ］をオフとするように作用する。ＦＥＴ２１［ｉ］がオフのとき、ＦＥＴ２１［ｉ］の寄生ダイオードの働きにより、回路２０_Ａ［ｉ］は単なる整流ダイオードとして機能する。同様に、放電用逆流抑制回路３０_Ａ［ｉ］内の駆動回路５０は、放電ラインＬＢの電圧値が電池ユニットＢＴ［ｉ］の出力電圧値よりも低い場合においてＦＥＴ３１［ｉ］をオンとし、且つ、放電ラインＬＢの電圧値が電池ユニットＢＴ［ｉ］の出力電圧値よりも高い場合においてＦＥＴ３１［ｉ］をオフとするように作用する。ＦＥＴ３１［ｉ］がオフのとき、ＦＥＴ３１［ｉ］の寄生ダイオードの働きにより、回路３０_Ａ［ｉ］は単なる整流ダイオードとして機能する。
尚、このような作用を実現できる限り、駆動回路５０の回路構成を様々に変形できることは言うまでもない。また、当然ではあるが、充電ラインＬＡ又は放電ラインＬＢの電圧値とは、充電ラインＬＡ又は放電ラインＬＢにおける電位と同義であり、電池ユニットＢＴ［ｉ］の出力電圧値とは、電池ユニットＢＴ［ｉ］の正出力端子の電位と同義である。

駆動回路５０を含む回路２０_Ａ［ｉ］の存在により、通常充電動作は、以下のようになる。通常充電動作とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が均一なとき（即ちそれらが完全に又は実質的に同じとき）に成される、電池ユニットＢＴ［ｉ］の充電動作である。

例えば、図６に示す如く、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が全て５０Ｖであったとする。この状態で成される充電動作は通常充電動作である。この状態で充電元ＦＥＴ６及び７がオンとされると、上述したように太陽電池９の開放出力電圧及び電力変換回路４の開放出力電圧が電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧以上であるため、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧以上の電圧が充電ラインＬＡに印加される。この結果、図６に示す如く、回路２０_Ａ［１］〜２０_Ａ［３］の各駆動回路５０によってＦＥＴ２１［１］〜２１［３］がオンとされ、ＦＥＴ２１［１］〜２１［３］を介して充電電流が電池ユニットＢＴ［１］〜ＢＴ［３］に流入する。このように、電池ユニットＢＴ［ｉ］への充電電流はＦＥＴ２１［ｉ］を介して電池ユニットＢＴ［ｉ］に供給されるため、それがダイオードを介して電池ユニットＢＴ［ｉ］に供給される場合と比べて回路２０_Ａ［ｉ］での損失が軽減される。

駆動回路５０を含む回路２０_Ａ［ｉ］の存在により、不均一充電動作は、以下のようになる。不均一充電動作とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が不均一なときに成される、電池ユニットＢＴ［ｉ］の充電動作である。通常充電動作と不均一充電動作との境界は明確には定義しがたいが、ここでは、十分に大きな不均一が発生していることを想定して不均一充電動作を説明する。

例えば、図７に示す如く、電池ユニット交換などを行ったことによって、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が、夫々、５５Ｖ、５０Ｖ及び５２Ｖであったとする。この状態で成される充電動作は不均一充電動作であり、この状態で充電元ＦＥＴ６及び７がオンとされると、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値の内、最低電圧値に依存する電位が充電ラインＬＡに現われる。即ち、上述したように太陽電池９の開放出力電圧及び電力変換回路４の開放出力電圧は電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧よりも高いため、ＦＥＴ２１［２］がオンとなり、電池ユニットＢＴ［２］の出力電圧にＦＥＴ２１［２］での電圧降下分を加えた電位が充電ラインＬＡに現われる。図７の例において、充電ラインＬＡの電位は５０．３Ｖである。そうすると、ＦＥＴ２１［１］及び２１［３］はオフとなり、太陽電池９等からの充電電流はＦＥＴ２１［２］を介して電池ユニットＢＴ［２］に対してのみ流入する。また、この際、単なるダイオードとして機能する回路２０_Ａ［１］及び２０_Ａ［３］の働きにより、電池ユニットＢＴ［１］及びＢＴ［３］から電池ユニットＢＴ［２］に向かう電流の発生及び電池ユニットＢＴ［１］から電池ユニットＢＴ［３］に向かう電流の発生は抑制される。

図７の状態を起点として電池ユニットＢＴ［２］の充電が進み、電池ユニットＢＴ［２］の出力電圧が５２Ｖに達すると、ＦＥＴ２１［１］はオフのまま維持されるがＦＥＴ２１［２］に加えてＦＥＴ２１［３］もオンとなるため、太陽電池９等からの充電電流はＦＥＴ２１［２］及び２１［３］を介して電池ユニットＢＴ［２］及びＢＴ［３］に流入する。そして最終的には、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が均一となり、以後は通常充電動作が成されるようになる。

駆動回路５０を含む回路３０_Ａ［ｉ］の存在により、通常放電動作は、以下のようになる。通常放電動作とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が均一なとき（即ちそれらが完全に又は実質的に同じとき）に成される、電池ユニットＢＴ［ｉ］の放電動作である。尚、電流の引き込み側であるＦＥＴ８のソース側の電圧は、電池ユニットＢＴ［ｉ］の出力電圧よりも低い。

例えば、図８に示す如く、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が全て５５Ｖであったとする。この状態で成される放電動作は通常放電動作である。この状態で放電元ＦＥＴ８がオンとされると、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧よりも低い電圧が放電ラインＬＢに印加される。このため、図８に示す如く、回路３０_Ａ［１］〜３０_Ａ［３］の各駆動回路５０によってＦＥＴ３１［１］〜３１［３］がオンとされ、ＦＥＴ３１［１］〜３１［３］及び放電元ＦＥＴ８を介して電池ユニットＢＴ［１］〜ＢＴ［３］の放電電流が負荷１２に供給される。このように、負荷１２への放電電流はＦＥＴ３１［ｉ］を介して負荷１２に供給されるため、それがダイオードを介して負荷１２に供給される場合と比べて回路３０_Ａ［ｉ］での損失が軽減される。

駆動回路５０を含む回路３０_Ａ［ｉ］の存在により、不均一放電動作は、以下のようになる。不均一放電動作とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が不均一なときに成される、電池ユニットＢＴ［ｉ］の放電動作である。通常放電動作と不均一放電動作との境界は明確には定義しがたいが、ここでは、十分に大きな不均一が発生していることを想定して不均一放電動作を説明する。

例えば、図９に示す如く、電池ユニット交換などを行ったことによって、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が、夫々、５５Ｖ、５０Ｖ及び５２Ｖであったとする。この状態で成される放電動作は不均一放電動作であり、この状態で放電元ＦＥＴ８がオンとされると、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値の内、最高電圧値に依存する電位が放電ラインＬＢに現われる。即ち、ＦＥＴ３１［１］がオンとなり、電池ユニットＢＴ［１］の出力電圧からＦＥＴ３１［１］での電圧降下分を差し引いた電位が放電ラインＬＢに現われる。図９の例において、放電ラインＬＢの電位は５４．７Ｖである。そうすると、ＦＥＴ３１［２］及び３１［３］はオフとなり、電池ユニットＢＴ［１］からの放電電流のみが、ＦＥＴ３１［１］及び放電元ＦＥＴ８を介して負荷１２に供給される。また、この際、単なるダイオードとして機能する回路３０_Ａ［２］及び３０_Ａ［３］の働きにより、電池ユニットＢＴ［１］及びＢＴ［３］から電池ユニットＢＴ［２］に向かう電流の発生及び電池ユニットＢＴ［１］から電池ユニットＢＴ［３］に向かう電流の発生は抑制される。

図９の状態を起点として電池ユニットＢＴ［１］の放電が進み、電池ユニットＢＴ［１］の出力電圧が５２Ｖに達すると、ＦＥＴ３１［２］はオフのまま維持されるがＦＥＴ３１［１］に加えてＦＥＴ３１［３］もオンとなるため、電池ユニットＢＴ［１］及びＢＴ［３］からの放電電流が、ＦＥＴ３１［１］及び３１［３］並びに放電元ＦＥＴ８を介して負荷１２に供給されるようになる。そして最終的には、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が均一となり、以後は通常放電動作が成されるようになる。

また、制御ユニット１は、充電元ＦＥＴ６及び７並びに放電元ＦＥＴ８を同時にオンにすることにより、電池ユニットＢＴ［１］〜ＢＴ［３］の何れかに対する充電と、電池ユニットＢＴ［１］〜ＢＴ［３］の何れかによる放電を、同時に実行させることもできる。例えば、図１０に示す如く、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が、夫々、５５Ｖ、５０Ｖ及び５２Ｖであるときにおいて、ＦＥＴ６〜８を同時にオンとすると、図７に対応する不均一充電動作と図９に対応する不均一放電動作が同時に成されることになる。即ち、ＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の内、ＦＥＴ２１［２］及びＦＥＴ３１［１］のみがオンとなって、太陽電池９等からの充電電流がＦＥＴ２１［２］を介して電池ユニットＢＴ［２］に流入する一方で、電池ユニットＢＴ［１］からの放電電流のみがＦＥＴ３１［１］を介して負荷１２に供給されることとなる。

上述の如く、第１実施例によれば、電池ユニット交換等によって電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が不均一になったとしても、回路２０_Ａ［ｉ］及び３０_Ａ［ｉ］における整流作用により、電池ユニット間で過大な電流が流れるといったことが防止される。但し、太陽電池９等からの充電電流や負荷１２への放電電流は回路２０_Ａ［ｉ］及び３０_Ａ［ｉ］中のＦＥＴを流れるため、単なるダイオードを用いた場合と比べて損失が軽減される。一方で、不均一の発生時には、駆動回路５０を含む回路２０_Ａ［ｉ］及び３０_Ａ［ｉ］の働きにより、出力電圧の低い電池ユニットが優先的に充電されると共に出力電圧が高い電池ユニットから優先的に放電が成される。結果、制御系が特別な制御を成すことなく、電池ユニット交換等によって生じた出力電圧の不均一が充電又は放電の過程で自然と是正されるようになる。

尚、図１１に示す如く、ＦＥＴ２１［１］のソースからドレインに向かう方向を順方向とするダイオード２３［１］を、ＦＥＴ２１［１］の寄生ダイオードとは別に、ＦＥＴ２１［１］に対して並列に接続するようにしても良く、ＦＥＴ３１［１］のソースからドレインに向かう方向を順方向とするダイオード３３［１］を、ＦＥＴ３１［１］の寄生ダイオードとは別に、ＦＥＴ３１［１］に対して並列に接続するようにしても良い。ＦＥＴ２１［２］及び２１［３］並びにＦＥＴ３１［２］及び３１［３］についても同様であり、また、後述の第２及び第３実施例においても同様である。

＜＜第２実施例＞＞
第２実施例を説明する。図１２には、第２実施例に係る並列接続回路５の内部回路が示されている。第２実施例では、図１の回路２０［ｉ］として回路２０_Ｂ［ｉ］が用いられ、図１の回路３０［ｉ］として回路３０_Ｂ［ｉ］が用いられる。

回路２０_Ｂ［ｉ］は、第１実施例で述べた回路２０_Ａ［ｉ］から駆動回路５０（図５参照）を省いたものである。回路３０_Ｂ［ｉ］は、第１実施例で述べた回路３０_Ａ［ｉ］から駆動回路５０（図５参照）を省いたものである。駆動回路５０の有無を除き、回路２０_Ｂ［ｉ］は回路２０_Ａ［ｉ］と同じ構成を有していると共に回路３０_Ｂ［ｉ］は回路３０_Ａ［ｉ］と同じ構成を有しており、また、被制御ユニット２内の各素子及びライン間の接続関係は第１実施例で述べたものと同様である。

第２実施例では、図示されない電圧検出センサによって電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が検出され、その検出結果に基づいて、制御ユニット１が回路２０_Ｂ［１］〜２０_Ｂ［３］内のＦＥＴ２１［１］〜２１［３］及び回路３０_Ｂ［１］〜３０_Ｂ［３］内のＦＥＴ３１［１］〜３１［３］の導通状態を制御する。例えば、通常充電動作、不均一充電動作、通常放電動作及び不均一放電動作におけるＦＥＴ２１［ｉ］及び３１［ｉ］の導通状態が、第１及び第２実施例間で同じとなるように、ＦＥＴ２１［ｉ］及び３１［ｉ］の導通状態を制御すれば良い（図６〜図１０参照）。

より詳細な制御方法を説明する。電池ユニットＢＴ［ｉ］の出力電圧値をＶ［ｉ］によって表す。電圧検出センサによって、出力電圧値Ｖ［１］〜Ｖ［３］が検出される。尚、検出誤差は無視する。制御ユニット１は、出力電圧値Ｖ［１］〜Ｖ［３］の内の最大値Ｖ_ＭＡＸ及び最小値Ｖ_ＭＩＮを特定し、電圧差（Ｖ_ＭＡＸ−Ｖ_ＭＩＮ）を求める。電圧差（Ｖ_ＭＡＸ−Ｖ_ＭＩＮ）は、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値のばらつきを表す指標の例である。制御ユニット１は、電圧差（Ｖ_ＭＡＸ−Ｖ_ＭＩＮ）と所定の基準電圧差Ｖ_ＴＨを比較する（ここで、Ｖ_ＴＨ＞０）。そして、状態判別用不等式“Ｖ_ＭＡＸ−Ｖ_ＭＩＮ＜Ｖ_ＴＨ”が成立する場合には、電池ユニットが電圧均一状態にあると判断し、状態判別用不等式が不成立の場合には電池ユニットが電圧不均一状態にあると判断する。状態判別用不等式における不等号“＜”を“≦”に変更しても構わない。電圧均一状態とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値のばらつきが比較的小さい状態を意味し、電圧不均一状態とは、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値のばらつきが比較的大きい状態を意味する。電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の正出力端子を短絡したときに、電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の劣化又は破損を招きうる大電流が電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］間に流れる可能性がある状態が電圧不均一状態に相当し、そのような大電流が電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］間に流れる可能性が全く或いは殆どない状態が電圧均一状態に相当する（ｉ及びｊは整数であってｉ≠ｊ）。

電池ユニットが電圧均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ２１［１］〜２１［３］を全てオンにする。この状態で、充電元ＦＥＴ６及び７をオンにすることで、第１実施例と同様の通常充電動作が成される。

電池ユニットが電圧均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ３１［１］〜３１［３］を全てオンにする。この状態で、放電元ＦＥＴ８をオンにすることで、第１実施例と同様の通常放電動作が成される。

電池ユニットが電圧不均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ２１［１］〜２１［３］の内、最小値Ｖ_ＭＩＮに対応するＦＥＴのみをオンにし、それ以外をオフにする。この状態で、充電元ＦＥＴ６及び７をオンにすることで、第１実施例と同様の不均一充電動作が成される。即ち、出力電圧の低い電池ユニットが優先的に充電されて出力電圧の不均一性が是正されるようになる。或いは、電池ユニットが電圧不均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ２１［１］〜２１［３］を全てオフにすることもできる。この場合も、ＦＥＴ２１［１］〜２１［３］の寄生ダイオードを介して出力電圧の低い電池ユニットが優先的に充電されるため、出力電圧の不均一性は是正方向に向かう。

尚、ＦＥＴ２１［１］〜２１［３］の内、最小値Ｖ_ＭＩＮに対応するＦＥＴとは、Ｖ_ＭＩＮ＝Ｖ［１］のときＦＥＴ２１［１］であり、Ｖ_ＭＩＮ＝Ｖ［２］のときＦＥＴ２１［２］であり、Ｖ_ＭＩＮ＝Ｖ［３］のときＦＥＴ２１［３］である。最小値Ｖ_ＭＩＮに対応するＦＥＴは複数となりうる。例えば、Ｖ_ＭＩＮ＝Ｖ［１］＝Ｖ［２］であるならば、最小値Ｖ_ＭＩＮに対応するＦＥＴはＦＥＴ２１［１］及びＦＥＴ２１［２］である。また、電池ユニットが電圧不均一状態にあると判断した場合に、ＦＥＴ２１［１］〜２１［３］の内、最小値Ｖ_ＭＩＮに対応するＦＥＴのみをオンにし且つそれ以外をオフにする方法において、以下のような追加技術を適用しても良い。説明の具体化のため、Ｖ_ＭＩＮ＝Ｖ［１］であることを想定して該追加技術を説明する。まず、Ｖ_ＭＩＮ＝Ｖ［１］であって出力電圧値Ｖ［１］が出力電圧値Ｖ［２］及びＶ［３］と同一でない状態においては、上述したように、ＦＥＴ２１［１］をオンにし且つＦＥＴ２１［２］及び２１［３］をオフにする。この後、出力電圧の不均一性の是正により、出力電圧値Ｖ［１］及びＶ［２］が同一になった時点でＦＥＴ２１［１］に加えてＦＥＴ２１［２］をもオンにしても良い（出力電圧値Ｖ［１］及びＶ［３］が同一になった場合も同様）。或いは、出力電圧値Ｖ［１］及びＶ［２］が同一になったとしても出力電圧値Ｖ［１］及びＶ［３］が同一でない場合には、ＦＥＴ２１［１］をオンにし且つＦＥＴ２１［２］及び２１［３］をオフにする状態を維持するようにしても良い。この場合、出力電圧値Ｖ［１］〜Ｖ［３］が全て同一になった時点で、ＦＥＴ２１［２］及び２１［３］がオフからオンに切り替えられて、ＦＥＴ２１［１］〜２１［３］の全てがオンとされる。尚、ここにおける出力電圧値の同一とは或る程度の幅を持った概念であり、例えば、電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の出力電圧の電圧差の絶対値｜Ｖ［ｉ］−Ｖ［ｊ］｜が上記基準電圧差Ｖ_ＴＨ以下である状態は、出力電圧値Ｖ［ｉ］及びＶ［ｊ］が同一である状態に属する、と解釈することができる。

電池ユニットが電圧不均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ３１［１］〜３１［３］の内、最大値Ｖ_ＭＡＸに対応するＦＥＴのみをオンにし、それ以外をオフにする。この状態で、放電元ＦＥＴ８をオンにすることで、第１実施例と同様の不均一放電動作が成される。即ち、出力電圧の高い電池ユニットから優先的に放電が成されて出力電圧の不均一性が是正されるようになる。或いは、電池ユニットが電圧不均一状態にあると判断した場合、制御ユニット１は、ＦＥＴ３１［１］〜３１［３］を全てオフにすることもできる。この場合も、ＦＥＴ３１［１］〜３１［３］の寄生ダイオードを介して出力電圧の高い電池ユニットから優先的に放電が成されるため、出力電圧の不均一性は是正方向に向かう。

尚、ＦＥＴ３１［１］〜３１［３］の内、最大値Ｖ_ＭＡＸに対応するＦＥＴとは、Ｖ_ＭＡＸ＝Ｖ［１］のときＦＥＴ３１［１］であり、Ｖ_ＭＡＸ＝Ｖ［２］のときＦＥＴ３１［２］であり、Ｖ_ＭＡＸ＝Ｖ［３］のときＦＥＴ３１［３］である。最大値Ｖ_ＭＡＸに対応するＦＥＴは複数となりうる。例えば、Ｖ_ＭＡＸ＝Ｖ［１］＝Ｖ［２］であるならば、最大値Ｖ_ＭＡＸに対応するＦＥＴはＦＥＴ３１［１］及びＦＥＴ３１［２］である。

上述の如く、第２実施例によっても第１実施例と同様の作用及び効果が得られる。但し、第１実施例と異なり、第２実施例では、制御ユニット１において、電池ユニットの出力電圧値のばらつきに応じたＦＥＴ制御を成す必要がある。しかしながら、図５に示す駆動回路５０が不要となる分だけ、回路規模を縮小できる可能性がある。

＜＜第３実施例＞＞
第３実施例を説明する。第３実施例に係る並列接続回路５の内部回路は、図１２のそれと同じである。以下、第２及び第３実施例間の相違点を説明する。

第３実施例における制御ユニット１は、電池ユニットＢＴ［ｉ］の出力電圧の検出値を必要とすることなく、電池ユニット交換からの経過時間に応じて、ＦＥＴ２１［１］〜２１［３］及びＦＥＴ３１［１］〜３１［３］の導通状態を制御する。

この方法を、より詳細に説明する。尚、電池ユニット交換において、図３の装置ＡＰから取り外されるべき電池ユニットＢＴ［ｉ］を旧電池ユニットと呼び、新たな電池ユニットＢＴ［ｉ］として取り付けられるべき電池ユニットを新電池ユニットと呼ぶ。

任意の電池ユニットＢＴ［ｉ］を交換対象とした電池ユニット交換を成した後、十分に長い時間が経過した状態を基準状態として考える。基準状態では、電池ユニットＢＴ［１］〜［３］の出力電圧が均一となっているものと想定される。従って、基準状態では、制御ユニット１により、ＦＥＴ２１［１］〜２１［３］及びＦＥＴ３１［１］〜３１［３］が全てオンとされる。

今、電池ユニットＢＴ［ｉ］が旧電池ユニットとして装置ＡＰから取り外され、代わりに、新電池ユニットが電池ユニットＢＴ［ｉ］として新たに装置ＡＰに取り付けられたとする。交換対象の電池ユニットの個数は２以上であっても良い。制御ユニット１は、電池ユニットＢＴ［ｉ］が旧電池ユニットから新電池ユニットに取替えられて新電池ユニットが装置ＡＰに取り付けられたことを検知することができる。この検知の方法は任意である。例えば、分岐点１５［ｉ］の電圧値を計測したり、電池ユニットＢＴ［ｉ］が収容される筐体（不図示）に電池ユニットＢＴ［ｉ］の有無を検出する機械式スイッチ等を設けておいたりすることで、上記検知を実現できる。

装置ＡＰに新電池ユニットが取り付けられたことを検知すると、制御ユニット１は、自身に設けられたタイマ（不図示）等を用いて、新電池ユニットが取り付けられた時点からの経過時間ＴＰを計測開始する。そして、経過時間ＴＰが所定の時間ＴＰ_ＴＨ以下であるときには、電池ユニットが電圧不均一状態にあると判断してＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の全てをオフとし、経過時間ＴＰが時間ＴＰ_ＴＨを超えると、電池ユニットが電圧均一状態にあると判断してＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の全てをオンとする（ここで、ＴＰ_ＴＨ＞０）。尚、経過時間ＴＰの計測中に、他の電池ユニット交換が発生すると、経過時間ＴＰはゼロに戻され、他の新電池ユニットが取り付けられた時点から経過時間ＴＰを計測し直す。

ＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の全てがオフとされている期間においては、出力電圧が不均一になっていたとしても、ＦＥＴ２１［１］〜２１［３］の寄生ダイオードを介して出力電圧の低い電池ユニットが優先的に充電され、また、ＦＥＴ３１［１］〜３１［３］の寄生ダイオードを介して出力電圧の高い電池ユニットから優先的に放電が成されるため、出力電圧の不均一性は自然と是正方向に向かう。そして、電池ユニット交換から或る程度の時間が経過すると、上記の優先的充電及び優先的放電の結果、出力電圧の不均一性はある程度又は十分に是正されていると考えられる。従って、ＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の全てをオンとし、回路２０_Ｂ［ｉ］及び３０_Ｂ［ｉ］における損失の軽減を図る。

第３実施例によっても第１実施例と同様の作用及び効果が得られる。但し、第１実施例と異なり、第３実施例では、制御ユニット１において、経過時間ＴＰに応じたＦＥＴ制御を成す必要がある。しかしながら、図５に示す駆動回路５０が不要となる分だけ、回路規模を縮小できる可能性がある。

＜＜第４実施例＞＞
第４実施例を説明する。図１３には、第４実施例に係る並列接続回路５の内部回路が示されている。第４実施例では、図１の回路２０［ｉ］として回路２０_Ｃ［ｉ］が用いられ、図１の回路３０［ｉ］として回路３０_Ｃ［ｉ］が用いられる。

回路２０_Ｃ［１］〜２０_Ｃ［３］は互いに同じ構成を有し、回路３０_Ｃ［１］〜３０_Ｃ［３］は互いに同じ構成を有する。回路２０_Ａ［ｉ］及び２０_Ｂ［ｉ］と異なり、回路２０_Ｃ［ｉ］にはＦＥＴ２１［ｉ］が存在せず、代わりにダイオード２５［ｉ］が設けられている。同様に、回路３０_Ａ［ｉ］及び３０_Ｂ［ｉ］と異なり、回路３０_Ｃ［ｉ］にはＦＥＴ３１［ｉ］が存在せず、代わりにダイオード３５［ｉ］が設けられている。ダイオード２５［ｉ］のアノードは充電ラインＬＡに接続され、ダイオード２５［ｉ］のカソードは分岐点１５［ｉ］に接続されている。ダイオード３５［ｉ］のアノードは分岐点１５［ｉ］に接続され、ダイオード３５［ｉ］のカソードは充電ラインＬＢに接続されている。

これにより、電池ユニット交換等によって電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧が不均一になったとしても、回路２０_Ｃ［ｉ］及び３０_Ｃ［ｉ］のダイオードにより、電池ユニット間で過大な電流が流れるといったことが防止される。また、電池ユニットの出力電圧が不均一になっていたとしても、回路２０_Ｃ［ｉ］及び３０_Ｃ［ｉ］のダイオードの機能により、出力電圧の低い電池ユニットが優先的に充電される一方で出力電圧の高い電池ユニットから優先的に放電が成されるため、出力電圧の不均一性は自然と是正方向に向かう。但し、放電電流及び充電電流が常にダイオードを流れるため、第１〜第３実施例の構成よりも損失が大きくなる。

＜＜第５実施例＞＞
第５実施例を説明する。第５実施例では、第１〜第４実施例に適用可能な変形技術を説明する。第１〜第４実施例において、充電ラインＬＡと分岐点１５［１］〜１５［３］の夫々との間を、電圧不均一是正用の抵抗素子を介して接続するようにしても良い。例として、電圧不均一是正用の抵抗素子を、第１、第２又は第３実施例の並列接続回路に付与したときの回路図を図１４に示す。電圧不均一是正用の抵抗素子としての抵抗素子２７［ｉ］の一端及び他端は、それぞれＦＥＴ２１［ｉ］のソース及びドレインに接続されている。抵抗素子２７［ｉ］は、回路２０［ｉ］の構成要素であると考えても良いし、回路２０［ｉ］の外に設けられた素子であると考えても良い。抵抗素子２７［１］〜２７［３］の抵抗値は任意であるが、少なくともＦＥＴ２１［１］〜２１［３］のオン抵抗の抵抗値よりは大きい。電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の出力電圧が異なっていた場合においても、電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の劣化等を招くような電流が電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］間に流れないように、抵抗素子２７［ｉ］及び２７［ｊ］の抵抗値を設定しておくと良い。

抵抗素子２７［ｉ］を設ければ、抵抗素子２７［ｉ］によっても、電池ユニットの出力電圧の不均一が是正されることになる。即ち例えば、図１５に示す如く、電池ユニットＢＴ［１］〜ＢＴ［３］の出力電圧値が、夫々、５５Ｖ、５０Ｖ及び５２Ｖであるときにおいて、ＦＥＴ６〜８を同時にオンとすると、図１０に示したものと同様、ＦＥＴ２１［１］〜２１［３］及び３１［１］〜３１［３］の内、ＦＥＴ２１［２］及びＦＥＴ３１［１］のみがオンとなって、太陽電池９等からの充電電流がＦＥＴ２１［２］を介して電池ユニットＢＴ［２］に流入する一方で、電池ユニットＢＴ［１］からの放電電流のみがＦＥＴ３１［１］を介して負荷１２に供給される。

他方、電池ユニットＢＴ［１］の出力電流の一部が、抵抗素子２７［１］及び充電ラインＬＡと、抵抗素子２７［２］及びＦＥＴ２１［２］の並列回路とを介して電池ユニットＢＴ［２］に流入し、この流入も出力電圧の不均一是正に寄与する。仮に、充電元ＦＥＴ６及び８がオフであっても、電池ユニットＢＴ［１］から電池ユニットＢＴ［２］への電流流入は、抵抗素子２７［１］及び２７［２］を介して成される。尚、抵抗素子２７［１］及びＦＥＴ２１［２］の寄生ダイオードを介した電池ユニットＢＴ［１］から電池ユニットＢＴ［２］への電流流入や、抵抗素子２７［３］並びに抵抗素子２７［２］及びＦＥＴ２１［２］の寄生ダイオードを介した電池ユニットＢＴ［３］から電池ユニットＢＴ［２］への電流流入なども存在するが、図示の煩雑化のため、その様子は図１５に示していない。

電圧不均一是正用の抵抗素子を放電ラインＬＢ側に設けるようにしても良い。即ち、放電ラインＬＢと分岐点１５［１］〜１５［３］の夫々との間を、電圧不均一是正用の抵抗素子を介して接続するようにしても良い。例として、電圧不均一是正用の抵抗素子を、第１、第２又は第３実施例の放電ラインＬＢに付与したときの回路図を図１６に示す。電圧不均一是正用の抵抗素子としての抵抗素子３７［ｉ］の一端及び他端は、それぞれＦＥＴ３１［ｉ］のソース及びドレインに接続されている。抵抗素子３７［ｉ］は、回路３０［ｉ］の構成要素であると考えても良いし、回路３０［ｉ］の外に設けられた素子であると考えても良い。抵抗素子３７［１］〜３７［３］の抵抗値は任意であるが、少なくともＦＥＴ３１［１］〜３１［３］のオン抵抗の抵抗値よりは大きい。電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の出力電圧が異なっていた場合においても、電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］の劣化等を招くような電流が電池ユニットＢＴ［ｉ］及びＢＴ［ｊ］間に流れないように、抵抗素子３７［ｉ］及び３７［ｊ］の抵抗値を設定しておくと良い。図１６の回路によっても、図１４の回路と同様の作用が得られる。

＜＜第６実施例＞＞
第６実施例を説明する。電圧不均一是正用の抵抗素子である抵抗素子２７［１]〜２７［３］又は３７［１]〜３７［３］として（図１４又は図１６参照）、正の温度特性を有する抵抗素子（換言すれば、正の温度係数を有する抵抗素子）を用いることができ、特に例えばＰＴＣ（positive temperature coefficient）サーミスタを用いることができる。ＰＴＣサーミスタは、正の温度特性を有するサーミスタ（換言すれば、正の温度係数を有するサーミスタ）である。周知の如く、一定の抵抗値を得ることを目的とした通常の抵抗素子（炭素皮膜抵抗など）と比べて、サーミスタにおける抵抗値は、温度変化に対して比較的大きく変化する。ＰＴＣサーミスタでは、自身の温度が増加するにつれて、自身の抵抗値が増大する。

抵抗素子２７［ｉ］又は３７［ｉ］に正の温度特性を持たせることの意義を考察するために、以下のようなシミュレーションを行った。図１８は、このシミュレーションで用いた回路図である。本シミュレーションには、後述の第１及び第２シミュレーションが含まれる。

図１８において、電池ユニット１００は電池１０１及び１０２の直列回路から成り、電池ユニット１１０は電池１１１及び１１２の直列回路から成る。電池１０１及び１０２の直列回路の出力電圧は、電池ユニット１００の負出力端子を基準として、電池ユニット１００の正出力端子に現れる。電池１１１及び１１２の直列回路の出力電圧は、電池ユニット１１０の負出力端子を基準として、電池ユニット１１０の正出力端子に現れる。電池ユニット１００及び１１０の正出力端子同士は抵抗素子１２０を介して接続され、電池ユニット１００及び１１０の負出力端子同士は直接接続されている。

電池１０１、１０２、１１１及び１１２の夫々は、公称出力電圧が４８Ｖであって、且つ、最大出力電圧が５２Ｖであって、且つ、最小出力電圧が３９Ｖの二次電池である。従って、電池ユニット１００及び電池ユニット１１０間の出力電圧差の最大値は２６Ｖである。

シミュレーションでは、抵抗素子１２０として、第１〜第４のサンプル素子を個別に用いた。第１のサンプル素子は、或る基準温度において６Ωの抵抗値を有するＰＴＣサーミスタであり、それを６Ωサーミスタと呼ぶ。６Ωサーミスタにおいて電力損失による発熱が発生していないとき、６Ωサーミスタの温度は基準温度と一致しているものとする。第２のサンプル素子は、温度に関わらず、常に６Ωの抵抗値を有する抵抗素子であり、それを６Ω単純抵抗と呼ぶ。第３のサンプル素子は、温度に関わらず、常に１２．３Ωの抵抗値を有する抵抗素子であり、それを１２．３Ω単純抵抗と呼ぶ。第４のサンプル素子は、温度に関わらず、常に２４０Ωの抵抗値を有する抵抗素子であり、それを２４０Ω単純抵抗と呼ぶ。

シミュレーションでは、図１９に示す６Ωサーミスタの特性を用いた。即ち例えば、６Ωサーミスタへの印加電圧Ｅ_ＴＭが２６Ｖであるとき、６Ωサーミスタの温度Ｔ_ＴＭ及び抵抗値Ｒ_ＴＭは夫々１３５．５℃及び２３６．４Ωとなると共に、６Ωサーミスタに流れる電流Ｉ_ＴＭは“Ｉ_ＴＭ＝Ｅ_ＴＭ／Ｒ_ＴＭ＝２６／２３６．４≒０．１１”より約０．１１Ａ（アンペア）となり、結果、６Ωサーミスタでの電力損失である発熱量Ｑ_ＴＭは、“Ｑ_ＴＭ＝Ｉ_ＴＭ×Ｉ_ＴＭ×Ｒ_ＴＭ＝０．１１×０．１１×２３６．４≒２．８６”より２．８６Ｗ（ワット）となる。これらの特性のうち、電流Ｉ_ＴＭ及び温度Ｔ_ＴＭは実測値である。また、抵抗値Ｒ_ＴＭ及び発熱量Ｑ_ＴＭは、上記計算式に実測値を与えることで求められた値である。

図１９からも分かるように、６Ωサーミスタでは、印加電圧の変化に対して発熱量の変化が少ない。６Ωサーミスタに代表されるＰＴＣサーミスタでは、印加電圧の増大が電流値の増大を招いて発熱量が増大したとき、温度上昇によって抵抗値が増大し、抵抗値の増大が電流値の減少ひいては発熱量の減少を招くためである。逆に、印加電圧の減少が電流値の減少を招いて発熱量が減少したとき、温度低下によって抵抗値が減少し、抵抗値の減少が電流値の増大ひいては発熱量の増大を招くためである。

図２０（ａ）及び（ｂ）に、第１シミュレーションの結果を示す。第１シミュレーションでは、基準時刻において電池ユニット１００及び１１０間の出力電圧差Ｖ_ＤＩＦが２６Ｖであると仮定した。この仮定の下、サンプル素子ごとに基準時刻からの経過時間ｔ_ＥＬと出力電圧差Ｖ_ＤＩＦとの関係を演算によって求め、サンプル素子ごとに経過時間ｔ_ＥＬとサンプル素子の発熱量Ｑ_１２０との関係を演算によって求めた。

図２０（ａ）において、破線Ｇ_Ａ［６］、破線Ｇ_Ａ［１２．３］、一点鎖線Ｇ_Ａ［２４０］、実線Ｇ_Ａ［ＴＭ］は、夫々、６Ω単純抵抗、１２．３Ω単純抵抗、２４０Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合における、経過時間ｔ_ＥＬ及び出力電圧差Ｖ_ＤＩＦ間の関係を表している。
図２０（ｂ）において、破線Ｇ_Ｂ［６］、破線Ｇ_Ｂ［１２．３］、一点鎖線Ｇ_Ｂ［２４０］、実線Ｇ_Ｂ［ＴＭ］は、夫々、６Ω単純抵抗、１２．３Ω単純抵抗、２４０Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合における、経過時間ｔ_ＥＬ及び発熱量Ｑ_１２０間の関係を表している。
出力電圧差Ｖ_ＤＩＦが２６Ｖから０Ｖになるまで、電池１０１、１０２、１１１及び１１２の夫々において、蓄電容量と出力電圧との間には直線性が存在する（即ち、蓄電容量と出力電圧は比例関係にある）と仮定した。すなわち、電池１０１、１０２、１１１及び１１２は満充電及びその近傍の状態でなく、かつ完全放電及びその近傍の状態でないものと仮定した。経過時間ｔ_ＥＬの単位は秒の整数倍である。

図２０（ａ）に見られるように、６Ω単純抵抗、１２．３Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合において、出力電圧差Ｖ_ＤＩＦが０．００１Ｖになるまでの経過時間ｔ_ＥＬは、夫々、約１１、約２４、約２４単位時間である。１単位時間の長さは、電池１０１等の容量に依存する。出力電圧差Ｖ_ＤＩＦが０．００１Ｖになるまでの経過時間ｔ_ＥＬを、以下、電圧バランス時間と呼ぶ。図２０（ａ）からは明らかでないが、２４０Ω単純抵抗を抵抗素子１２０として用いた場合における電圧バランス時間は、約４６４単位時間である。

図２０（ｂ）に見られるように、１２．３Ω単純抵抗、２４０Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合において、発熱量Ｑ_１２０の最大値は、夫々、約３６Ｗ（ワット）、約３Ｗ、約３Ｗである。図２０（ｂ）からは明らかでないが、６Ω単純抵抗を抵抗素子１２０として用いた場合における発熱量Ｑ_１２０の最大値は、約１１３Ｗに達する。６Ω単純抵抗を抵抗素子１２０として用いた場合、ｔ_ＥＬ≒０においては、Ｑ_１２０＝（２６Ｖ×２６Ｖ）／６Ω≒１１３Ｗ、となるからである。

尚、基準温度における６Ωサーミスタの抵抗値と同じ抵抗値を有する単純抵抗、即ち６Ω単純抵抗を第２サンプル素子として選定し、６Ωサーミスタの最大抵抗値（約２４０Ω；図１９参照）と同程度の抵抗値を有する単純抵抗、即ち２４０Ω単純抵抗を第４サンプル素子として選定している。また、第１シミュレーションにおいて電圧バランス時間が６Ωサーミスタと同程度になる単純抵抗を第３サンプル素子として選定している。

第１シミュレーションの結果から分かるように、
６Ωサーミスタを抵抗素子１２０として用いた場合との比較において、６Ω単純抵抗を抵抗素子１２０として用いた場合、電圧バランス時間は概ね半分になるが、最大発熱量は約４０倍（≒１１３／３）になる。また、
６Ωサーミスタを抵抗素子１２０として用いた場合との比較において、２４０Ω単純抵抗を抵抗素子１２０として用いた場合、最大発熱量は同程度（約３Ｗ）となるが、電圧バランス時間は約２０倍（≒４６４／２４）となる。また、
６Ωサーミスタを抵抗素子１２０として用いた場合との比較において、１２．３Ω単純抵抗を抵抗素子１２０として用いた場合、電圧バランス時間は同程度になるが、最大発熱量は約１０倍となる。

図２１（ａ）及び（ｂ）に、第２シミュレーションの結果を示す。第２シミュレーションでは、基準時刻において電池ユニット１００及び１１０間の出力電圧差Ｖ_ＤＩＦが１３Ｖであると仮定した。この仮定の下、サンプル素子ごとに基準時刻からの経過時間ｔ_ＥＬと出力電圧差Ｖ_ＤＩＦとの関係を演算によって求め、サンプル素子ごとに経過時間ｔ_ＥＬとサンプル素子の発熱量Ｑ_１２０との関係を演算によって求めた。

図２１（ａ）において、破線Ｇ_Ｃ［６］、破線Ｇ_Ｃ［１２．３］、一点鎖線Ｇ_Ｃ［２４０］、実線Ｇ_Ｃ［ＴＭ］は、夫々、６Ω単純抵抗、１２．３Ω単純抵抗、２４０Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合における、経過時間ｔ_ＥＬ及び出力電圧差Ｖ_ＤＩＦ間の関係を表している。
図２１（ｂ）において、破線Ｇ_Ｄ［６］、破線Ｇ_Ｄ［１２．３］、一点鎖線Ｇ_Ｄ［２４０］、実線Ｇ_Ｄ［ＴＭ］は、夫々、６Ω単純抵抗、１２．３Ω単純抵抗、２４０Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合における、経過時間ｔ_ＥＬ及び発熱量Ｑ_１２０間の関係を表している。
第１シミュレーションと同様、出力電圧差Ｖ_ＤＩＦが１３Ｖから０Ｖになるまで、電池１０１、１０２、１１１及び１１２の夫々において、蓄電容量と出力電圧との間には直線性が存在する（即ち、蓄電容量と出力電圧は比例関係にある）と仮定した。

図２１（ａ）に見られるように、６Ω単純抵抗、１２．３Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合において、電圧バランス時間は、夫々、約１０、約２２、約６単位時間である。図２１（ａ）からは明らかでないが、２４０Ω単純抵抗を抵抗素子１２０として用いた場合における電圧バランス時間は、約４３２単位時間である。

図２１（ｂ）に見られるように、６Ω単純抵抗、１２．３Ω単純抵抗、６Ωサーミスタを抵抗素子１２０として用いた場合において、発熱量Ｑ_１２０の最大値は、夫々、約２８Ｗ（ワット）、約９Ｗ、約３Ｗであり、２４０Ω単純抵抗を抵抗素子１２０として用いた場合におけるそれは１Ｗ以下である。

第１及び第２シミュレーションから、次のことが分かる。
単純抵抗（６Ω単純抵抗等）を抵抗素子１２０として用いた場合、第２シミュレーションにおける抵抗素子１２０の最大発熱量は第１シミュレーションのそれの１／４になるが、第２シミュレーションにおける電圧バランス時間は第１シミュレーションのそれと殆ど変わらない。つまり、単純抵抗を抵抗素子１２０として用いると、抵抗素子１２０の最大発熱量が出力電圧差Ｖ_ＤＩＦの２乗に比例して増大する一方で、電圧不均一是正に必要な時間（即ち、電圧バランス時間）は、不均一の大きさが減少しても（例えば２６Ｖから１３Ｖに減少しても）殆ど変わらない。最大発熱量の増大は、抵抗素子１２０の最大定格、物理的サイズ及びコストの増大を招くことは言うまでもない。

これに対し、６Ωサーミスタを抵抗素子１２０として用いた場合、抵抗素子１２０の最大発熱量は第１及び第２シミュレーション間で殆ど差がないが、第２シミュレーションにおける電圧バランス時間は第１シミュレーションのそれの約１／４になる。つまり、６ΩサーミスタのようなＰＴＣサーミスタを抵抗素子１２０として用いると、抵抗素子１２０の最大発熱量が出力電圧差Ｖ_ＤＩＦの増減にそれほど依存することなく所定値以下に抑えられる一方で、電圧不均一是正に必要な時間（即ち、電圧バランス時間）は、不均一の大きさが減少すればその分だけ減少する。また、最大発熱量を常に制限量（例えば５Ｗ）以下に抑えるという制限条件が課されている場合、抵抗素子１２０としてＰＴＣサーミスタを用いた方が単純抵抗を用いるよりも電圧バランス時間が短くて済む（例えば、図２０（ａ）のＧ_Ａ［２４０］及びＧ_Ａ［ＴＭ］並びに図２０（ｂ）のＧ_Ｂ［２４０］及びＧ_Ｂ［ＴＭ］を参照）。

以上のことから、ＰＴＣサーミスタを、図１４又は図１６の抵抗素子２７［ｉ］又は３７［ｉ］として用いることの有益性が理解される。即ち、ＰＴＣサーミスタを抵抗素子２７［ｉ］又は３７［ｉ］として用いると、抵抗素子２７［ｉ］又は３７［ｉ］における最大発熱量を所定値以下に抑えつつ、単純抵抗を抵抗素子２７［ｉ]又は３７［ｉ］として用いる場合との比較において電圧バランス時間を短縮化することが可能となる。特に、電池ユニットの出力電圧不均一がいつ発生するのかが不定なシステムや、電池ユニット交換が一部の電池ユニットに対してのみ成されるようなシステムにおいて有益である。また、電池ユニット交換によって新たに装置ＡＰ（図３参照）に取り付けられる電池ユニットが４０％〜６０％容量状態の電池ユニットであるとき、特に有益である。すなわち、電池ユニットを交換する場合、交換の対象となっていない電池ユニットと、交換によって新たに装置ＡＰに取り付けられる電池ユニットとの電位差は、可能な限り大きくならないようにすべきである。この点、交換の対象となっていない電池ユニットの容量状態を特定することは困難である。しかし、４０％〜６０％容量状態の電池ユニットを交換によって新たに装置ＡＰに取り付けた場合には、交換の対象となっていない電池ユニットと、交換によって新たに装置ＡＰに取り付けられる電池ユニットとの電位差の最大値を抑制することができる。４０％〜６０％容量状態の電池ユニットとは、電池ユニットの実際の蓄電容量が蓄電可能容量の４０％〜６０％である状態の電池ユニットを指す。

＜＜変形等＞＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈１〜注釈３を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。

［注釈１］
上述の並列接続回路５及び電池システムには、回路２０［ｉ］及び３０［ｉ］の双方が備えられているが、回路２０［ｉ］及び３０［ｉ］の内、回路２０［ｉ］だけを並列接続回路５及び電池システムに設ける、或いは、回路３０［ｉ］だけを並列接続回路５及び電池システムに設けるといったことも可能である。

［注釈２］
上述の実施形態では、各ＦＥＴがｎチャンネル型のＦＥＴであることを想定しているが、それらをｐチャンネル型のＦＥＴに変更することもできる。

［注釈３］
例えば、以下のように考えることができる。図１の並列接続回路５及び制御ユニット１によって電池並列処理回路が形成されている、と考えることができる。但し、並列接続回路５のみによって電池並列処理回路が形成されていると考えることも可能である。第２、第３又は第５実施例において、制御ユニット１は、ＦＥＴ２１［ｉ］の導通状態を制御する充電用制御ユニットとしての機能と、ＦＥＴ３１［ｉ］の導通状態を制御する放電用制御ユニットとしての機能とを兼務する。

１ 制御ユニット
２ 被制御ユニット
３ スイッチユニット
４ 電力変換回路
５ 並列接続回路
６〜８ ＦＥＴ
９ 太陽電池
１０ ダイオード
１１ 交流電圧源
１２ 負荷
１５［ｉ］ 分岐点
２０［ｉ］ 充電用逆流抑制回路
３０［ｉ］ 放電用逆流抑制回路
ＢＴ［ｉ］ 電池ユニット
ＢＲ［ｉ］ ブレーカ
ＬＡ 充電ライン
ＬＢ 放電ライン
ＢＳ 電池システム
ＡＰ 装置

Claims (20)

1. 複数の電池ユニットに対する充電電流を流すための充電ラインを備え、前記充電ラインを介して前記複数の電池ユニットを並列接続する電池並列処理回路において、
   前記電池ユニットごとに、前記充電ラインと当該電池ユニットとを接続する配線上に、前記充電ラインから当該電池ユニットへと向かう前記充電電流の流れを許可する一方で当該電池ユニットから前記充電ラインへと向かう逆電流の流れを抑制する充電用逆流抑制回路を設けた
   ことを特徴とする電池並列処理回路。
2. 各充電用逆流抑制回路は、対応する電池ユニットへの充電電流の流路となる充電用スイッチング素子と、前記充電ラインから対応する電池ユニットへと向かう方向を順方向とする充電用ダイオードと、の並列回路を有する
   ことを特徴とする請求項１に記載の電池並列処理回路。
3. 各充電用逆流抑制回路は、前記充電ラインの電圧値が対応する電池ユニットの出力電圧値よりも高い場合において、対応する充電用スイッチング素子をオンとし、且つ、前記充電ラインの電圧値が対応する電池ユニットの出力電圧値よりも低い場合において、対応する充電用スイッチング素子をオフとする充電用駆動回路を更に有する
   ことを特徴とする請求項２に記載の電池並列処理回路。
4. 各電池ユニットの出力電圧値のばらつきに応じて各充電用スイッチング素子の導通状態を制御する充電用制御ユニットを更に備えた
   ことを特徴とする請求項２に記載の電池並列処理回路。
5. 各充電用スイッチング素子の導通状態を制御する充電用制御ユニットを更に備え、
   各電池ユニットは、当該電池並列処理回路を備えた装置に対して着脱可能であって、
   前記充電用制御ユニットは、前記複数の電池ユニットの内の何れかの電池ユニットが前記装置から取り外された後に前記装置に再度取り付けられた場合、再度の取り付け時点からの経過時間に応じて各充電用スイッチング素子の導通状態を制御する
   ことを特徴とする請求項２に記載の電池並列処理回路。
6. 各充電用逆流抑制回路において、
   前記並列回路は、前記充電用スイッチング素子として機能する充電用ＦＥＴを用いて形成され、
   前記充電用ダイオードは、前記充電用ＦＥＴの寄生ダイオードによって形成される
   ことを特徴とする請求項２〜請求項５の何れかに記載の電池並列処理回路。
7. 各充電用逆流抑制回路は、前記並列回路に加えて充電用駆動回路を更に有し、
   各充電用逆流抑制回路において、
   前記並列回路は、前記充電用スイッチング素子として機能する充電用ＦＥＴを用いて形成され、
   前記充電用ダイオードは、前記充電用ＦＥＴの寄生ダイオードによって形成され、
   前記並列回路は、前記充電ラインと対応する電池ユニットとの間に直列に介在して前記充電用ＦＥＴのソース側が前記充電ラインに接続され、
   前記充電用駆動回路は、前記充電用ＦＥＴのゲート及びソース間に直列に介在するバイポーラトランジスタと、自身のカソードが前記充電用ＦＥＴのドレインに接続されたダイオードと、前記ダイオードのアノード及び前記バイポーラトランジスタのベース間に直列に介在する第１抵抗素子と、前記充電用ＦＥＴのゲート及び前記ダイオードのアノード間に直列に介在する第２〜第４抵抗素子の直列回路と、を備え、
   前記バイポーラトランジスタは、前記第２抵抗素子を介して前記充電用ＦＥＴのゲートに接続され、
   前記第１及び第４抵抗素子の接続点が前記ダイオードのアノードに接続され、
   前記第３及び第４抵抗素子の接続点に、前記充電用ＦＥＴのソース電圧よりも高い電圧が印加される
   ことを特徴とする請求項２に記載の電池並列処理回路。
8. 前記充電用逆流抑制回路ごとに、前記充電用逆流抑制回路に並列接続された抵抗素子を設けた
   ことを特徴とする請求項１〜請求項７の何れかに記載の電池並列処理回路。
9. 前記充電用逆流抑制回路に並列接続された前記抵抗素子として、正の温度特性を有するサーミスタを用いた
   ことを特徴とする請求項８に記載の電池並列処理回路。
10. 複数の電池ユニットからの放電電流を流すための放電ラインを備え、前記放電ラインを介して前記複数の電池ユニットを並列接続する電池並列処理回路において、
    前記電池ユニットごとに、前記放電ラインと当該電池ユニットとを接続する配線上に、当該電池ユニットから前記放電ラインへと向かう前記放電電流の流れを許可する一方で前記放電ラインから当該電池ユニットへと向かう逆電流の流れを抑制する放電用逆流抑制回路を設けた
    ことを特徴とする電池並列処理回路。
11. 前記複数の電池ユニットからの放電電流を流すための放電ラインと、
    前記電池ユニットごとに、前記放電ラインと当該電池ユニットとを接続する配線上に、当該電池ユニットから前記放電ラインへと向かう前記放電電流の流れを許可する一方で前記放電ラインから当該電池ユニットへと向かう逆電流の流れを抑制する放電用逆流抑制回路と、を更に備え、
    前記充電ラインを介してだけでなく、前記放電ラインを介しても前記複数の電池ユニットは並列接続される
    ことを特徴とする請求項１〜請求項９の何れかに記載の電池並列処理回路。
12. 各放電用逆流抑制回路は、対応する電池ユニットからの放電電流の流路となる放電用スイッチング素子と、対応する電池ユニットから前記放電ラインへと向かう方向を順方向とする放電用ダイオードと、の並列回路を有する
    ことを特徴とする請求項１０又は請求項１１に記載の電池並列処理回路。
13. 各放電用逆流抑制回路は、前記放電ラインの電圧値が対応する電池ユニットの出力電圧値よりも低い場合において、対応する放電用スイッチング素子をオンとし、且つ、前記放電ラインの電圧値が対応する電池ユニットの出力電圧値よりも高い場合において、対応する放電用スイッチング素子をオフとする放電用駆動回路を更に有する
    ことを特徴とする請求項１２に記載の電池並列処理回路。
14. 各電池ユニットの出力電圧値のばらつきに応じて各放電用スイッチング素子の導通状態を制御する放電用制御ユニットを更に備えた
    ことを特徴とする請求項１２に記載の電池並列処理回路。
15. 各放電用スイッチング素子の導通状態を制御する放電用制御ユニットを更に備え、
    各電池ユニットは、当該電池並列処理回路を備えた装置に対して着脱可能であって、
    前記放電用制御ユニットは、前記複数の電池ユニットの内の何れかの電池ユニットが前記装置から取り外された後に前記装置に再度取り付けられた場合、再度の取り付け時点からの経過時間に応じて各放電用スイッチング素子の導通状態を制御する
    ことを特徴とする請求項１２に記載の電池並列処理回路。
16. 各放電用逆流抑制回路において、
    前記並列回路は、前記放電用スイッチング素子として機能する放電用ＦＥＴを用いて形成され、
    前記放電用ダイオードは、前記放電用ＦＥＴの寄生ダイオードによって形成される
    ことを特徴とする請求項１２〜請求項１５の何れかに記載の電池並列処理回路。
17. 各放電用逆流抑制回路は、前記並列回路に加えて放電用駆動回路を更に有し、
    各放電用逆流抑制回路において、
    前記並列回路は、前記放電用スイッチング素子として機能する放電用ＦＥＴを用いて形成され、
    前記放電用ダイオードは、前記放電用ＦＥＴの寄生ダイオードによって形成され、
    前記並列回路は、前記放電ラインと対応する電池ユニットとの間に直列に介在して前記放電用ＦＥＴのドレイン側が前記放電ラインに接続され、
    前記放電用駆動回路は、前記放電用ＦＥＴのゲート及びソース間に直列に介在するバイポーラトランジスタと、自身のカソードが前記放電用ＦＥＴのドレインに接続されたダイオードと、前記ダイオードのアノード及び前記バイポーラトランジスタのベース間に直列に介在する第１抵抗素子と、前記放電用ＦＥＴのゲート及び前記ダイオードのアノード間に直列に介在する第２〜第４抵抗素子の直列回路と、を備え、
    前記バイポーラトランジスタは、前記第２抵抗素子を介して前記放電用ＦＥＴのゲートに接続され、
    前記第１及び第４抵抗素子の接続点が前記ダイオードのアノードに接続され、
    前記第３及び第４抵抗素子の接続点に、前記放電用ＦＥＴのソース電圧よりも高い電圧が印加される
    ことを特徴とする請求項１２に記載の電池並列処理回路。
18. 前記放電用逆流抑制回路ごとに、前記放電用逆流抑制回路に並列接続された抵抗素子を設けた
    ことを特徴とする請求項１０〜請求項１７の何れかに記載の電池並列処理回路。
19. 前記放電用逆流抑制回路に並列接続された前記抵抗素子として、正の温度特性を有するサーミスタを用いた
    ことを特徴とする請求項１８に記載の電池並列処理回路。
20. 請求項１〜請求項１９の何れかに記載された電池並列処理回路及び複数の電池ユニットを備えた
    ことを特徴とする電池システム。

Images