JPS60205618A - カスコード接続電流源回路配置 - Google Patents
カスコード接続電流源回路配置Info
- Publication number
- JPS60205618A JPS60205618A JP60035416A JP3541685A JPS60205618A JP S60205618 A JPS60205618 A JP S60205618A JP 60035416 A JP60035416 A JP 60035416A JP 3541685 A JP3541685 A JP 3541685A JP S60205618 A JPS60205618 A JP S60205618A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコレクターエミッタ通路が第１端子及び共通第
２端子の間に直列に配設された第１及び第２トランジス
タと、ベースが第２トランジスタのベースに接続される
と共にエミッタが共通第２端子に接続されたダイオード
接続の第３トランジスタとを具えるカスコード接続電流
源回路配置に関するものである。
２端子の間に直列に配設された第１及び第２トランジス
タと、ベースが第２トランジスタのベースに接続される
と共にエミッタが共通第２端子に接続されたダイオード
接続の第３トランジスタとを具えるカスコード接続電流
源回路配置に関するものである。
斯るカスコード接続電流源回路配置は、一般に集積回路
に適用でき、特にオランダ国特許出願第８４００６３３
号明細書に記載された増幅回路に使用するのに好適であ
る。
に適用でき、特にオランダ国特許出願第８４００６３３
号明細書に記載された増幅回路に使用するのに好適であ
る。
斯る電流源回路配置は、米国特許第４，３４５，２１７
号明細書の第２図から既知である。この図において、第
２トランジスタのベース−エミッタ接合と並列にダイオ
ード接続トランジスタを接続することにより第２トラン
ジスタのコレクタ電流を規定している。したがって、第
２トランジスタのコレクタ電流は、ベースが基準電位に
ある第１トランジスタのコレクターエミッタ通路にも流
れる。第１トランジスタのベースを基準電圧とすること
により、第２トランジスタのコレクターエミッタ電圧も
一定となる。実際には、第１ダイオード接続トランジス
タと直列に第２ダイオード接続トランジスタを配設する
ことにより前記基準電圧を発生し、この第２ダイオード
接続トランジスタのベースは第１トランジスタのベース
に接続するようにしている。したがって第２トランジス
タのコレクターエミッタ電圧は単位ベース−エミッタ電
圧に等しくなる。この回路配置の欠点は、第２トランジ
スタのコレクタを信号入力端子として使用する場合に、
第１トランジスタのコレクタに得られる最低電圧が第２
トランジスタのコレクターエミッタ通路の両端間に生じ
るベース−エミッタ電圧と′第１トランジスタの飽和電
圧との和に等しい点にある。しかし、最大電圧振動を得
るためには、第２トランジスタのコレクタ電圧をできる
限り低くする必要がある。このことは、電流源回路配置
を低い供給電圧で使用する場合に特に重要である。
号明細書の第２図から既知である。この図において、第
２トランジスタのベース−エミッタ接合と並列にダイオ
ード接続トランジスタを接続することにより第２トラン
ジスタのコレクタ電流を規定している。したがって、第
２トランジスタのコレクタ電流は、ベースが基準電位に
ある第１トランジスタのコレクターエミッタ通路にも流
れる。第１トランジスタのベースを基準電圧とすること
により、第２トランジスタのコレクターエミッタ電圧も
一定となる。実際には、第１ダイオード接続トランジス
タと直列に第２ダイオード接続トランジスタを配設する
ことにより前記基準電圧を発生し、この第２ダイオード
接続トランジスタのベースは第１トランジスタのベース
に接続するようにしている。したがって第２トランジス
タのコレクターエミッタ電圧は単位ベース−エミッタ電
圧に等しくなる。この回路配置の欠点は、第２トランジ
スタのコレクタを信号入力端子として使用する場合に、
第１トランジスタのコレクタに得られる最低電圧が第２
トランジスタのコレクターエミッタ通路の両端間に生じ
るベース−エミッタ電圧と′第１トランジスタの飽和電
圧との和に等しい点にある。しかし、最大電圧振動を得
るためには、第２トランジスタのコレクタ電圧をできる
限り低くする必要がある。このことは、電流源回路配置
を低い供給電圧で使用する場合に特に重要である。
この回路配置の他の欠点として、ダイオード接続トラン
ジスタ及び第２トランジスタのコレクターエミッタ電圧
に差があるため、第２トランジスタを流れる電流はダイ
オードを流れる電流に等しくならなくなる点にある。
ジスタ及び第２トランジスタのコレクターエミッタ電圧
に差があるため、第２トランジスタを流れる電流はダイ
オードを流れる電流に等しくならなくなる点にある。
これがため、本発明の目的は、前記欠点を除去し得るよ
うに適切に接続したカスコード接続電流源回路配置を提
供せんとするにある。
うに適切に接続したカスコード接続電流源回路配置を提
供せんとするにある。
本発明カスコード接続電流源回路配置は、さらに、第３
端子及び共通第２端子間にダイオード接続の第４トラン
ジスタ、ダイオード及び第５トランジスタのコレクター
エミッタ通路を具える第１入力端子通路と、第４トラン
ジスタのベースに接続された第４端子及び共通第２端子
の間に第６トランジスタのベース−エミッタ通路、抵抗
及び第３トランジスタのベース−エミッタ通路を具える
第２電流通路とを“具え、第３トランジスタのベースを
第５トランジスタのベースに接続し、第１トランジスタ
のベースを前記抵抗の第３トランジスタとは反対側の端
部に接続するようにしたことを特徴とする。この本発明
の回路配置において、第２トランジスタのコレクターエ
ミッタ電圧は第２電流通路の抵抗の両端間の電圧にほぼ
等しい。抵抗の両端間の電圧を単位ベース−エミッタ電
圧より充分低くし得るため、第１トランジスタのコレク
タを極めて低い電圧で駆動することができる。
端子及び共通第２端子間にダイオード接続の第４トラン
ジスタ、ダイオード及び第５トランジスタのコレクター
エミッタ通路を具える第１入力端子通路と、第４トラン
ジスタのベースに接続された第４端子及び共通第２端子
の間に第６トランジスタのベース−エミッタ通路、抵抗
及び第３トランジスタのベース−エミッタ通路を具える
第２電流通路とを“具え、第３トランジスタのベースを
第５トランジスタのベースに接続し、第１トランジスタ
のベースを前記抵抗の第３トランジスタとは反対側の端
部に接続するようにしたことを特徴とする。この本発明
の回路配置において、第２トランジスタのコレクターエ
ミッタ電圧は第２電流通路の抵抗の両端間の電圧にほぼ
等しい。抵抗の両端間の電圧を単位ベース−エミッタ電
圧より充分低くし得るため、第１トランジスタのコレク
タを極めて低い電圧で駆動することができる。
さらにこの抵抗の両端間の電圧は第５トランジスタのコ
レクターエミッタ電圧に等しくなるため、第２トランジ
スタのコレクターエミッタ電圧は入力電流通路の第５ト
ランジスタのコレクターエミッタ電圧に等しくなり、こ
の際両トランジスタのベース−エミッタ電圧も等しくな
る。これがため、第２及び第５トランジスタを流れる電
流の比は、両トランジスタのエミッタ面積間の比により
正しく規定される。
レクターエミッタ電圧に等しくなるため、第２トランジ
スタのコレクターエミッタ電圧は入力電流通路の第５ト
ランジスタのコレクターエミッタ電圧に等しくなり、こ
の際両トランジスタのベース−エミッタ電圧も等しくな
る。これがため、第２及び第５トランジスタを流れる電
流の比は、両トランジスタのエミッタ面積間の比により
正しく規定される。
本発明のカスコード接続電流源回路配置を図面つき詳細
に説明する。
に説明する。
本発明回路配置は、カスコード接続されたトランジスタ
Ｔ１及びＴ２を具え、両トランジスタのコレクターエミ
ッタ通路を出力端子２及び負の給電端子３ （本例では
アースとする）の間に直列接続する。この出力端子２に
は負荷を接続することができる。この回路配置は、さら
にカレント・ミラー回路を具え、その入力電流通路は、
入力端子４及び給電端子３の間にダイオード接続トラン
ジスタＴ４及びＴ５並びにトランジスタＴ６のコレクタ
ーエミッタ通路の直列接続配置を具える。電流■を発生
する電流源■１を入力端子４及び正の給電端子５に接続
する。カレント・ミラー回路はさらに第２電流通路を具
え、この第２電流通路は、正の給電端子５及び負の給電
端子３の間に、ベースがトランジスタＴ４のベースに接
続されたトランジスタＴヮのコレクターエミッタ通路と
、抵抗値Ｒの抵抗Ｒ，と、ベースがトランジスタＴ６の
ベースに接続され且つトランジスタＴｚのベースに接続
されたダイオード接続トランジスタＴ８との直列接続配
置を具える。
Ｔ１及びＴ２を具え、両トランジスタのコレクターエミ
ッタ通路を出力端子２及び負の給電端子３ （本例では
アースとする）の間に直列接続する。この出力端子２に
は負荷を接続することができる。この回路配置は、さら
にカレント・ミラー回路を具え、その入力電流通路は、
入力端子４及び給電端子３の間にダイオード接続トラン
ジスタＴ４及びＴ５並びにトランジスタＴ６のコレクタ
ーエミッタ通路の直列接続配置を具える。電流■を発生
する電流源■１を入力端子４及び正の給電端子５に接続
する。カレント・ミラー回路はさらに第２電流通路を具
え、この第２電流通路は、正の給電端子５及び負の給電
端子３の間に、ベースがトランジスタＴ４のベースに接
続されたトランジスタＴヮのコレクターエミッタ通路と
、抵抗値Ｒの抵抗Ｒ，と、ベースがトランジスタＴ６の
ベースに接続され且つトランジスタＴｚのベースに接続
されたダイオード接続トランジスタＴ８との直列接続配
置を具える。
トランジスタＴａ、Ｔｓ及びＴ６のエミッタ面積が例え
ばトランジスタＴ７及びＴｓのエミッタ面積の２倍であ
る場合には、トランジスタＴ４及びＴ７を共通ベースと
し、並びにトランジスタＴ６及びＴ８を共通ベースとす
ることにより、第２電流通路にＩ／２にほぼ等しい電流
が流れる。トランジスタＴ４及びＴ７は同一のベース電
圧を有するため、入力電流ｉ１Ｍ路及び第２電流ａ路に
おける前記両共通ベース及び負の給電端子３間の電圧は
等しくなる。これがため、この回路配置に対して次の式
が成立する。
ばトランジスタＴ７及びＴｓのエミッタ面積の２倍であ
る場合には、トランジスタＴ４及びＴ７を共通ベースと
し、並びにトランジスタＴ６及びＴ８を共通ベースとす
ることにより、第２電流通路にＩ／２にほぼ等しい電流
が流れる。トランジスタＴ４及びＴ７は同一のベース電
圧を有するため、入力電流ｉ１Ｍ路及び第２電流ａ路に
おける前記両共通ベース及び負の給電端子３間の電圧は
等しくなる。これがため、この回路配置に対して次の式
が成立する。
ＶＢＥＴ４＋ＶＩＥＴＳ ＋ ＶｃＥｒｂ４ ＶＩＥＴ
？＋ ＶＲ＋ ＶＩＩＥＴＩＩ （１）ただし、Ｖ ｌ
ｌｔ （Ｖ ＩＥＴ４１ Ｖ １ｌＥｆｓ＋ Ｖ １ｌ
ＥＴ？＋ Ｖ ＩＩＥＴＢ）は８亥当するトランジスタ
のベースーエミンタ電圧であり％ ＶＣｔＴｂはトラン
ジスタＴ６のコレクターエミッタ電圧であり、及びＶＲ
は抵抗Ｒ，の両端間の電圧である。両型流の比及びトラ
ンジスタＴ＊、 Ｔｓ及びＴ６のエミッタ面積及びトラ
ンジスタＴ７及びＴ８のエミッタ面積の比のため、トラ
ンジスタＴ４＋ＴＳ＋Ｔ、及びＴ１１のベース−エミッ
タ電圧は等しくなり、（１）式から Ｖ ＣＥＴ＆ ＝ Ｖ Ｒ（２１ となる。トランジスタＴ、及びＴ２のエミッタ面積が例
えばトランジスタＴ４． Ｔ５及びＴ６のエミッタ面積
の２倍である場合には、トランジスタＴ、及びＴ２の流
れる電流は入力電流通路の電流の２倍となる。
？＋ ＶＲ＋ ＶＩＩＥＴＩＩ （１）ただし、Ｖ ｌ
ｌｔ （Ｖ ＩＥＴ４１ Ｖ １ｌＥｆｓ＋ Ｖ １ｌ
ＥＴ？＋ Ｖ ＩＩＥＴＢ）は８亥当するトランジスタ
のベースーエミンタ電圧であり％ ＶＣｔＴｂはトラン
ジスタＴ６のコレクターエミッタ電圧であり、及びＶＲ
は抵抗Ｒ，の両端間の電圧である。両型流の比及びトラ
ンジスタＴ＊、 Ｔｓ及びＴ６のエミッタ面積及びトラ
ンジスタＴ７及びＴ８のエミッタ面積の比のため、トラ
ンジスタＴ４＋ＴＳ＋Ｔ、及びＴ１１のベース−エミッ
タ電圧は等しくなり、（１）式から Ｖ ＣＥＴ＆ ＝ Ｖ Ｒ（２１ となる。トランジスタＴ、及びＴ２のエミッタ面積が例
えばトランジスタＴ４． Ｔ５及びＴ６のエミッタ面積
の２倍である場合には、トランジスタＴ、及びＴ２の流
れる電流は入力電流通路の電流の２倍となる。
さらに、トランジスタＴ４のベース及び負の給電端子３
間の電圧は、 Ｖ ＣＥＴ６ ＋ Ｖ ６１１５ ＋ Ｖ Ｉｌ！１４
＝ Ｖ ＢＥＴ？ ＋ Ｖ’ＢＥＴ １ ＋ Ｖ Ｃ
ｔＴ２ （３１となる。各電流の比及びトランジスタＴ
ａ、Ｔｓ、Ｔｑ及びＴ１のエミッタ面積の比のため、式
（２）からＶ ＣＥＴ６ ＝ Ｖ ｃｔｒｚ （４１が
導かれる。両コレクターエミンタ電圧は等しいため、ト
ランジスタＴ２及びＴ、の電流の比は両トランジスタの
エミッタ面積の比に依存し、従って、本例においてトラ
ンジスタＴ２の電流はトランジスタＴ６の電流の２倍と
なる。さらに、トランジスタＴ、のベースの電圧は一定
である。その理由は、約１／２の定電流が抵抗Ｒ＋及び
トランジスタＴ、の直列接続配置を流れるからである。
間の電圧は、 Ｖ ＣＥＴ６ ＋ Ｖ ６１１５ ＋ Ｖ Ｉｌ！１４
＝ Ｖ ＢＥＴ？ ＋ Ｖ’ＢＥＴ １ ＋ Ｖ Ｃ
ｔＴ２ （３１となる。各電流の比及びトランジスタＴ
ａ、Ｔｓ、Ｔｑ及びＴ１のエミッタ面積の比のため、式
（２）からＶ ＣＥＴ６ ＝ Ｖ ｃｔｒｚ （４１が
導かれる。両コレクターエミンタ電圧は等しいため、ト
ランジスタＴ２及びＴ、の電流の比は両トランジスタの
エミッタ面積の比に依存し、従って、本例においてトラ
ンジスタＴ２の電流はトランジスタＴ６の電流の２倍と
なる。さらに、トランジスタＴ、のベースの電圧は一定
である。その理由は、約１／２の定電流が抵抗Ｒ＋及び
トランジスタＴ、の直列接続配置を流れるからである。
式（２）及び（４）が一致することによりトランジスタ
Ｔ２のコレクターエミッタ電圧の値は抵抗Ｒ３の抵抗値
に依存する。所定の電流値に対してこの抵抗値を、この
抵抗両端間の電圧がトランジスタＴ２のベース−エミッ
タ電圧より低くなるように選定する。
Ｔ２のコレクターエミッタ電圧の値は抵抗Ｒ３の抵抗値
に依存する。所定の電流値に対してこの抵抗値を、この
抵抗両端間の電圧がトランジスタＴ２のベース−エミッ
タ電圧より低くなるように選定する。
供給電圧が３Ｖ、電流■が１００μＡ、抵抗Ｒ，が４に
Ωの回路配置の実例においては、エミッタ面積間の所定
比に対するトランジスタＴ２の電圧即ちコレクターエミ
ッタ電圧が２００ｍ Ｖとなる。この電圧ではトランジ
スタＴ２は飽和していない。電流が供給電圧の直線関数
として増大する電流源！、を使用する場合、回路配置が
作動し得る最低供給電圧１．６ｖに対し電流Ｉ＝５３μ
Ａとなる。従って抵抗ＲＩ＝４にΩの両端間の電圧即ち
トランジスタＴ２のコレクターエミッタ電圧が１０６ｍ
Ｖに等しくなり、この電圧はトランジスタＴ２が飽和し
ないようにするには十分な値である。このトランジスタ
Ｔ２の低コレクタ−エミッタ電圧の主な利点は、トラン
ジスタＴ、のコレクタ電圧が比較的低いことである。信
号電流をトランジスタＴ２のコレクタに供給する場合、
トランジスタＴ２のコレクターエミッタ電圧に単位飽和
電圧を加えた値に等しい最低電圧でトランジスタＴ１の
コレクタを駆動することができる。
Ωの回路配置の実例においては、エミッタ面積間の所定
比に対するトランジスタＴ２の電圧即ちコレクターエミ
ッタ電圧が２００ｍ Ｖとなる。この電圧ではトランジ
スタＴ２は飽和していない。電流が供給電圧の直線関数
として増大する電流源！、を使用する場合、回路配置が
作動し得る最低供給電圧１．６ｖに対し電流Ｉ＝５３μ
Ａとなる。従って抵抗ＲＩ＝４にΩの両端間の電圧即ち
トランジスタＴ２のコレクターエミッタ電圧が１０６ｍ
Ｖに等しくなり、この電圧はトランジスタＴ２が飽和し
ないようにするには十分な値である。このトランジスタ
Ｔ２の低コレクタ−エミッタ電圧の主な利点は、トラン
ジスタＴ、のコレクタ電圧が比較的低いことである。信
号電流をトランジスタＴ２のコレクタに供給する場合、
トランジスタＴ２のコレクターエミッタ電圧に単位飽和
電圧を加えた値に等しい最低電圧でトランジスタＴ１の
コレクタを駆動することができる。
この回路配置の他の利点は、トランジスタＴ２のコレク
ターエミッタ電圧即ちコレクタ電流なしに信号電流をト
ランジスタＴ２のコレクタに供給することができる。そ
の理由はトランジスタＴ２のコレクターエミッタ電圧が
トランジスタＴ、のコレクターエミッタ電圧に等しいか
らである。トランジスタＴ２のコレクタ電流を生じるコ
レクターエミッタ電圧がなくとも全信号電流がトランジ
スタＴ＋のコレクタに現れ、アーリー効果により変動す
る。
ターエミッタ電圧即ちコレクタ電流なしに信号電流をト
ランジスタＴ２のコレクタに供給することができる。そ
の理由はトランジスタＴ２のコレクターエミッタ電圧が
トランジスタＴ、のコレクターエミッタ電圧に等しいか
らである。トランジスタＴ２のコレクタ電流を生じるコ
レクターエミッタ電圧がなくとも全信号電流がトランジ
スタＴ＋のコレクタに現れ、アーリー効果により変動す
る。
本発明は図に示した実施例に限定されない。例えば、与
えたエミツタ面積比とは異なるエミツタ面積比を使用す
ることができる。さらに、１個以上のトランジスタをト
ランジスタＴ１と並列に配置することもできる。またＰ
ＮＰ型トランジスタをＮＰＮ型トランジスタの代わりに
使用することもできる。
えたエミツタ面積比とは異なるエミツタ面積比を使用す
ることができる。さらに、１個以上のトランジスタをト
ランジスタＴ１と並列に配置することもできる。またＰ
ＮＰ型トランジスタをＮＰＮ型トランジスタの代わりに
使用することもできる。
図は本発明のカスコード接続電流源回路配置の回路図で
ある。 Ｔ＋ Ｔｚ、Ｔａ〜Ｔ８・・・ＮＰＮ型トランジスタ２
・・・出力端子 ３・・・負の給電端子４・・・入力端
子 ５・・・正の給電端子Ｒ８・・・抵抗 １１・・・
電流源
ある。 Ｔ＋ Ｔｚ、Ｔａ〜Ｔ８・・・ＮＰＮ型トランジスタ２
・・・出力端子 ３・・・負の給電端子４・・・入力端
子 ５・・・正の給電端子Ｒ８・・・抵抗 １１・・・
電流源
Claims (1)
- 【特許請求の範囲】 １、 コレクターエミッタ通路が第１端子及び共通第２
端子の間に直列に配設された第１及び第２トランジスタ
と、ベースが第２トランジスタのベースに接続されると
共にエミッタが共通第２端子に接続されたダイオード接
続の第３トランジスタとを具えるカスコード接続電流源
回路配置において、該回路配置は、さらに、第３端子及
び共通第２端子間にダイオード接続の第４トランジスタ
、ダイオード及び第５トランジスタのコレクターエミッ
タ通路を具える第１入力端子通路と、第４トランジスタ
のベースに接続された第４端子及び共通第２端子の間に
第６トランジスタのベース−エミッタ通路、抵抗及び第
３トランジスタのベース−エミッタ通路を具える第２電
流通路とを具え、第３トランジスタのベースを第５トラ
ンジスタのベースに接続し、第１トランジスタのベース
を前記抵抗の第３トランジスタとは反対側の端部に接続
するようにしたことを特徴とするカスコード接続電流源
回路配置。 ２、 ダイオードをダイオード接続トランジスタとした
ことを特徴とする特許請求の範囲第１項記載のカスコー
ド接続電流源回路配置。 ３、抵抗の抵抗値を適宜選定して抵抗の両端間の電圧が
トランジスタのベース−エミッタ電圧より小さくなるよ
うにすることを特徴とする特許請求の範囲第１項又は第
２項記載のカスコード接続電流源回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400637A NL8400637A (nl) | 1984-02-29 | 1984-02-29 | Kaskode-stroombronschakeling. |
| NL8400637 | 1984-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60205618A true JPS60205618A (ja) | 1985-10-17 |
| JPH0656570B2 JPH0656570B2 (ja) | 1994-07-27 |
Family
ID=19843566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035416A Expired - Lifetime JPH0656570B2 (ja) | 1984-02-29 | 1985-02-26 | カスコード接続電流源回路配置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4591804A (ja) |
| EP (1) | EP0155720B1 (ja) |
| JP (1) | JPH0656570B2 (ja) |
| KR (1) | KR930001291B1 (ja) |
| CA (1) | CA1210090A (ja) |
| DE (1) | DE3575213D1 (ja) |
| HK (1) | HK86791A (ja) |
| NL (1) | NL8400637A (ja) |
| SG (1) | SG87090G (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500059A (nl) * | 1985-01-11 | 1986-08-01 | Philips Nv | Inrichting voor het weergeven van informatie van een optisch uitleesbare registratiedrager. |
| DE3671587D1 (de) * | 1985-09-30 | 1990-06-28 | Siemens Ag | Digital-analog-umsetzer mit temperaturkompensation. |
| FR2615637B1 (fr) * | 1987-05-22 | 1989-07-28 | Radiotechnique Compelec | Miroir de courant a tension de sortie elevee |
| US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
| US4879524A (en) * | 1988-08-22 | 1989-11-07 | Texas Instruments Incorporated | Constant current drive circuit with reduced transient recovery time |
| EP0387951B1 (en) * | 1989-03-15 | 1994-08-10 | Koninklijke Philips Electronics N.V. | Current amplifier |
| US5248932A (en) * | 1990-01-13 | 1993-09-28 | Harris Corporation | Current mirror circuit with cascoded bipolar transistors |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
| EP0584435B1 (en) * | 1992-08-26 | 1997-01-15 | STMicroelectronics S.r.l. | High impedance,high ratio current mirror |
| US5365198A (en) * | 1993-09-23 | 1994-11-15 | Philips Electronics North America Corporation | Wideband amplifier circuit using npn transistors |
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| US5617056A (en) * | 1995-07-05 | 1997-04-01 | Motorola, Inc. | Base current compensation circuit |
| US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
| US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
| JP2000124744A (ja) * | 1998-10-12 | 2000-04-28 | Texas Instr Japan Ltd | 定電圧発生回路 |
| DE19930381A1 (de) * | 1999-07-01 | 2001-01-04 | Philips Corp Intellectual Pty | Stromspiegelanordnung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
| US4345217A (en) * | 1980-08-05 | 1982-08-17 | Motorola, Inc. | Cascode current source |
-
1984
- 1984-02-29 NL NL8400637A patent/NL8400637A/nl not_active Application Discontinuation
-
1985
- 1985-02-19 US US06/703,147 patent/US4591804A/en not_active Expired - Fee Related
- 1985-02-25 CA CA000475077A patent/CA1210090A/en not_active Expired
- 1985-02-25 EP EP85200255A patent/EP0155720B1/en not_active Expired - Lifetime
- 1985-02-25 DE DE8585200255T patent/DE3575213D1/de not_active Expired - Lifetime
- 1985-02-26 JP JP60035416A patent/JPH0656570B2/ja not_active Expired - Lifetime
- 1985-02-27 KR KR1019850001246A patent/KR930001291B1/ko not_active IP Right Cessation
-
1990
- 1990-10-25 SG SG870/90A patent/SG87090G/en unknown
-
1991
- 1991-10-31 HK HK867/91A patent/HK86791A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR850006987A (ko) | 1985-10-25 |
| KR930001291B1 (ko) | 1993-02-25 |
| DE3575213D1 (de) | 1990-02-08 |
| CA1210090A (en) | 1986-08-19 |
| EP0155720A1 (en) | 1985-09-25 |
| EP0155720B1 (en) | 1990-01-03 |
| JPH0656570B2 (ja) | 1994-07-27 |
| NL8400637A (nl) | 1985-09-16 |
| SG87090G (en) | 1990-12-21 |
| HK86791A (en) | 1991-11-08 |
| US4591804A (en) | 1986-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| WO1983002342A1 (en) | Precision current source | |
| JPS61230411A (ja) | 電気回路 | |
| EP0355918B1 (en) | Voltage-to-current converter | |
| JPH0136346B2 (ja) | ||
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| KR920009548B1 (ko) | 전류원 장치 | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| KR930007295B1 (ko) | 증폭기 장치 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPS60208106A (ja) | 差動増幅器 | |
| US4573019A (en) | Current mirror circuit | |
| JPH0332096Y2 (ja) | ||
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3747591B2 (ja) | 半導体回路 | |
| EP0332714A1 (en) | Temperature compensated current source | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JPH0151207B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 |