JPH04230120A - 差動ｅｃｌバス３状態検出受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ライン受信機に関する
。さらに詳しくは、差動ＥＣＬ３状態検出受信機に関す
る。

【０００２】

【従来の技術】差動励振器と受信機とは、数多くの用途
に利用されている。通常、差動励振器の出力は、バスを
介して差動受信機の入力に結合されている。典型的な差
動受信機は、差動結合された１組のトランジスタから構
成されており、そのエミッタは互いに結合され、一方の
トランジスタのベースが差動受信機の非反転入力に結合
され、もう一方のトランジスタのベースは差動受信機の
反転入力に結合されている。さらに、一方のトランジス
タのコレクタが第１抵抗器を介して電圧電位に結合され
、もう一方のトランジスタのコレクタは第２抵抗器を介
して電圧電位に結合されている。差動励振器が３状態モ
ードに入ると、通常は、反転出力および非反転出力の両
方が所定のレベルまで引き下げられ、それによって差動
受信機の反転入力および非反転入力において低論理とな
る。しかし、差動受信機の両入力において低論理になる
と、差動受信機の発振が起こり、差動受信機の出力は未
知の論理状態になる。

【０００３】差動受信機の入力が３状態モードにあると
きに発振するのを防ぐための従来技術の試みとして、差
動受信機の一方の入力と直列に配置された抵抗器を用い
てオフセット電圧を供給し、差動受信機の両入力が低論
理のときに、発振を起こさないようにする方法が試みら
れた。抵抗器内の電圧降下により、両方の差動入力が同
じ電圧レベルにないためにこれが実現される。しかし、
この試みでは、雑音余裕が最小になり、差動受信機の相
補出力信号の対称性が歪んでしまう。

【０００４】入力が３状態モードにあるときに差動受信
機の発振を防ぐための従来技術におけるもうひとつの試
みとして、差動受信機の差動結合されたトランジスタの
うちの一方をまたいで結合される第３トランジスタを設
けて、第３トランジスタのコレクタおよびエミッタを差
動受信機の差動結合されたトランジスタの一方のコレク
タおよびエミッタにそれぞれ結合することが行われた。 さらに、第３トランジスタのベースを一定の所定電圧に
保ち、差動受信機の両入力が低論理（３状態モード）に
ある時に、第３トランジスタがアクティブとなり、差動
受信機の出力を強制的に既知の論理状態にして、それに
よって発振を防いでいる。しかし、この方法では第３ト
ランジスタのベースにおける一定電圧により、差動受信
機の入力において許容される変動が低減されるので、雑
音余裕が小さくなる。

【０００５】

【発明が解決しようとする課題】故に、入力が３状態モ
ードにあることを検出し、出力を既知の論理状態にする
ことにより差動受信機回路の発振を防くことができ、し
かも通常モード範囲を犠牲にすることなく最大の雑音余
裕を達成することのできる差動受信機回路が必要となる
。

【０００６】従って、本発明の目的は改良された差動受
信機回路を提供することである。

【０００７】本発明の他の目的は、入力が３状態モード
にあることを検出して、その出力を強制的に既知の論理
状態にする差動受信機回路を提供することである。

【０００８】本発明のさらに他の目的は、両入力が所定
の電圧レベルにあることを検出し、かつ最大の雑音余裕
を有する差動受信機回路を提供することである。

【０００９】本発明のさらに他の目的は、入力が３状態
モードにあることを検出し、しかも通常モード範囲を犠
牲にしない差動受信機回路を提供することである。

【００１０】

【課題を解決するための手段】本発明の上記およびその
他の目的を達成するにあたり、第１および第２入力と第
１および第２出力とを有し、第１および第２入力に応答
し、対応する出力論理信号を第１および第２出力におい
て与える差動受信機回路と；第１および第２入力に応答
し、第１および第２入力が通常モードにあるときは差動
受信機回路に第１所定電圧を供給し、かつ第１および第
２入力が３状態モードにあるときは差動受信機回路に第
２所定電圧を供給する出力を有し、差動受信機を強制的
に既知の論理レベルにすることにより、差動受信機回路
の発振を防ぐ検出回路とから成る回路が提供される。

【００１１】

【実施例】図１に示すのは、本発明の好適な実施例１０
を示す詳細な配線図であり、入力端子１４および１６に
それぞれ結合されている第１および第２入力と、出力端
子１８および２０にそれぞれ結合されている第１および
第２出力とを有する差動受信機１２から構成される。さ
らに好適な実施例１０は、入力端子１４，１６にそれぞ
れ結合されている第１および第２入力と、差動受信機１
２に結合されている出力とを有する３状態検出回路２２
から構成される。

【００１２】差動受信機１２には、差動受信機１２の第
２出力に結合され、かつ抵抗器２５を介して動作電位Ｖ
ＣＣに結合されたコレクタを有するトランジスタ２４が
含まれる。トランジスタ２４のベースは差動受信機１２
の第１入力に結合され、トランジスタ２４のエミッタは
トランジスタ２６，２８のエミッタに結合され、かつ電
流源３０を介して動作電位ＶＥＥに結合される。トラン
ジスタ２６のベースは、３状態検出回路２２の出力に結
合され、トランジスタ２８のベースは、差動受信機１２
の第２入力に結合される。トランジスタ２６のコレクタ
は、トランジスタ２８のコレクタと差動受信機１２の第
１出力とに結合され、かつ抵抗器３２を介して動作電位
ＶＣＣに結合される。

【００１３】３状態検出回路２２には、トランジスタ３
６のコレクタとトランジスタ３８のベースとに結合され
、かつ抵抗器４０を介して動作電位ＶＣＣに結合される
コレクタを有するトランジスタ３４が含まれる。トラン
ジスタ３４のベースは、３状態検出回路２２の第１入力
に結合され、トランジスタ３６のベースは、３状態検出
回路２２の第２入力に結合される。トランジスタ３４の
エミッタは、トランジスタ３６，４２のエミッタに結合
され、かつ電流源４４を介して動作電位ＶＥＥに結合さ
れる。トランジスタ３８，４２のコレクタは、両方とも
動作電位ＶＣＣに結合される。トランジスタ４２のベー
スは、抵抗器４６を介してトランジスタ３８のエミッタ
に結合され、かつ３状態検出回路２２の出力に結合され
、かつ電流源４８を介して動作電位ＶＥＥに結合される
。

【００１４】通常モードの動作においては、一般に差動
信号が入力端子１４，１６に印加される場合、非反転入
力信号が入力端子１４に印加され、反転入力信号が入力
端子１６に印加される。さらに、差動出力信号が出力端
子１８，２０に供給される場合、非反転出力信号が出力
端子１８に現れ、反転出力信号が出力端子２０に現れる
。入力端子１４，１６において非反転信号と反転信号を
逆にすると、出力端子１８，２０における非反転出力信
号と反転出力信号とはそれに応じて逆になるが、差動受
信機１２の内部動作には影響がないことが当業者には理
解される。入力端子１４に高論理が印加されると、トラ
ンジスタ３４は動作状態となり、入力端子１６に高論理
が印加されるとトランジスタ３６が動作状態となる。 ここで注目すべき重要な点は、通常の動作において、入
力端子１４，１６に印加された入力は通常モードにある
、すなわち、どちらか一方の入力が高論理であると、も
う一方の入力は低論理であり、トランジスタ３４，３６
のいずれか一方が動作状態になると、もう一方は非動作
状態になるということである。このことから、３状態検
出回路２２の出力（トランジスタ４２のベース）におけ
る第１所定電圧が導かれるが、これは次式により求めら
れる。

【００１５】 　　ＶＯＵＴ＝ＶＣＣ−（Ｒ４０×Ｉ４４）−ＶＢＥ（
ＴＲＡＮ３８）−（Ｒ４６×Ｉ４８）　　　　　　　　
（１）ただし、ＶＣＣは電圧電位；Ｒ４０　は抵抗器４
０の抵抗値；Ｉ４４は電流源４４により供給される電流
値；ＶＢＥ（ＴＲＡＮ３８）はトランジスタ３８のベー
ス−エミッタ接合の両端の電圧降下；Ｒ４６は抵抗器４
６の抵抗値；およびＩ４８　は電流源４８により供給さ
れる電流値である。

【００１６】式（１）により求められる３状態検出回路
２２の第１所定電圧の選択は、高論理がトランジスタ３
４または３６のベースに現れたときに、トランジスタ４
２のベース電圧がトランジスタ３４または３６のベース
における高論理電圧レベルよりも実質的に小さくなり、
それによってトランジスタ４２が非動作状態になるよう
に行われる。そのため、通常モードでは、トランジスタ
４２は非動作状態になる。また、この電圧は差動受信機
１２のトランジスタ２６のベースにも印加されて、通常
モードにおいては、トランジスタ２６は非動作状態とな
る。さらに、差動受信機１２は、トランジスタ２４のベ
ースが高論理であり、トランジスタ２８の対応するベー
スが低論理である場合、出力端子１８が高論理となり、
出力端子２０が低論理となるように動作する。これは当
技術において周知である。また、トランジスタ２４のベ
ースが低論理であり、トランジスタ２８の対応するベー
スが高論理である場合、出力端子１８は低論理となり出
力端子２０は高論理となるが、これも当技術では周知で
ある。それゆえ、通常モードまたは非３状態モードにお
いては、トランジスタ２６は非動作状態であり、差動受
信機１２は上述のように機能する。

【００１７】一方、３状態モードでは、両入力端子１４
，１６は所定の電圧レベルまで引き下げられ、トランジ
スタ３４，３６のベース電圧はトランジスタ４２のベー
スにおける第１所定電圧よりも低くなる。そのため、ト
ランジスタ４２は動作状態になり、トランジスタ３４，
３６は両方とも非動作状態となる。それにより、トラン
ジスタ３８のベース電圧は動作電位ＶＣＣまで引き上げ
られる。これは抵抗器４０を通る電流が実質的にゼロに
なるためである。それゆえ、第２所定電圧が３状態検出
回路２２の出力に現れるが、これは次式により求められ
る。

【００１８】 　　ＶＯＵＴ　＝　ＶＣＣ−ＶＢＥ（ＴＲＡＮ３８）−
（Ｒ４６×Ｉ４８）　　　　　　　　　　　　　　　　
　　　　　　（２）ただし、式（２）のすべての項は、
式（１）で定義されたものである。

【００１９】式（２）で求められる検出回路２２のこの
第２所定出力電圧は、トランジスタ２６のベースに印加
され、それによりそのベース電圧を引き上げる。トラン
ジスタ２６のベース電圧を、３状態モードにおいてトラ
ンジスタ２４，２８のベースに印加される電圧を越える
ように選択された第２所定電圧まで引き上げることによ
り、トランジスタ２６は動作状態となり、差動受信機１
２の第１および第２出力は強制的に既知の論理状態にな
る。すなわち、電流は抵抗器３２内とトランジスタ２６
内とを流れるので、差動受信機１２の第１出力は、強制
的に低論理状態となる。さらに、実質的にゼロの電流が
トランジスタ２４内と抵抗器２５内とを流れるので、差
動受信機１２の第２出力は強制的に高論理となる。その
ため、差動受信機１２の出力は強制的に既知の論理状態
となり、差動受信機１２の発振は軽減される。

【００２０】トランジスタ２６のベース電圧は広範な所
定電圧まで引き上げることができるので、差動受信機１
２の雑音余裕は実質的に大きくなる点に注目されたい。 さらに、トランジスタ２６のベース電圧が差動受信機１
２の論理振幅の中点よりも高くなると、差動受信機１２
の雑音余裕は、シングル・エンド型動作の場合の雑音余
裕よりも向上する。ただし雑音余裕とは、ゲート（差動
受信機１２）が状態を変化させる最大外部電圧として定
義する。

【００２１】一例として、式（１）のＶＯＵＴ　が通常
−１．８ボルト、式（２）のＶＯＵＴが−１．２ボルト
のＥＣＬ技術を考える。このとき通常モードでは、トラ
ンジスタ２６のベース電圧は−１．８ボルトであり、差
動受信機１２は通常の上述した方法で動作する。しかし
、３状態モードが起こると、入力端子１４，１６に印加
された両入力は、ＥＣＬ技術ではカットオフになるか、
−２ボルトになる。すなわち、トランジスタ４２がアク
ティブとなり、トランジスタ３４，３６がノンアクティ
ブとなることにより、トランジスタ２６のベース電圧は
、約−１．２ボルトまで引き上げられる。トランジスタ
２６のベース電圧がこのように増加することにより、ト
ランジスタ２６はアクティブとなり、前述のように差動
受信機１２の出力を強制的に既知の出力論理状態にする
。さらに、トランジスタ２６のベース電圧の増加により
、差動受信機１２の雑音余裕が増加し、このとき差動受
信機１２に対する第１および第２入力における論理レベ
ルの電圧変動を、差動受信機１２の第１および第２出力
の論理状態を変更することなく、実質的に大きくするこ
とができる。さらに、ＶＯＵＴが３状態モードにおいて
−１．２ボルトを越えると、差動受信機１２の雑音余裕
はシングル・エンド型ＥＣＬ受信機の雑音余裕よりも向
上する。

【００２２】図２には、本発明の別の好適な実施例の詳
細な配線図を示す。図１の部品と同様な部品は同一の参
照番号によって示されている。図２の回路には、さらに
トランジスタ３８のベースとトランジスタ３４のコレク
タとの間に結合されている抵抗器５０が含まれる。また
トランジスタ５２は、動作電位ＶＣＣに結合されたコレ
クタと，トランジスタ３４，３６のコレクタに結合され
たベースと、電流源５４を介して動作電位ＶＥＥに結合
されかつ３状態検出回路２２の出力に結合されたエミッ
タとを有する。図２の３状態検出回路２２は、トランジ
スタ４２のベースに結合された出力を有する図１の３状
態検出回路２２とは逆に、トランジスタ５２のエミッタ
に結合された出力を有する。

【００２３】通常モードの動作では、差動信号が入力端
子１４，１６に供給される場合、通常は非反転信号が入
力端子１４に印加され、反転信号が入力端子１６に印加
される。さらに、差動出力信号が出力端子１８，２０か
ら出力されるが、このとき非反転出力信号は出力端子１
８に、反転出力信号は出力端子２０に現れる。入力端子
１４に高論理が印加されると、トランジスタ３４は動作
状態となり、入力端子３６に高論理が印加されるとトラ
ンジスタ３６が動作状態となる。注目すべき重要な点は
、通常モード動作において、入力端子１４，１６に印加
された入力は通常モードにある、すなわち、どちらか一
方の入力が高論理であると、もう一方の入力は低論理で
あり、トランジスタ３４または３６のいずれか一方が動
作状態となり、もう一方は非動作状態になるということ
である。図１の回路の第１所定電圧と同様に、第３所定
電圧がトランジスタ４２のベースに供給されるが、これ
は次式により求めることができる。

【００２４】 　　ＶＢＡＳＥ　ｏｆ　ＴＲＡＮ４２　＝ＶＣＣ−（Ｒ
４０×Ｉ４４）−ＶＢＥ（ＴＲＡＮ３８）−（Ｒ４６×
Ｉ４８）（３） ただし、ＶＣＣは電圧電位；Ｒ４０は抵抗器４０の抵抗
値；Ｉ４４は電流源４４により供給される電流値；ＶＢ
Ｅ（ＴＲＡ３８）はトランジスタ３８のベース−エミッ
タ接合の両端の電圧降下；Ｒ４６は抵抗器４６の抵抗値
；およびＩ４８は電流源４８により供給される電流値で
ある。第１所定電圧と同様に、トランジスタ４２のベー
スにおけるこの第３所定電圧の選択は、トランジスタ３
４または３６のベースに高論理が現れた場合に、トラン
ジスタ４２が非動作状態になるように行われる。そのた
め、通常モードでは、トランジスタ４２は非動作状態に
ある。

【００２５】さらに、抵抗器５０により、抵抗器４０の
単一の抵抗器による電圧降下と比較して、動作電位ＶＣ
Ｃに対して新たな電圧降下が生じ、トランジスタ５２の
エミッタにおける電圧、すなわち３状態検出回路２２の
出力における電圧は第４所定電圧に維持される。この第
４所定電圧は次式により求められる。

【００２６】 　　ＶＯＵＴ　＝　ＶＣＣ　−　［（Ｒ４０＋Ｒ５０）
×Ｉ４４］　−　ＶＢＥ（ＴＲＡＮ５２）　　　　　　
　　（４）ただし、ＶＣＣは電圧電位；Ｒ４０は抵抗器
４０の抵抗値；Ｒ５０は抵抗器５０の抵抗値；Ｉ４４は
電流源４４により供給される電流値；およびＶＢＥ（Ｔ
ＲＡＮ５２）はトランジスタ５２のベース−エミッタ接
合の両端の電圧降下；この第４所定電圧は、差動受信機
１２のトランジスタ２６のベースに印加され、図１の回
路のトランジスタ２６のベースに印加される第１所定電
圧よりも一般に小さい。そのため、図２の回路では、図
１の回路よりも通常モード範囲が広くなるが、これは、
抵抗器５０の両端にかかる追加の電圧のために、入力端
子１４，１６における電圧レベルの変動の余裕が大きく
なり、しかも強制的に差動受信機１２の状態を切り換え
ないからである。一例として、式（３）のＶＢＡＳＥ　
ｏｆ　ＴＲＡＮ４２を−１．８ボルトとし、式（４）の
ＶＯＵＴを−２ボルトとする。これはＥＣＬ技術におい
ては典型的な値である。これにより、図２の回路の特徴
の１つとして、トランジスタ２６のベース電圧をさらに
低い電位に維持することにより通常モード範囲が図１の
回路よりも広くなる。さらに、ＥＣＬ技術の例について
は、トランジスタ２６のベース電圧が−１．８ボルトか
ら−２ボルトに下がると、通常モード範囲は約２００ミ
リボルト増加する。

【００２７】さらに、通常モードで動作している入力１
４，１６については、差動受信機１２は、図１の回路の
差動受信機１２と同様の上記の方法で動作する。すなわ
ち、トランジスタ２４のベースが高論理であり、トラン
ジスタ２８の対応するベースが低論理であるとき、出力
端子１８は高論理となり、出力端子２０は低論理となる
。また、トランジスタ２４のベースが低論理であり、ト
ランジスタ２８の対応するベースが高論理であるときは
、出力端子１８は低論理となり出力端子２０が高論理と
なる。それゆえ、通常モードまたは非３状態モードでは
、トランジスタ２６は非動作状態になり、差動受信機１
２は上述のように機能する。

【００２８】一方、３状態モードでは、入力端子１４，
１６は両方とも所定の電圧レベルまで引き下げられて、
トランジスタ３４，３６のベース電圧はトランジスタ４
２のベース電圧よりも低くなる。そのため、トランジス
タ４２は動作状態となり、トランジスタ３４，３６は両
方とも非動作状態となり、それによってトランジスタ３
８，５２のベース電圧を動作電位ＶＣＣまで引き上げる
。 これは抵抗器４０，５０内を流れる電流が実質的にゼロ
になるためである。その結果、３状態検出回路２２の出
力（トランジスタ５２のエミッタ）において第５所定電
圧が与えられ、この電圧は、次式により求めることがで
きる。

【００２９】 　　ＶＯＵＴ＝ＶＣＣ−ＶＢＥ（ＴＲＡＮ　５２）　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　（５）ただし、式（５）のすべての
項は、式（４）で定義されたものと同じである。

【００３０】式（５）で求められるこの新たな第５所定
電圧はトランジスタ２６のベースに印加され、それによ
ってそのベース電圧を引き上げる。このため、トランジ
スタ２６のベース電圧をトランジスタ２４，２８のベー
スに印加される電圧よりも高い所定電圧まで引き上げる
ことにより、トランジスタ２６は動作状態となり、差動
受信機１２の第１および第２出力は強制的に既知の論理
状態となる。つまり、差動受信機１２の第１出力は強制
的に低論理となり、差動受信機１２の第２出力は強制的
に高論理となるが、これは図１の回路の場合と同様であ
る。

【００３１】トランジスタ４２のベース電圧が、トラン
ジスタ２６のベース電圧よりも実質的に大きな値に維持
されるということが重要である。これによって、３状態
検出回路２２が入力端子１４，１６の３状態モードを検
出し、トランジスタ２４，２８のベースが３状態モード
によって設定される所定の電圧レベルに達さないうちに
、３状態検出回路２２がトランジスタ２６のベース電圧
を大きくするように振舞うことができる。そのため、ト
ランジスタ２４，２８の第１および第２入力がカットオ
フにならないうちに、トランジスタ２６が動作状態とな
り、差動受信機１２の発振が軽減される。

【００３２】ＥＣＬ技術の例では、入力端子１４，１６
の電圧レベルが−１．８ボルトよりも下がると、トラン
ジスタ３４，３６が非動作状態となり、トランジスタ４
２が動作状態となる。そのためトランジスタ５２のベー
スは動作電位ＶＣＣまで引き上げられ、これに対応して
、トランジスタ２４，２８のベース電圧が−２ボルトま
で下がらないうちに、トランジスタ２６のベース電圧が
約−１．２ボルトの第５所定電圧まで引き上げられる。 これによって、差動受信機１２は発振を起こすことはな
くなり、そのため３状態モードの検出がより迅速になる
。 トランジスタ２６のベース電圧は約−１．２ボルトまで
引き上げることができるが、これによってシングル・エ
ンド型動作よりも広い通常モード範囲を得ることができ
る点に注目されたい。

【００３３】上記の説明により、３状態モードを検出し
て、出力を強制的に既知の論理状態にすることにより、
差動受信機の発振を防ぐことができ、しかも通常モード
範囲を犠牲にすることなく雑音余裕を最大にすることの
できる新規な差動受信機回路が提供されたことは明かで
ある。

【図面の簡単な説明】

【図１】本発明の好適な実施例を示す詳細な配線図であ
る。

【図２】本発明の変形の実施例を示す詳細な配線図であ
る。

【符号の説明】

１０　　差動バス３状態検出受信機回路１２　　差動受
信機 １４，１６　　入力端子 １８，２０　　出力端子 ２２　　３状態検出回路 ２４，２６，２８，３４，３６，３８，４２　　トラン
ジスタ ２５，３２，４０，４６　　抵抗器 ３０，４４，４８　　電流源 ＶＥＥ，ＶＣＣ　　動作電位

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　第１入力（１４）および第２入力（１
   ６）と第１出力（１８）および第２出力（２０）とを有
   する差動バス３状態検出受信機回路（１０）であって：
   第１および第２入力に印加された第１および第２入力信
   号に応答して、対応する出力論理信号を第１および第２
   出力に供給する差動受信機（１２）；および前記第１お
   よび第２入力信号に応答して、第１および第２入力信号
   が通常の動作モードであるときは第１所定電圧を前記差
   動受信機に供給し、かつ第１および第２入力信号が３状
   態モードであるときは第２所定電圧を前記差動受信機手
   段に供給する出力を有する検出手段（２２）であって、
   前記差動受信機の前記対応する出力論理信号を強制的に
   既知の論理レベルにすることにより、前記差動受信機手
   段の発振を防ぐ検出手段（２２）；によって構成される
   ことを特徴とする差動バス３状態検出受信機回路。
2. 【請求項２】　　前記検出手段が：コレクタ，ベースお
   よびエミッタを有する第１トランジスタ（３４）であっ
   て、該コレクタが第１電源電圧端子に結合され、該ベー
   スが第１入力に結合されている第１トランジスタ（３４
   ）；コレクタ，ベースおよびエミッタを有する第２トラ
   ンジスタ（３６）であって、該コレクタが前記第１トラ
   ンジスタの前記コレクタに結合され、該ベースが第２入
   力に結合され、該エミッタが前記第１トランジスタの前
   記エミッタに結合されている第２トランジスタ（３６）
   ；コレクタ，ベースおよびエミッタを有する第３トラン
   ジスタ（４２）であって、該コレクタが前記第１電源電
   圧端子に結合され、該ベースが前記検出手段の前記出力
   に結合され、該エミッタが前記第２トランジスタの前記
   エミッタに結合されている第３トランジスタ（４２）；
   コレクタ，ベースおよびエミッタを有する第４トランジ
   スタ（３８）であって、該コレクタが前記第１電源電圧
   端子に結合され、該ベースが前記第１トランジスタの前
   記コレクタに結合され、該エミッタが前記第３トランジ
   スタの前記ベースに結合されている第４トランジスタ（
   ３８）；前記第１電源電圧端子と前記第１トランジスタ
   の前記コレクタとの間に結合されている第１抵抗器（４
   ０）；前記第４トランジスタの前記エミッタと前記第３
   トランジスタの前記ベースとの間に結合されている第２
   抵抗器（４６）；前記第１，第２および第３トランジス
   タの前記エミッタと第２電源電圧端子との間に結合され
   ている第１電流源（４４）；および前記第３トランジス
   タの前記ベースと前記第２電源電圧端子との間に結合さ
   れている第２電流源（４８）；によって構成されること
   を特徴とする請求項１の差動バス３状態検出受信機回路
   。
3. 【請求項３】　　前記検出手段が：コレクタ，ベースお
   よびエミッタを有する第１トランジスタ（３４）であっ
   て、該コレクタが第１電源電圧端子に結合され、該ベー
   スが第１入力に結合されている第１トランジスタ（３４
   ）；コレクタ，ベースおよびエミッタを有する第２トラ
   ンジスタ（３６）であって、該コレクタが第１トランジ
   スタの前記コレクタに結合され、該ベースが第２入力に
   結合され、該エミッタが前記第１トランジスタの前記エ
   ミッタに結合されている第２トランジスタ（３６）；コ
   レクタ，ベースおよびエミッタを有する第３トランジス
   タ（４２）であって、該コレクタが第１電源電圧端子に
   結合され、該エミッタが前記第２トランジスタの前記エ
   ミッタに結合されている第３トランジスタ（４２）；コ
   レクタ，ベースおよびエミッタを有する第４トランジス
   タ（３８）であって、該コレクタが前記第１電源電圧端
   子に結合され、該ベースが前記第１トランジスタの前記
   コレクタに結合され、該エミッタが前記第３トランジス
   タの前記ベースに結合されている第４トランジスタ（３
   ８）；コレクタ，ベースおよびエミッタを有する第５ト
   ランジスタ（５２）であって、該コレクタが前記第１電
   源電圧端子に結合され、該ベースが前記第１トランジス
   タの前記コレクタに結合され、該エミッタが前記検出手
   段の前記出力に結合されている第５トランジスタ（５２
   ）；前記第１電源電圧端子と前記第４トランジスタの前
   記ベースとの間に結合されている第１抵抗器（４０）；
   前記第４トランジスタの前記ベースと前記第１トランジ
   スタの前記コレクタとの間に結合されている第２抵抗器
   （５０）；前記第４トランジスタの前記エミッタと前記
   第３トランジスタの前記ベースとの間に結合されている
   第３抵抗器（４６）；前記第１，第２および第３トラン
   ジスタの前記エミッタと第２電源電圧端子との間に結合
   されている第１電流源（４４）；前記第３トランジスタ
   のベースと前記第２電源電圧端子との間に結合されてい
   る第２電流源（４８）；および前記第５トランジスタの
   前記エミッタと前記第２電源電圧端子との間に結合され
   ている第３電流源（５４）；によって構成されることを
   特徴とする請求項１の差動バス３状態検出受信機回路。
4. 【請求項４】　　第１入力（１４）および第２入力（１
   ６）に印加された第１および第２入力信号に応答して、
   対応する出力論理信号を第１出力（１８）および第２出
   力（２０）に供給する改良された差動受信機回路であっ
   て：第１および第２入力信号に応答して、第１および第
   ２入力信号が通常の動作モードであるときは第１所定電
   圧を差動受信機回路に供給し、かつ第１および第２入力
   信号が３状態モードであるときは、第２所定電圧を差動
   受信機回路に供給する出力を有する３状態検出回路（２
   ２）であって、差動受信機回路の前記対応する出力論理
   信号を強制的に所定の外部論理レベルにすることにより
   、差動受信機回路の発振を防止する３状態検出回路（２
   ２）から成ることを特徴とする改良された差動受信機回
   路。
5. 【請求項５】　　第１入力（１４）および第２入力（１
   ６）と第１出力（１８）および第２出力（２０）とを有
   する差動バス３状態検出受信機であって：コレクタ，ベ
   ースおよびエミッタを有する第１トランジスタ（２４）
   であって、該コレクタが第１電源電圧端子と第２出力と
   に結合され、該ベースが第１入力に結合されている第１
   トランジスタ（２４）；コレクタ，ベースおよびエミッ
   タを有する第２トランジスタ（２８）であって、該コレ
   クタが前記第１電源電圧端子と第１出力とに結合され、
   該ベースが第２入力に結合され、該エミッタが前記第１
   トランジスタの前記エミッタに結合されている第２トラ
   ンジスタ（２８）；コレクタ，ベースおよびエミッタを
   有する第３トランジスタ（２６）であって、該コレクタ
   が前記第２トランジスタの前記コレクタに結合され、該
   エミッタが前記第２トランジスタの前記エミッタに結合
   されている第３トランジスタ（２６）；コレクタ，ベー
   スおよびエミッタを有する第４トランジスタ（３４）で
   あって、該コレクタが第２電源電圧端子に結合され、該
   ベースが第１入力に結合されている第４トランジスタ（
   ３４）；コレクタ，ベースおよびエミッタを有する第５
   トランジスタ（３６）であって、該コレクタが前記第４
   トランジスタの前記コレクタに結合され、該ベースが第
   ２入力に結合され、該エミッタが前記第４トランジスタ
   の前記エミッタに結合されている第５トランジスタ（３
   ６）；コレクタ，ベースおよびエミッタを有する第６ト
   ランジスタ（４２）であって、該コレクタが前記第２電
   源電圧端子に結合され、該ベースが前記第３トランジス
   タの前記ベースに結合され、該エミッタが前記第５トラ
   ンジスタの前記エミッタに結合されている第６トランジ
   スタ（４２）；コレクタ，ベースおよびエミッタを有す
   る第７トランジスタ（３８）であって、該コレクタが前
   記第２電源電圧端子に結合され、該ベースが前記第４ト
   ランジスタの前記コレクタに結合され、該エミッタが前
   記第６トランジスタの前記ベースに結合されている第７
   トランジスタ（３８）；前記第１電源電圧端子と前記第
   １トランジスタの前記コレクタとの間に結合されている
   第１抵抗器（２５）；前記第１電源電圧端子と前記第２
   トランジスタの前記コレクタとの間に結合されている第
   ２抵抗器（３２）；前記第２電源電圧端子と前記第４ト
   ランジスタの前記コレクタとの間に結合されている第３
   抵抗器（４０）；前記第７トランジスタの前記エミッタ
   と前記第６トランジスタの前記ベースとの間に結合され
   ている第４抵抗器（４６）；前記第１，第２および第３
   トランジスタの前記エミッタと第３電源電圧端子との間
   に結合されている第１電流源（３０）；前記第４，第５
   および第６トランジスタの前記エミッタと第４電源電圧
   端子との間に結合されている第２電流源（４４）；およ
   び前記第６トランジスタの前記ベースと第５電源電圧端
   子との間に結合されている第３電流源（４８）；によっ
   て構成されることを特徴とする差動バス３状態検出受信
   機回路。